
Лабораторийн ажил №1

ModelSim симулятор

Зорилго: "Тоон системийн дизайн" хичээлийн лабораторийн ажлуудад хэрэглэгдэх Model Technology фирмийн ModelSim симулятортай танилцаж түүнийг логик дизайн хийхэд хэрэглэж чаддаг болох юм.

Симуляц хийж гүйцэтгэх.

Симулятор нь ямарваа нэг дизайныг бодитоор хийхээс өмнө тодорхой загварчлалын үндсэн дээр түүнийг орлуулан дуурайж, урьдчилан гарч болох алдааг




олоход хэрэглэгддэг. ModelSim симулятор нь электроникийн дизайнд өргөн хэрэглэгддэг бөгөөд VHDL, Verilog зэрэг техник дүрслэлийн хэл дээр хийгдсэн дизайныг шалгаж туршихад нэн тохиромжтой юм. ModelSim симулятороор хэрхэн симуляци хийдгийг үзье.

Симулятораа эхлүүлсэний дараа үндсэн меню-гээс *File New > Project* гэж сонгоно. Ингэснээр гарч ирэх цонхонд төслийн нэр, байрлал, тухайн сангийн нэрийг **Зураг 1** -д үзүүлсэн маягаар оруулах хэрэгтэй болно.


Зураг 1. Шинэ төсөл үүсгэх

Дотор нь таны дизайн хөрвүүлэгдэх тухайн сангийн (*DefaultLlibrary*) нэрийг (*work*) өөрчлөхгүй бөгөөд хэрэв хүсвэл төслийн байрлалыг (*Project Location*) өөр фолдер болгон өөрчилж болно. Хэрэв таны заасан фолдер байхгүй бол шинээр үүсгэхийг асуусан цонх (**Зураг 2**) гарч ирнэ. *ОК* дарж цааш үргэлжлүүл.



Зураг 2. Шинэ фолдер үүсгэх үү?

Фолдер үүсгэсний дараа, симулятор янз бүрийн үйлдэл гүйцэтгэхэд хэрэглэгдэх тусдаа өөр нэг цонх үүсгэнэ. (**3ypar 3**). Эндээс лабораторийн ажилд хэрэглэгдэх файлаа үүсгэхийн тулд *Create New File* тэмдэглэгээг сонго. Ингэснээр **3ypar 4** –д үзүүлсэн цонх гарч ирнэ. Хялбар жишээ болгон 2 оролттой мультиплексорыг VHDL хэл дээр хэрхэн үүсгэж, ажиллагааг нь шалгаж болохыг авч үзье. Эхний файлын нэр, төрлийг **3ypar 4**-т зааснаар өг.






Зураг 4. Төслийн файл үүсгэх (2 оролттой мультиплексер)

Зураг 3. Төсөлд зүйл нэмэх


Тухайн мультиплексерийн ажиллагааг шалгах *testbench* код бас байх хэрэгтэй. Үүнийг дээрхийн адилаар **Зураг 5** –д харуулсанаар нэр, төрлийг нь сонгон үүсгэнэ. Кодоо бичиж эхлээгүй байж файлууд үүсгээд байх нь сонин байж болох юм.



Гэвч энэ нь таныг дизайнаа ямар бүтэцтэй, хэрхэн зохион байгуулахаа эхлээд бодоход хүргэх сайн талтай юм. Мөн бэлэн буюу хэрэглэж байсан файлаа шинэ төсөлдөө оруулж болох бөгөөд үүнийг Зураг 3 —д үзүүлсэн цонхноос Add Existing File тэмдэглэгээг сонгосноор гүйцэтгэж болно.

Зураг 5.


Хоёр шинэ файлаа төсөлдөө нэмсэний дараа үндсэн цонх маань дараахь байдлаар (Зураг 6) харагдана. Төсөл дэх файлуудын статус асуултын тэмдэгтэй байгааг




харж байгаа биз. Энэ нь файлууд хараахан шалгагдаагүй буюу компиляц хийгдээгүй, мөн хоосон байгааг зааж байна.

Зураг 6. Төсөлд орсон файлууд

Дараагийн хийх ажил бол үүсгэсэн 2 файлынхаа доторхи хэсгийг оруулах юм. Хэрэв та Зураг 6 –д үзүүлсэн цонхноос аль нэг файлын нэрийг нь сонгоод маусны зүүн товчоо 2 удаа дарахад *editor* –ийн цонх гарч ирэх ба түүн дотор VHDL кодоо бичнэ. 2 оролттой мультиплексорын кодыг дараахь байдлаар бичиж болно.






Бичиж дуусаад файлаа хадгалаад цонхыг хаана. *Testbench* кодыг дараахь байдлаар бичиж болно.

```
library IEEE;
use IEEE.std logic 1164.all;
entity testbench is
end testbench;
architecture tb arch of testbench is
component mux2to1 port (A,B,S :in std logic; Z: out std logic);
end component;
signal AT, BT, ST, ZT: std logic;
begin
  U1: mux2to1 port map (AT,BT,ST,ZT);
  process
   begin
     AT<='0'; BT<='0'; ST<='0';
       WAIT FOR 100 NS;
     AT<='1'; BT<='0'; ST<='0';
       WAIT FOR 100 NS;
     AT<='1'; BT<='1'; ST<='0';
       WAIT FOR 100 NS;
     AT<='0'; BT<='1'; ST<='0';
       WAIT FOR 100 NS;
     AT<='0'; BT<='0'; ST<='1';
        WAIT FOR 100 NS;
     AT<='1'; BT<='0'; ST<='1';
       WAIT FOR 100 NS;
     AT<='1'; BT<='1'; ST<='1';
       WAIT FOR 100 NS;
     AT<='0'; BT<='1'; ST<='1';
       WAIT;
```

end process;
end tb_arch;

кодоо VHDL оруулж дууссанаар төслийн файлуудаа хөрвүүлэхэд (компиляц) болно. бэлэн Хөрвүүлэлтийн уед ΗЭΓ ямар бичлэгийн алдаа эсвэл өөр асуудал гарсаныг симулятор хэлж өгнө. Үндсэн менюгээс


Compile → Compile All гэж сонгон хөрвүүлэлт хийнэ. Файлуудаа зөв оруулсан тохиолдолд хөрвүүлэлтийн үр дүн Зураг 8 —д үзүүлсэнээр харагдана. Хэрэв алдаа хийсэн бол ногоон өнгийн



Зураг 8.

"шувуухай"-ны оронд улаан чагт тэмдэгийг харах болно. Энэ тохиолдолд буцаж эх файл руугаа очиж алдааг засах хэрэгтэй болно.


Дараагийн шат бол симуляци хийх шат юм. Үүний тулд үндсэн менюгээс *Simulate* → *Simulate* гэж юуг симуляци хийх гэж байгаагаа сонгоно. Зураг 9.



Зураг 9.

Зургаас *work* сан (*library*) хөрвүүлэгдсэн файлуудаар өргөтгөгдсөн байгааг харж болно. Бусад симуляторийг анх суулгаж байх үед тохиромжтой байх үүднээс урьдчилан хөрвүүлэгдсэн сангууд юм. Work доторх файлуудыг сонгоод **OK** сонгоно.

Ингэснээр юуг симуляци хийхийг симуляторт хэлж өгч байгаа бөгөөд хараахан симуляци эхлээгүй байгаа. Симуляторийн үндсэн цонх Зураг 10-т үзүүлсэнээр өөрчлөгдөх болно.



Зураг 10.

Эндээс эхлэн симуляцийг эхлүүлэх боломжтой болно. Симуляцийн үр дүнгээ хугацааны диаграммаар харахын тулд урьдчилан бэлдэх хэрэгтэй. Үндсэн




Зураг 10.

менюгээс *View* → *Structure* гэж сонгосноор мультиплексор болон testbench –ийн удамшилт (hierarchical) бүтцийг харуулсан жижиг цонх гарч ирнэ. (**3ypar 11.**) Мөн үндсэн менюгээс *View* → *Signals* сонголтоор **3ypar 11** дэх тухайн сонгогдсон *structure* -д харгалзах сигналуудыг харуулсан өөр нэг жижиг цонх үүснэ. Энэ хоёр цонх нь хоорондоо холбоотой бөгөөд *structure*-ийн сонголтыг өөрчлөх бүрд түүнд харгалзах сигналиуд

🚾 signals

өөрчлөгдөж байгааг харж болно.




Зураг 11

Эцэст нь үндсэн менюгээс *View → Wave* сонголтоор хугацааны диаграмм харах цонхыг нээнэ. Өөрөөр хэлбэл *waveform* цонх гарч ирнэ. Эхлээд энэ нь хоосон байх бөгөөд бид ямар сигнал харахаа тодорхойлж өгөх ёстой. Үүний тулд *structure* цонхноос эхлэн сигналын цонхноос сонирхож буй сигналаа


олоод Add
ightharpoonup Wave
ightharpoonup Selected Signals гэж сонгон

waveform цонхонд оруулна. Манай тохиолдолд бид top-level testbench —д байгаа at, bt, st, zt дөрвөн сигналыг сонирхож байгаа бөгөөд эдгээрийг waveform цонхонд нэмж өгнө. Зураг 12 waveform цонх яаж харагдахыг харуулж байна.



Зураг 12.

Одоо та симуляц гүйцэтгэхэд бэлэн боллоо. Симуляторын үндсэн менюгээс $Simulate \rightarrow Run \rightarrow Run \ All \$ гэж сонгосноор симулятор ажиллаж эхлэнэ. $3ypar \ 13$ -т waveform цонхонд гарах үр дүнг харуулав.



Зураг 13.

Энэхүү диаграмаас 2 оролттой мультиплексерийнхээ хэрхэн ажиллаж байгааг харж болохоор байна. Өөрөөр хэлбэл оролтыг сонгох хаяг st —ийн утгаас хамаарч 2 оролтын аль нь гаралтанд гарч байгаа нь харагдаж байна.

Том хэмжээний дизайны симуляци явуулах үед хугацааны диаграмыг томруулах, жижигрүүлэх шаардлага гардаг бөгөөд энэ үед waveform цонхны **Zoom-In, Zoom-Out** функцүүдийг хэрэглэх нь тохиромжтой байдаг. Мөн сигналын формат, логик утгуудыг янз бүрээр өөрчлөн харах боломжтой.

Даалгавар

- 1. Дээр хийсэн туршлагадаа тулгуурлан 8 бит нэмэгчийн жишээ кодын симуляцийг хийж гүйцэтгэ. Үүний тулд жишээ фолдерт байгаа adder.vhd, testadder.vhd, gates.vhd файлуудыг ашиглан шинэ төсөл үүсгэн ажиллагааг нь шалга.
- 2. Симуляц хийх үед ямар алдаа гарахыг анхааралтай ажигла. Алдааг засан дахин эхнээс нь симуляцийг явуул.
- 3. Энэхүү кодоор 8 битийн хоёр тоог нэмэх ажиллагаа хийгдэх хамгийн их хугацаа хэд байна вэ?. Waveform цонхны Zoom- н тусламжтай утга шилжиж байгаа хэсгийг нарийвчлан харж хугацааг тэмдэглэж ав.

Заавар бэлтгэсэн: С.Энхболд