

Instituto Tecnológico de Buenos Aires (ITBA)



25.27 - Sistemas Embebidos

Teoría

Ignacio Sammartino

Índice

1 - Introducción a los Microcontroladores	3
1. 1 - Integración y SoC	3
1. 2 - Clasificación de MCUs	3
1. 3 - Conexionado y Funcionamiento Básico . .	3
1. 4 - Consumo y Energía	3
1. 5 - Ecosistema de Desarrollo	3
1. 6 - Introducción a Kinetis K64F	3
1. 6. 1 - La Familia Kinetis	3
1. 6. 2 - Microcontrolador K64	3
1. 6. 3 - Placa de Evaluación: FRDM- K64F	4
1. 6. 4 - Toolchain: MCUXpresso	4
2 - Conceptos Generales de GPIO	5
2. 1 - Estructura Interna de un Pin	5
3 - GPIO en el Microcontrolador K64	5
3. 0. 1 - Registros de Datos (GPIO)	5
3. 0. 2 - Registro de Control de Pin (PCR) .	5
3. 0. 3 - Control Global y Clock Gating ...	5
3. 1 - Bit-Banding	5
3. 1. 1 - Funcionamiento y Mapeo	6
3. 1. 2 - Regiones en K64F	6

1 - Introducción a los Microcontroladores

1.1 - Integración y SoC

Históricamente, los sistemas microprocesados requerían múltiples integrados (CPU, RAM, ROM, Clock, etc.) . Los **Microcontroladores (MCU)** actuales integran todos estos bloques en un solo chip, conocido como **System on Chip (SoC)** :

- **CPU:** Microprocesador central.
- **Memoria:** RAM para datos y Flash/ROM para programa.
- **Periféricos:** Módulos de hardware (Timers, ADC, UART) configurables mediante registros que funcionan en paralelo a la CPU, permitiendo multitarea real .

1.2 - Clasificación de MCUs

Se eligen y distinguen principalmente por :

- **CPU:** Arquitecturas de 8, 16 o 32 bits.
- **Memoria:** Cantidad de RAM y FLASH disponible.
- **Encapsulado:** Número y tipo de pines físicos.
- **Aplicación:** Bajo costo, alta performance o bajo consumo (**Low Power**).

1.3 - Conexión y Funcionamiento Básico

- **Alimentación:** Pines VDD y GND. La tendencia actual es bajar la tensión (3.3V, 1.8V) para reducir el consumo .
- **Clock:** Provee la señal de sincronismo. Muchos poseen PLL internos para multiplicar la frecuencia del oscilador .
- **Reset:** Asegura que el programa inicie desde una condición predefinida (pin nRESET) .
- **Entradas/Salidas (I/O):**
- **GPIO:** Pines digitales configurables (entrada/salida, pull-up/down, etc.) .
- **Analógicos:** Conversores A/D y D/A para el mundo real .

1.4 - Consumo y Energía

El consumo se divide en potencia estática y dinámica, dominando generalmente la **dinámica** . Es fundamental el uso de modos **Sleep** para ahorrar energía en sistemas a batería, teniendo en cuenta que a menor consumo, mayor es el tiempo de despertar (**wakeup**).

1.5 - Ecosistema de Desarrollo

Para trabajar con un MCU se requiere [19-22]:

1. **Documentación:** Datasheet y Reference Manual.
2. **Evaluation Board:** Placa de desarrollo con el MCU.
3. **Toolchain:** IDE, compilador y programador/debugger.
4. **SDK:** Librerías y ejemplos de código.

1.6 - Introducción a Kinetis K64F

1.6.1 - La Familia Kinetis

Kinetis es una familia de microcontroladores de **32 bits de NXP** basada en el núcleo **ARM Cortex-M** .

1.6.2 - Microcontrolador K64

El modelo específico de estudio es el **MK64FN1M0VLL12** . Sus características principales son :

- **Core:** ARM Cortex-M4 a 120 MHz con FPU (Unidad de Punto Flotante).
- **Memoria:** 1 MB de Flash y 256 KB de SRAM.
- **Encapsulado:** 100 LQFP.

1. 6. 3 - Placa de Evaluación: FRDM-K64F

Es una plataforma de bajo costo que incluye :

- **Conectividad:** Ethernet, USB (Host/Device) y slot para MicroSD (SDHC).
- **Sensores:** Acelerómetro y magnetómetro integrados.
- **Interfaz Humana:** LED RGB y 2 pulsadores (SW2 y SW3).
- **Depuración:** Programador incorporado **OpenSDAv2**.

1. 6. 4 - Toolchain: MCUXpresso

El IDE oficial de NXP para esta plataforma es **MCUXpresso**, basado en Eclipse . Para su funcionamiento con la familia K64, es indispensable instalar el **SDK específico** de la placa FRDM-K64F .

Nota sobre Registros: El control de los periféricos en el K64 se realiza mediante la escritura en registros de 32 bits, como el **Pin Control Register** (PCR), que define la multiplexación (MUX) y características eléctricas de cada pin .

2 - Conceptos Generales de GPIO

Los puertos de **Entrada/Salida de Propósito General (GPIO)** permiten al microcontrolador interactuar con el mundo exterior . A través de estos pines, el MCU puede detectar eventos (entradas) o generar cambios (salidas) en periféricos como sensores, pulsadores, LEDs o motores.

2. 1 - Estructura Interna de un Pin

Un pin GPIO suele incluir componentes clave para su funcionamiento:

- **Buffers Tri-state:** Permiten que el pin sea bidireccional, controlando el flujo de datos hacia adentro o hacia afuera.
- **Resistencias de Pull-up/Pull-down:** Evitan el estado de **entrada flotante**, asegurando un nivel lógico definido (0 o 1) cuando no hay una señal externa conectada .
- **Multiplexación:** Un mismo pin físico puede tener múltiples funciones alternativas (ADC, UART, SPI, etc.), seleccionables por software .

3 - GPIO en el Microcontrolador K64

El microcontrolador K64 cuenta con **5 puertos (PORTA a PORTE)** de 32 bits cada uno [3]. El acceso a estos puertos se divide en dos capas: la capa de control de puerto (**PORT**) y la capa de datos (**GPIO**) .

3. 0. 1 - Registros de Datos (GPIO)

El manejo de los niveles lógicos se realiza mediante registros específicos de 32 bits:

- **PDOR (Port Data Output Register):** Almacena el valor que se enviará a los pines configurados como salida .
- **PSOR, PCOR y PTOR:** Registros para **poner en 1 (Set)**, **limpiar (Clear)** o **conmutar (Toggle)** bits individuales del PDOR de forma eficiente .
- **PDIR (Port Data Input Register):** Permite leer el estado lógico actual de los pines .
- **PDDR (Port Data Direction Register):** Configura si cada pin actúa como **entrada (0)** o **salida (1)** .

3. 0. 2 - Registro de Control de Pin (PCR)

Cada pin tiene su propio registro **PCR** de 32 bits que define sus características eléctricas y funcionales :

- **MUX (bits 10-8):** Selecciona la función del pin (ej. ALT1 es GPIO) .
- **DSE (Drive Strength):** Configura la capacidad de corriente de salida (alta o baja) .
- **SRE (Slew Rate):** Controla la velocidad de transición de la señal para reducir interferencias .
- **PE y PS:** Habilitan y seleccionan la resistencia interna de Pull-up o Pull-down .
- **IRQC:** Configura la generación de **interrupciones** (por flanco o nivel) .

3. 0. 3 - Control Global y Clock Gating

- **Registros Globales (GPCLR/GPCHR):** Permiten configurar múltiples PCRs de un puerto simultáneamente con una sola escritura [8].
- **Reloj de Periférico:** Antes de utilizar cualquier puerto, es obligatorio habilitar su señal de reloj mediante el registro **SIM->SCGC5** [9].

3. 1 - Bit-Banding

El **Bit-Banding** es un mecanismo de los núcleos Cortex-M3/M4 que permite modificar bits individuales de forma **atómica** .

3. 1. 1 - Funcionamiento y Mapeo

Este mecanismo mapea cada bit de una región de memoria (1 MB) a una palabra completa (32 bits) en una región llamada **Alias Region** (32 MB) :

- Escribir el bit menos significativo en una palabra del **Alias** modifica directamente el bit correspondiente en la región de **Bit-band** .
- Esto elimina la necesidad de realizar operaciones de tipo **Lectura-Modificación-Escritura (RMW)**, evitando conflictos cuando ocurren interrupciones en medio de la operación .

3. 1. 2 - Regiones en K64F

Existen dos zonas principales habilitadas para bit-banding en el K64F :

1. **SRAM_U**: Región de memoria RAM.
2. **Peripherals**: Región donde se encuentran los registros de los periféricos y GPIO .

Importante: Para los puertos GPIO del K64, aunque existe la región de Bit-Band Alias (0x4200_0000), el hardware ya provee registros atómicos como PSOR y PCOR para manipular bits de salida de manera segura.