

Instituto Tecnológico de Buenos Aires (ITBA)

25.27 - Sistemas Embebidos

Resumen Didáctico e Integrador: Clase 1

Apunte teórico-práctico basado en el contenido de clase y bibliografía oficial

Índice Temático de la Clase 1

1 Buses de Datos y de Direcciones	1
1.1 Buffers Tri-State y Lógica de Decodificación	2
2 GPIO (General Purpose Input/Output)	2
2.1 Técnica de Readback (Lectura de Salidas)	2
2.2 Lógica Activa: Active-High vs. Active-Low	3
3 Propiedades Eléctricas de los Pines Digitales	3
3.1 Parámetros de Configuración Dinámica de Salida	3
3.2 Salidas Open-Drain / Drenador Abierto	3
4 El Módulo GPIO en el Microcontrolador NXP Kinetis K64F	4
4.1 Registros de Datos CMSIS (Capa MCAL)	4
5 Pin Control Register (PCR) y Configuración Individual	5
5.1 Campos Clave del Registro PORTx_PCRn	5
5.2 Multiplexación de Pines (Campo MUX)	5
6 Secuencia Paso a Paso para Configurar un Pin como GPIO	5
6.1 Algoritmo de Inicialización Estándar	6
6.2 Ejemplo en Código C (Capas MCAL y Driver)	6

Buses de Datos y de Direcciones

Un microcontrolador (MCU) integra la CPU, la memoria y los periféricos en un solo chip (**System on Chip - SoC**). Para coordinar la transferencia de información entre estos bloques internos se utiliza un conjunto de conductores llamados **buses**.

Concepto de Buses de Interconexión

La CPU se comunica con la memoria RAM, Flash y los periféricos mapeados a través de tres conjuntos principales de señales:

- **Address Bus (Bus de Direcciones):** Unidireccional (proviene de la CPU). Especifica **con qué dispositivo o posición de memoria** se desea comunicar la CPU.
- **Data Bus (Bus de Datos):** Bidireccional. Transporta **el valor real** que se lee o se escribe.
- **Control Bus / Lógica de Control (R/W):** Indica el tipo de operación (Lectura = $\frac{R}{w} = 1$, Escritura = $\frac{R}{w} = 0$).

Bus / Señal	Dirección	Función Principal
Address Bus	CPU → Periférico	Selecciona la posición de memoria o registro interno a acceder.
Data Bus	CPU ↔ Periférico	Transfiere la palabra de datos (8, 16 o 32 bits según la arquitectura).
Control (R/w)	CPU → Periférico	Establece si se lee (1) o si se escribe (0) sobre el bus.

Tabla 1: Resumen de los buses de interconexión interna del microcontrolador.

Buffers Tri-State y Lógica de Decodificación

Dado que múltiples periféricos (RAM, Flash, GPIO, Timers, ADC) comparten el mismo **Data Bus**, se debe evitar que más de un dispositivo intente imponer un nivel lógico simultáneamente, lo cual generaría un cortocircuito (**conflicto de bus**).

Estados Lógicos de un Buffer Tri-State:

- **Baja Impedancia:** Conectado al bus. Puede imponer nivel 1 o 0.
- **Alta Impedancia (Z):** Desconectado eléctricamente del bus. No interfiere con otros dispositivos.

Decodificador de Direcciones (Address Decoder):

Analiza el **Address Bus** y activa la línea **Chip Select (CS)** únicamente del periférico correspondiente al rango de direcciones solicitado.

Ejemplo de Ciclo de Lectura / Escritura

1. **Lectura:** La CPU ejecuta la instrucción LDAA \$1000.
 - Pone la dirección \$1000 en el **Address Bus**.
 - El **Address Decoder** activa el **Chip Select** del bloque correspondiente (ej. RAM).
 - La CPU pone $R/w = 1$.
 - El dispositivo en \$1000 pone su buffer en baja impedancia y coloca el dato en el **Data Bus**. La CPU lo guarda en el acumulador.
2. **Escritura:** La CPU ejecuta STAA \$1000.
 - Pone la dirección \$1000 en el **Address Bus** y $R/w = 0$.
 - Coloca el valor del acumulador en el **Data Bus**. El periférico latché el dato en su registro interno.

GPIO (General Purpose Input/Output)

Un **GPIO** es un periférico modular que permite a la CPU controlar o leer pines físicos del microcontrolador como entradas o salidas digitales.

Mapeo en Memoria (Memory-Mapped I/O)

Los registros que controlan los pines del GPIO están mapeados directamente en el mapa de memoria global del microcontrolador. Escribir o leer un pin digital equivale a realizar un acceso estándar a memoria sobre una dirección específica asignada a ese registro.

Técnica de Readback (Lectura de Salidas)

El **Readback** es la capacidad del hardware de **leer el nivel lógico real** presente en un pin configurado como salida.

¿Para qué sirve el Readback?

1. **Verificación de Estado:** Confirmar si una salida físicamente cambió de estado o si existe una sobrecarga/falla en el circuito externo.
2. **Operaciones de Modificación:** Permite leer el estado actual antes de realizar un cambio lógico atómico.
3. **Diagnóstico:** Un pin de entrada configurado en el mismo nodo puede observar una salida para testear la integridad del circuito.

Regla de Seguridad Eléctrica: Nunca se deben configurar dos pines como salidas conectadas al mismo conductor con niveles opuestos (1 y 0), ya que se crea un camino directo a masa produciendo sobrecorriente y daño irreversible.

Lógica Activa: Active-High vs. Active-Low

El nivel lógico (1 ó 0) no siempre coincide con la función “activa” de un componente.

Lógica	Nivel Activo	Simbología	Ejemplo Típico
Active-High	HIGH / 1 (V_{DD})	Sin marca o SIG	LED encendido al enviar 1 a GND.
Active-Low	LOW / 0 (V_{SS})	Barra SIG, SIG_n, burbuja en diagramas	Botonera con Pull-Up o habilitación LED_EN_n.

Tabla 2: Comparación entre Lógica Activa por Alto y Lógica Activa por Bajo.

Propiedades Eléctricas de los Pines Digitales

Un pin de I/O no es un simple conductor; contiene circuitos de protección, transistores de conmutación y redes pasivas configurables por software.

Diodos de Protección (ESD/Overvoltage): Dos diodos clamping conectados entre el pin y V_{DD} / V_{SS} . Conducen cuando $V_{pin} > V_{DD} + 0.3V$ o $V_{pin} < -0.3V$. **Atención:** No deben usarse como reguladores permanentes de tensión.

Resistencias de Pull-Up / Pull-Down: Resistencias internas (típicamente $20k\Omega - 50k\Omega$) habilitables por software. Evitan que una entrada quede **flotante** (estado indeterminado sujeto a ruido electromagnético).

Parámetros de Configuración Dinámica de Salida

1. **Drive Strength (Capacidad de Corriente - DSE):**
 - **Low Drive Strength:** Limita la corriente máxima de salida (ej. 2 mA a 4 mA). Reduce el ruido y el consumo eléctrico.
 - **High Drive Strength:** Entrega mayor corriente (ej. 18 mA a 20 mA) para manejar cargas mayores (LEDs, buzzers) directamente sin deformar la señal.
2. **Slew Rate Control (Velocidad de Transición - SRE):**
 - **Slew Rate Enable:** Limita la velocidad de cambio dV/dt de la transición lógico-eléctrica.
 - **Ventaja:** Atenúa picos de alta frecuencia y reduce la Interferencia Electromagnética (EMI) y la diafonía en el PCB.

Salidas Open-Drain / Drenador Abierto

En la configuración **Open-Drain**, el transistor MOSFET P superior se deshabilita. El pin solo puede conmutar entre **Masa (0)** y **Alta Impedancia (Z)**.

Aplicaciones de Open-Drain

- **Lógica Colector/Drenador Abierto (Wired-OR):** Permite conectar múltiples salidas al mismo bus (ej. I2C) con un único resistor de Pull-Up externo sin producir cortocircuitos.
- **Traducción de Niveles de Tensión (Level Shifting):** Permite interfaz con circuitos de mayor voltaje (ej. controlar una línea de 5V alimentando el Pull-Up a 5V desde un microcontrolador de 3.3V).

El Módulo GPIO en el Microcontrolador NXP Kinetis K64F

El microcontrolador MK64FN1M0VLL12 (ARM Cortex-M4 a 120 Mhz) posee 5 puertos paralelos de 32 bits: PORTA, PORTB, PORTC, PORTD y PORTE.

Registros de Datos CMSIS (Capa MCAL)

Para operar los datos del GPIO, el SDK provee punteros a la estructura GPIO_Type (PTA, PTB, PTC, PTD, PTE). Cada puerto cuenta con registros de 32 bits dedicados:

GPIOx_PDDR

Port Data Direction Register (Offset: 0x14)

Define la dirección del pin.

- Bit en 0: Pin configurado como Entrada Digital (INPUT).
- Bit en 1: Pin configurado como Salida Digital (OUTPUT).

GPIOx_PSOR

Offset: 0x04

Port Set Output Register: Escribir un 1 en el bit n pone la salida en HIGH (1). Escribir 0 no produce ningún efecto. Operación atómica sin modificar otros pines.

GPIOx_PCOR

Offset: 0x08

Port Clear Output Register: Escribir un 1 en el bit n fuerza la salida a LOW (0). Escribir 0 no produce ningún efecto. Operación atómica.

GPIOx_PTOR

Offset: 0x0C

Port Toggle Output Register: Escribir un 1 en el bit n invierte el estado de la salida ($0 \rightarrow 1$ ó $1 \rightarrow 0$). Operación atómica.

GPIOx_PDIR

Offset: 0x10

Port Data Input Register: Registro de sólo lectura (`__I volatile const`). Retorna el valor lógico real capturado en los pines del puerto.

Ventaja de PSOR / PCOR / PTOR sobre Read-Modify-Write

En microcontroladores tradicionales de 8 bits, para cambiar un solo bit se requería leer todo el puerto, hacer una máscara OR/AND y reescribir (Read-Modify-Write). Esto consume múltiples ciclos de instrucción y no es atómico (es susceptible a interrupciones intermedias). En el K64F, escribir en PSOR, PCOR o PTOR altera exclusivamente el bit deseado en un único ciclo de reloj de bus.

Pin Control Register (PCR) y Configuración Individual

Cada pin físico de cada puerto posee su propio registro de control individual de 32 bits llamado PORTX_PCRn (donde $X \in \{A, B, C, D, E\}$ y $n \in \{0 \dots 31\}$).

Campos Clave del Registro PORTx_PCRn

Campo	Bits	Descripción y Valores
ISF	24	Interrupt Status Flag: Se pone en 1 cuando ocurre el evento de interrupción configurado. Se limpia escribiendo un 1 (w1c).
IRQC	19:16	Interrupt Configuration: Selecciona el modo de interrupción/DMA (0000 = Deshabilitado; 1001 = Flanco de Subida; 1010 = Flanco de Bajada; 1011 = Ambos Flancos; 1100 = Nivel Lógico 0).
LK	15	Lock Register: Si se escribe 1, bloquea los bits [15 : 0] del PCR hasta el próximo Reset del microcontrolador.
MUX	10:8	Pin Mux Control: Selecciona qué periférico interno se conecta al pin físico. Ver tabla MUX abajo.
DSE	6	Drive Strength Enable: 0 = Baja capacidad de corriente; 1 = Alta capacidad de corriente.
SRE	2	Slew Rate Enable: 0 = Rápido (Fast); 1 = Lento/Controlado (Slow).
PE	1	Pull Enable: 0 = Resistencia de Pull deshabilitada; 1 = Habilitada.
PS	0	Pull Select: 0 = Internal Pull-Down ; 1 = Internal Pull-Up (requiere PE = 1).

Tabla 3: Distribución de campos en el Pin Control Register (PCR).

Multiplexación de Pines (Campo MUX)

Valor MUX	Función del Pin
000 (ALT0)	Pin Deshabilitado / Entrada Analógica (ADC/CMP)
001 (ALT1)	GPIO (General Purpose I/O)
010 (ALT2)	Periférico dedicado 1 (ej. UART, SPI)
011 (ALT3)	Periférico dedicado 2 (ej. FTM / Timer)
100..111	Otras alternativas del Datasheet (ej. Trace, I2S)

Registros Globales de PCR: Para evitar configurar los 32 pines uno por uno en código redundante:

- **PORTx_GPCLR:** Escribe la misma configuración en los bits [15 : 0] del PCR de múltiples pines.
- **PORTx_GPCHR:** Idem para los bits [31 : 16].

Secuencia Paso a Paso para Configurar un Pin como GPIO

REGLA DE ORO: System Clock Gating Control (SCGC)

Por defecto, tras un Reset, los relojes de todos los puertos están deshabilitados para minimizar el consumo. Intenta leer o escribir cualquier registro de un puerto (PCR o GPIO) sin haber habilitado primero su reloj en SIM->SCGC5 provocará una excepción de hardware inmediata (HardFault).

Algoritmo de Inicialización Estándar

1. Habilitar el Clock del Puerto: Setear el bit correspondiente en SIM->SCGC5 (ej. SIM_SCGC5_PORTB_MASK).
2. Configurar el Registro PCR (PORTx_PCRn):
 - Asignar MUX = 1 (ALT1) para operar como GPIO.
 - Configurar resistores de Pull-Up/Pull-Down, Drive Strength y Slew Rate según la necesidad eléctrica del circuito.
3. Definir Dirección en GPIOx_PDDR:
 - Setear bit en 0 para Entrada (INPUT).
 - Setear bit en 1 para Salida (OUTPUT).
4. Operación de Lectura / Escritura: Operar sobre los registros de datos (PSOR, PCOR, PTOR, PDIR).

Ejemplo en Código C (Capas MCAL y Driver)

El siguiente código ilustra la inicialización y uso de un LED (Salida en PTB21) y un Pulsador con Pull-Up (Entrada en PTA4):

```
#include "MK64F12.h"
#include <stdbool.h>

void App_Init(void) {
    // 1. GATING: Habilitar relojes de los puertos A y B en la SIM
    SIM->SCGC5 |= SIM_SCGC5_PORTA_MASK | SIM_SCGC5_PORTB_MASK;

    // 2. CONFIGURACIÓN DE SALIDA (LED Rojo en PTB21)
    // Limpiar PCR y seleccionar MUX = ALT1 (GPIO) + High Drive Strength
    PORTB->PCR[21] = PORT_PCR_MUX(1) | PORT_PCR_DSE_MASK;

    // Configurar dirección como Salida en PDDR
    PTB->PDDR |= (1 << 21);

    // Estado inicial: Apagar LED (Supóngase Active-Low, se envía HIGH con PSOR)
    PTB->PSOR = (1 << 21);

    // 3. CONFIGURACIÓN DE ENTRADA (Pulsador SW3 en PTA4)
    // MUX = ALT1 (GPIO) + Habilitar Pull-Up interno (PE=1, PS=1)
    PORTA->PCR[4] = PORT_PCR_MUX(1) | PORT_PCR_PE_MASK | PORT_PCR_PS_MASK;

    // Configurar dirección como Entrada en PDDR (bit en 0)
    PTA->PDDR &= ~(1 << 4);
}

void App_Run(void) {
    // Leer estado del pulsador desde PDIR
    bool sw3_presionado = !(PTA->PDIR & (1 << 4)); // Active-Low

    if (sw3_presionado) {
        // Si se presiona, encender LED (forzar a LOW con PCOR)
        PTB->PCOR = (1 << 21);
    } else {
        // De lo contrario, apagar LED (forzar a HIGH con PSOR)
        PTB->PSOR = (1 << 21);
    }
}
```