


01 · 1/6 上、下功率管与实际体端

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



每个功率管：单位W/L=50/0.18um , AD=AS=15um² , PD=PS=100.6um。

分组保持总宽度与真实寄生电阻；这是假定扩散几何，尚未布局或PEX。


子电路：half_bridge | 端口：vss, vdd, clk_in, sw

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

01 · 2/6 HD非交叠控制与栅极驱动连接

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



交叉反馈：noffd→XHP，poffd→XLN；driver_p同相，driver_n反相。子电路在后页完全展开。


子电路：half_bridge | 端口：vss, vdd, clk_in, sw

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

01 · 3/6 delay4 : HD延迟链与工艺MIM

晶体管 / 标准单元连接图 | MOS单位 W/L (um), m 为并联倍数 | 参数读取最终 circuit.scs



四级反相链整体同相；每级输出接原厂MIM至vss，名义0.1pF。顶层调用两次。


子电路：delay4 | 端口：I, O, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端/井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

01 · 4/6 driver_p : 四级PMOS栅极驱动

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



driver_p四级反相：INHDV4→INHDV32→2×bank4→8×bank4，总体同相。







子电路：driver_p | 端口：I, O, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

01 · 5/6 driver_n : 三级NMOS栅极驱动

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



driver_n三级反相：INHDV8→bank4→4×bank4，总体反相。noff低时gn高。


子电路：driver_n | 端口：I, O, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

01 · 6/6 bank4 : 四个原厂HD单元并联

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



bank4定义：四个未改尺寸的INHDTV32同输入、同输出并联。每个单元供电和并端独立标明。

INHDTV32内部PMOS W28.16/L0.18um , NMOS W18.72/L0.18um ; 源CDL与哈希另附。

子电路：bank4 | 端口：I, O, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。