




05· 1/15 浮动驱动、互锁补电与跟随支路 1/4

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs

XV13 M3






子电路：bootstrap_driver | 端口：GN, GN2, IN, VBST, VDD, VLL, VSS, VSW

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 3/15 浮动驱动、互锁补电与跟随支路 3/4

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs





子电路：bootstrap_driver | 端口：GN, GN2, IN, VBST, VDD, VLL, VSS, VSW

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 5/15 3.3V器件电平转换器 1/2

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs






子电路：lch3 | 端口：IN, out, vdd1, vdd2, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 7/15 交叉反馈非交叠控制 1/1

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs





子电路：non_overlap | 端口：clk, p1, p2, vdd, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 9/15 八级HD/MIM延时链 2/3

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs





子电路：delay_chain | 端口：in, out, vdd, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 11/15 主栅级四级HD缓冲 1/2

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs






子电路：buffer | 端口：in, out, vdd, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 13/15 补电/复位四级HD缓冲 1/1

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs




子电路：buffers | 端口：in, out, vdd, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 15/15 HD与非门接口 1/1

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs




子电路：nand | 端口：a, b, q, vdd, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 2/15 浮动驱动、互锁补电与跟随支路 2/4

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs





子电路：bootstrap_driver | 端口：GN, GN2, IN, VBST, VDD, VLL, VSS, VSW

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 4/15 浮动驱动、互锁补电与跟随支路 4/4

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs



子电路：bootstrap_driver | 端口：GN, GN2, IN, VBST, VDD, VLL, VSS, VSW

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 6/15 3.3V器件电平转换器 2/2

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs



子电路：lch3 | 端口：IN, out, vdd1, vdd2, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 8/15 八级HD/MIM延时链 1/3

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs





子电路：delay_chain | 端口：in, out, vdd, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 10/15 八级HD/MIM延时链 3/3

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs






子电路：delay_chain | 端口：in, out, vdd, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 12/15 主栅级四级HD缓冲 2/2

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs



子电路：buffer | 端口：in, out, vdd, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。

05· 14/15 HD反相器接口 1/1

晶体管 / 标准单元连接图 | MOS单位 W(L) (um) , m 为并联数 | 参数读取路径 circuitcs



子电路：inv | 端口：in, out, vdd, vss

同一子电路内同名网络跨层连接；实心点为连接，交叉无点不连接；紫色为实际连接 / 开路。

数字0的保留栅厂单元；模拟子电路前横并分倍；栅厂无源端上无符号和几何参数，外置测试点数不属于OUT。