


09 · 1/2 主锁存器与参考偏置

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

数据差分对在左，再生差分对在右；两只时钟管分配同一尾电流。主级接收交换极性的输出反馈。



子电路：cml_div2 | 端口：vss, iref, vdd, clkp, clk, outn, outp


同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

09 · 2/2 从锁存器与差分输出

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

数据差分对在左，再生差分对在右；两只时钟管分配同一尾电流。从级接收mp/mn，使用相反时钟相位。



子电路：cml_div2 | 端口：vss, iref, vdd, clkp, clk, outn, outp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。