


09 · 1/2 主锁存器与参考偏置

晶体管 / 标准单元连接图 | MOS单位 W/L ( um ) , m 为并联倍数 | 参数读取最终 circuit.scs

数据差分对在左，再生差分对在右；两只时钟管分配同一尾电流。主级接收交换极性的输出反馈。



子电路 : cml\_div2 | 端口 : vss, iref, vdd, clkn, clkp, outn, outp


同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

09 · 2/2 从锁存器与差分输出

晶体管 / 标准单元连接图 | MOS单位 W/L ( um ) , m 为并联倍数 | 参数读取最终 circuit.scs

数据差分对在左，再生差分对在右；两只时钟管分配同一尾电流。从级接收mp/mn，使用相反时钟相位。



iref偏置二极管见第1页。  
每侧10fF负载在bench中；  
50ohm输入源阻抗也在bench中。

子电路 : cml\_div2 | 端口 : vss, iref, vdd, clkp, clkp, outn, outp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。