


# 12 · 1/2 β 倍增核心、工艺电阻与电流输出

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路: beta\_multiplier\_reference | 端口: vss, vdd, vref, iout

同一子电路内同名网络跨页相连; 实心点为连接, 交叉无点不连接; 紫色为实际体端 / 井端。

数字HD保持原厂单元; 模拟子电路附展开分图; 原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

## 12 · 2/2 弱上拉、启动检测与注入支路

晶体管 / 标准单元连接图 | MOS单位 W/L ( um ) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路: beta\_multiplier\_reference | 端口: vss, vdd, vref, iout

同一子电路内同名网络跨页相连; 实心点为连接, 交叉无点不连接; 紫色为实际体端 / 井端。

数字HD保持原厂单元; 模拟子电路附展开分图; 原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。