


17 · 1/2 参考镜、PMOS差分输入与NMOS二极管

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



外部40uA从ibias流向VSS；

vref=0.4V，vout为反馈端。


子电路：nmos_pass_ido | 端口：vdd, vout, vss, vref, ibias, loop_out, pass_gate

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

17 · 2/2 镜像输出、NMOS功率管与原生MIM补偿

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路：nmos_pass_ido | 端口：vdd, vout, vss, vref, ibias, loop_out, pass_gate

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。