













19·1/5 HD时钟接收与交叉反馈非交叠

晶体管 / 标准单元连接图 | MOS单位 W/L (um), m 为并联倍数 | 参数读取最终 circuit.scs








子电路：sc_2to1_converter | 端口：vss, vdd, clk, vout

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

19 · 2/5 A支路全部HD栅极驱动

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs








子电路 : sc_2to1_converter | 端口 : vss, vdd, clk, vout

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

19 · 3/5 B支路全部HD栅极驱动

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路 : sc_2to1_converter | 端口 : vss, vdd, clk, vout

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

19 · 4/5 A支路四开关和飞跨/底板电容

晶体管 / 标准单元连接图 | MOS单位 W/L (μm) , m 为并联倍数 | 参数读取最终 circuit.scs



A/B两支路交替串联充电与并联向输出供电；原厂MIM保留工艺模型。


子电路：sc_2to1_converter | 端口：vss, vdd, clk, vout

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

19·5/5 B支路四开关和飞跨/输出电容

晶体管 / 标准单元连接图 | MOS单位 W/L (um), m 为并联倍数 | 参数读取最终 circuit.scs



A/B两支路交替串联充电与并联向输出供电；原厂MIM保留工艺模型。

子电路：sc_2to1_converter | 端口：vss, vdd, clk, vout

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端/并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。