


20 · 1/3 八路选择树：第一级传输门

晶体管 / 标准单元连接图 | MOS单位 W/L (um)，m 为并联倍数 | 参数读取最终 circuit.scs

第一级：每对互补使能传输门选择相邻输入；tg 的两只模拟 MOS 完整展开在第 3 页。



子电路：input_mux_8to1 | 端口：AVDD, AVSS, S2, S1, S0, VIN7, VIN6, VIN5, VIN4, VIN3, VIN2, VIN1, VIN0, VO


同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

20 · 3/3 完整可复用 tg 晶体管电路

晶体管 / 标准单元连接图 | MOS单位 W/L (um)，m 为并联倍数 | 参数读取最终 circuit.scs

可复用 tg 定义：NMOS 与 PMOS 并联在 I/O 之间；EN/ENB 互补，体端独立连接。




层次映射：顶层 XSW0…XSW13 各实例化一次本图，共 28 只模拟 MOS。

子电路：tg | 端口：VDD, VSS, EN, ENB, I, O
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

20 · 2/3 上层选择与 HD 互补时钟

晶体管 / 标准单元连接图 | MOS单位 W/L (um)，m 为并联倍数 | 参数读取最终 circuit.scs

第二、三级继续二选一形成 VO；底部 HD 反相器产生 SB0/SB1/SB2。



子电路：input_mux_8to1 | 端口：AVDD, AVSS, S2, S1, S0, VIN7, VIN6, VIN5, VIN4, VIN3, VIN2, VIN1, VIN0, VO

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。