


21 · 1/3 级联PTAT/CTAT核心

晶体管 / 标准单元连接图 | MOS单位 W/L (μm) , m 为并联倍数 | 参数读取最终 circuit.scs

级联1:1:2电流镜；NPN面积比1:8:2；VBG与1pF外部负载在第3页标明。



RPTAT=1×16.5um；RREF=1×73.3um；CCORE名义60pF。工艺无源的SUB端明确保留。

子电路：bandgap | 端口：AVDD, AVSS, VBG, SUB


同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

21 · 2/3 自偏置误差放大器与补偿

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

第四路级联镜给MNB供偏置；MTAIL为3倍。输入对调节pctrl，使va ≈ vb。



核心派生偏置避免VDD直接改变误差放大器电流；CCOMP名义0.5pF。所有MOS体端均显式绘制。

子电路：bandgap | 端口：AVDD, AVSS, VBG, SUB


同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

21·3/3 级联偏置、启动与工艺RC输出

晶体管 / 标准单元连接图 | MOS单位 W/L (um), m 为并联倍数 | 参数读取最终 circuit.scs

MPCB与五段工艺电阻建立级联栅偏置；启动关断及输出RC滤波均为实际器件。



子电路：bandgap | 端口：AVDD, AVSS, VBG, SUB

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端/井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。