


22 · 1/2 双路自举驱动顶层连接

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

差分两路各使用一个完整 boot_cell；输入 VIN 只提供自举跟随电位，VG 为各路栅驱动。



XBP: VIN→vinp, VG→gatep XBN: VIN→vinn, VG→gaten

下页完整定义各展开一次：18 MOS + 2 自举电容 + 2 原厂 HD 反相器。

子电路：bootstrap_gate_driver | 端口：vdd, vss, clk, vinp, vinn, gatep, gaten


同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

22 · 2/2 完整 boot_cell 自举与保护电路

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

自举电容、预充电、跟踪和保护支路全展开；MLIM/MBPP 的体端实际接 CBT。



子电路: boot_cell | 端口: VDD, VSS, CLK, VIN, VG

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。