


23 · 1/3 五位 HD 控制与互补 MOS 开关

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

每位 HD 反相器驱动互补模拟开关；共漏 sw0...sw4 分别接 1/2/4/8/16 条单位电阻。



子电路: switched_resistor_dac_5bit | 端口: vss, b0, b1, b2, b3, b4, vdd, vout

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

23 · 3/3 最高位全部三端电阻与终端

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

最高位 16 条原厂单位电阻并联 sw4；RT 提供 vout→vss 的固定终端。



子电路: switched_resistor_dac_5bit | 端口: vss, b0, b1, b2, b3, b4, vdd, vout

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

23 · 2/3 低四位全部三端电阻

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

低四位 15 条原厂三端单位电阻：每条独立绘制，1 端共接 vout，B 端均接 vss。



子电路: switched_resistor_dac_5bit | 端口: vss, b0, b1, b2, b3, b4, vdd, vout

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。