


24 · 1/2 控制偏置与环形级 1-3

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

VCTRL 经源退化建立 pdio/ndio 偏置；前三级虚拟供电单元，HD 并端保持全局电源。



子电路: current_starved_ring_vco | 端口: vss, vctrl, vdd, vout




同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

24 · 2/2 环形级 4-5 与 HD 输出缓冲

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

第四、五级闭合五级环：n5 回接第一级输入；两级原厂 HD 缓冲器输出 vout。



子电路：current_starved_ring_vco | 端口：vss, vctrl, vdd, vout
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源工艺符号和几何参数。外部测试负载不属于DUT。