





26 · 1/6 输入、前向、反馈与阻尼跨导连接


晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路 : fd_ota_c_biquad | 端口 : vss, iref, vdd, vinp, vinn, vocm, vbpp, vbpn, voutp, voutn
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

26 · 2/6 两路共模反馈、共享偏置和全部状态电容


晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路 : fd_ota_c_biquad | 端口 : vss, iref, vdd, vinp, vinn, vocm, vbpp, vbpn, voutp, voutn
同一子电路内同名网络跨页相连 ; 实心点为连接 , 交叉无点不连接 ; 紫色为实际体端 / 井端。
数字HD保持原厂单元 ; 模拟子电路附展开分图 ; 原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

26 · 3/6 gmc_core : 低通状态完整跨导

晶体管 / 标准单元连接图 | MOS单位 W/L (um), m 为并联倍数 | 参数读取最终 circuit.scs




子电路：gmc_core | 端口：vss, vdd, vbn, vctrl, inp, inn, outp, outn

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端/井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

26 · 4/6 gmc_core_bp : 带通状态负载倍率1.5

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路 : `gmc_core_bp` | 端口 : `vss`, `vdd`, `vbn`, `vctrl`, `inp`, `inn`, `outp`, `outn`

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

26 · 5/6 gmc_sink : 独立阻尼跨导

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路 : `gmc_sink` | 端口 : `vss`, `vbn`, `inp`, `inn`, `outp`, `outn`

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

26 · 6/6 cmfb_amp : 共模检测、复制负载与补偿

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路 : `cmfb_amp` | 端口 : `vss`, `vdd`, `vbn`, `vocm`, `vsense`, `vctrl`

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。