
27 · 1/16 16段差分参考电阻梯

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 2/16 互补采样时钟与共享差分保持

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 3/16 阈值通道1–2：混合、比较与保持

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 4/16 阈值通道3–4：混合、比较与保持

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 5/16 阈值通道5–6：混合、比较与保持

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 6/16 阈值通道7–8：混合、比较与保持

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 7/16 阈值通道9–10：混合、比较与保持

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 8/16 阈值通道11–12：混合、比较与保持

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 9/16 阈值通道13–14：混合、比较与保持

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 10/16 阈值通道15–15：混合、比较与保持

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 11/16 HD温度计码编码与输出缓冲 1/3

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 12/16 HD温度计码编码与输出缓冲 2/3

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 13/16 HD温度计码编码与输出缓冲 3/3

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：flash_adc_4bit | 端口：clk, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 14/16 fa_comp：全部动态模拟比较器晶体管

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：fa_comp | 端口：clk, vinp, vinn, outp, outn, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 15/16 fa_sample：原生互补传输门并联单元

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs




子电路：fa_sample | 端口：a, b, en, enb, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

27 · 16/16 fa_sr：两只原厂NAND的反馈连接

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：fa_sr | 端口：sn, rn, q, qb, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。