


31 · 1/2 分相时钟、三路驱动与底板采样

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

HD 延迟链产生 early/late; 三路完整 boot_drv 分别驱动输入、共模与顶板短接 MOS。



子电路: bottom_plate_sampler | 端口: vinp, vinn, clk, vcm, vdd, vss, vsp, vsn, vtopp, vtopn


同一子电路内同名网络跨页相连; 实心点为连接, 交叉无点不连接; 紫色为实际体端 / 并端。

数字HD保持原厂单元; 模拟子电路附展开分图; 原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

31 · 2/2 完整可复用 boot_drv 自举电路

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

boot_drv 完整可复用定义: 顶层 XBP/XBN/XBC 各展开一次, 所有 MOS 体端均显式标注。



子电路: boot_drv | 端口: VIN, CLK, VDD, VSS, VG

同一子电路内同名网络跨页相连; 实心点为连接, 交叉无点不连接; 紫色为实际体端 / 并端。

数字HD保持原厂单元; 模拟子电路附展开分图; 原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。