

33 | 采样反馈OTA：增益1

本模块在电容采样反馈网络中建立差分输出电压，信号增益由Cs/Cfi设定。折叠输入级和对称第二级提供高直流增益，Miller补偿稳定差模环路，连续共模反馈把两路输出平均值控制在vocm附近。它能在较短时间内驱动采样电容，但需要权衡放大器噪声、输出摆幅、功耗和共模恢复。芯片中可用于流水线或逐次逼近ADC的前端缓冲、开关电容增益级和采样信号通路。

结论：TT标称14项检查在10%放宽内通过，仅3dB输出摆幅未达原门槛。

TT / 1.8V / 27°C；IREF=50uA，VOCM=0.9V。保留Cs=Cf=1pF、每端CL=1pF，差分目标阶跃0.9V，双向建立与原10Hz-10GHz输出噪声积分。

指标	实测	原门槛	10%边界	15%边界	单位
相位裕量	75.519	≥ 60	≥ 54	≥ 51	°
零差分共模误差	3.6382	≤ 25	≤ 27.5	≤ 28.75	mV
总DC功耗	3.6308	≤ 5	≤ 5.5	≤ 5.75	mW
原rise建立时间	20.861	≤ 40	≤ 44	≤ 46	ns
原fall建立时间	22.063	≤ 40	≤ 44	≤ 46	ns
原rise动态误差	0.0040397	≤ 0.1	≤ 0.11	≤ 0.115	%
原fall动态误差	3.9254e-05	≤ 0.1	≤ 0.11	≤ 0.115	%
高台静态误差	0.0014302	≤ 0.01	≤ 0.011	≤ 0.0115	%
低台静态误差	3.6119e-07	≤ 0.01	≤ 0.011	≤ 0.0115	%
开环3dB输出摆幅	1.6992	≥ 1.8	≥ 1.62	≥ 1.53	V
差分输出噪声	178.13	≤ 300	≤ 330	≤ 345	uVrms
CMFB峰值偏移	10.006	≤ 150	≤ 165	≤ 172.5	mV
CMFB释放20ns残差	0.13159	≤ 50	≤ 55	≤ 57.5	mV
CMFB释放100ns残差	0.00036564	≤ 20	≤ 22	≤ 23	mV

原开环3dB压缩摆幅要求 ≥ 1.8V，实测1.699153V，差5.60%；10%边界1.62V。双向动态误差、静态误差和所有其余适用nominal指标达到原值。

只完成确定性的匹配nominal。原30点PVT的其余29点、另外两点共模扰动和20次局部失配未执行；不能把下文匹配抑制表征当作失配通过。

结构、gm/ID与偏置选择

折叠输入、对称共源输出、Miller补偿与连续共模反馈。

角色	模型	单位W/L um	gm/ID	初算/uA	VDS/V
input	n18	10.26/1	18	10	0.9
n_bias	n18	4.68/1	14	10	0.2
p_bias	p18	9.5/1	10	10	0.45
n_cascode	n18	1.68/0.36	14	10	0.45
p_cascode	p18	6.96/0.36	14	10	0.45
second	n18	0.3/0.36	6	10	0.9
output_load	p18	1.96/0.36	8	10	0.9
cm_input	n18	1.68/0.36	14	10	0.45

所有模拟角色重新查询既有SMIC18表，单位电流10uA；并联倍数产生输入支路100uA、PMOS折叠源150uA、差额支路50uA、输出支路700uA和共模输入支路50uA。IREF端的50uA也由VDD供给，包含在功耗中。

复用工程第35项已经验证的折叠Miller结构作为初值，保留相同器件角色和尺寸。第33项重新建立自己的完整仿真：电容反馈、0.9V阶跃、1.5pF等效环路负载、3dB压缩摆幅和10GHz噪声频带，未拿35项历史测量作为本项结果。

网络	最终值	作用
每侧Miller串联RC	400Ω / 2pF	主极点与零点控制
每侧共模取样RC	100kΩ // 100fF	输出平均值检测
级联偏置电阻	28kΩ / 40kΩ	低余量NMOS/PMOS偏置

本题原器件规则允许理想R/C；DUT无独立源、受控源或行为器件。全电路为模拟，无HD数字单元。

实际OP、体端与余量

30只MOS的工作点逐个保存；代表性支路列在下表。

器件	ID /uA	gm/ID	VGS/V	VDS/V	VDS - VDSAT
MREF	50.00000	14.2406	0.5122	0.5122	0.3924
MINP	98.76870	18.2121	0.5547	1.0525	0.9631
MSP	153.77313	9.8637	-0.6029	-0.4022	0.2257
MPCP	55.00425	13.5896	-0.5623	-0.7046	0.5745
MNCP	55.00425	13.3828	0.6274	0.4061	0.2832
MSINKP	55.00425	13.6513	0.5204	0.2871	0.1617
MSECONDP	732.05902	5.9058	0.6932	0.9036	0.6627
MLOADP	732.05902	7.7505	-0.6803	-0.8964	0.6762
MCMT	98.12256	14.2262	0.5122	0.2844	0.1647
MCMREF	50.65003	13.9978	0.6156	0.9147	0.7981
MCMSENSE	47.47253	13.8463	0.6192	0.2359	0.1181
MCMD	50.65004	9.9631	-0.6009	-0.6009	0.4260
MCMM	103.54585	9.9300	-0.6009	-1.2796	1.1048
MCMND	56.07332	13.6695	0.5204	0.5204	0.3950





输入管体端接vss，真实尾节点电压带来体效应，因此OP的gm/ID不会机械等于零体偏置LUT目标。PMOS信号级联管体端分别接fp/fn；其复制偏置管体端接pcb，完整体端连接在图纸中明确绘出。

所有30只MOS在标称静态点的|VDS|-|VDSAT|均为正；这不代表大信号全过程都保持饱和。对称第二级、较低共模输出阻抗和补偿共同决定建立与共模恢复，静态余量不能替代瞬态验证。

输出零差分共模偏差3.638mV。局部共模检测器使用有限跨导和二极管NMOS负载，偏差及额外电流均保留。

差模环路与真实电容反馈建立

原rise对应输出向-0.9V，原fall对应返回0V；名称沿用原验收器。





返回比 $T=A \times 0.5$ ，环路 $UGB=66.413967\text{MHz}$ ， $PM=75.518708^\circ$ ；只有一次下降零dB交越，之后未回穿。环路等效每端负载 1.5pF ，实际建立台使用完整 $C_s/C_f/CL$ 与 1GH 直流偏置电感。

0.9V目标和0.9mV误差带保持不变；取各原时间窗的最后容差交越，且末端必须留在带内。输入边沿通过反馈电容产生瞬时反向馈通；源文件的导数峰值不应解释为纯放大器固有压摆率。

开环压缩摆幅与全带输出噪声

摆幅按开环DC局部增益下降3dB定义；噪声积分上限固定10GHz。




原81点：输入-20至20uV、步长0.5uV。两压缩交点输出-0.849576/0.849576V，跨度1.699153V。0.25uV的16点诊断为1.712870V，相差13.717mV；原81点继续作为验收值。

差分输出噪声178.130295uVrms；对输出谱幅度平方做线性频率梯形积分。另用区间幂律PSD积分交叉核对，相对差0.00804%。未以较低输入折算噪声或有限信号带宽替代。

共模扰动、参考轨迹与恢复

每个输出同时吸收50uA，20ns平台、100ps边沿；与未扰动相同实例比较。



测量量	实测/mV
cmfb_static_error_v	3.638234920
cmfb_max_deviation_v	10.005583851
cmfb_residual_20ns_v	0.131591705
cmfb_residual_100ns_v	0.000365636

峰值窗口20~45ns，残差时刻60.2/140.2ns。扰动结束于40.2ns；没有按20ns理想方波错误提前释放时刻。两只零伏源仅测量外部扰动电流，不改变源电流和DUT。

OP的25mV共模要求针对零差分输入；差分阶跃中最大共模误差45.590mV另作表征，并未满足25mV。

功耗、匹配抑制表征与验收边界

完整保留原失配要求的分母与激励语义，但本次不执行失配矩阵。

总DC功耗3.630798365mW，由环路台唯一VDD供电源计算；包含外部50uA参考、内部偏置、输入/输出级和连续CMFB。CMFB扰动台含两个DUT，仅用于差分参考恢复测试，其总电流没有拿来代替单DUT功耗。

10Hz激励	到差分输出的幅度/V/V	解释
CMRR	1.76326e-14	对称抵消，非失配结论
PSRR_plus	1.80234e-12	对称抵消，非失配结论
PSRR_minus	7.81597e-13	对称抵消，非失配结论

抑制比分子按原题使用标称闭环A/(1+0.5A)，约6.02056dB，不误用开环112dB增益。匹配台用±0.25输出反馈到两输入保持DC闭环；共模输入、正电源和负电源三种外部激励分别运行。

负电源激励中VSS对绝对地AC=+1，VDD相对VSS的AC=-1，因此绝对VDD保持不动。对称模型的差分泄漏受浮点抵消限制；即使换算出极大的dB，也不能据此宣称20个失配样本的60/70dB要求通过。

原验收器nominal_functional通过，独立limit_check使用明确expected=1检查当前nominal的功率、噪声和共模恢复。原30点/20样本集合没有伪造；原3dB摆幅判据保留失败，而10%迁移判据通过。

不包含另外29个PVT点、两种非nominal共模扰动、20次局部失配、版图、寄生、电容失配或连续时间反馈网络之外的开关非理想。

独立复核、图纸与可重复证据

40个器件实例、140个端子，全部模拟器件、无源值和体端可追溯。

25个独立测量核对涵盖环路交越、功耗、共模、双向静态误差、最后容差交越、3dB压缩摆幅、10GHz噪声积分和共模恢复。原始波形、模型、LUT、DUT及每组输入快照分别保存哈希。

修正了两个测试台接口差异：Spectre不允许AC起止频率相同，因此保留10Hz并额外求一个不计分的11Hz点；电流源p端保存不受支持，改用串联零伏测量源。初版真实报错保留，最终六组及加密扫点全部0错误、0警告。

复现（工程根目录，既有Bridge Python）：

```
python scripts/case33_sampling.py
python scripts/confirm33.py
python scripts/schematic33.py
python scripts/audit33.py
python scripts/review33.py
```

更新PDF后，必须重新逐页目检与核对完整总图。

证据：latest_results.json / numerical_confirmation.json / verification_audit.json

精确网表：circuit.scs；所有30只MOS实际OP在结果中。

完整四页晶体管图及层次端子表：schematic/

运行、模型及输入快照：各runs/33目录；生成脚本快照：implementation/

最终电路SHA-256：


05da74f7a23c1d2282c3274119e1fae0559296895141342ffc3a2b043dba1e44

原资料、PDK和既有Bridge/Spectre环境保持原样；只在本次授权的SMIC18复现分区更新知识库。

SMIC18MMRF TT reproduction | Spectre 24.1 | schematic-level

33 · 1/4 单参考与级联偏置

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路 : sampling_feedback_ota | 端口 : vss, iref, vdd, vinn, vinp, vocm, voutn, voutp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

33·2/4 全差分折叠输入级

晶体管 / 标准单元连接图 | MOS单位 W/L (um), m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sampling_feedback_ota | 端口：vss, iref, vdd, vinn, vinp, vocm, voutn, voutp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端/井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

33 · 3/4 双输出级及Miller补偿

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs





子电路 : sampling_feedback_ota | 端口 : vss, iref, vdd, vinn, vinp, vocm, voutn, voutp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

33 · 4/4 连续共模反馈与输出检测

晶体管 / 标准单元连接图 | MOS单位 W/L (um), m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sampling_feedback_ota | 端口：vss, iref, vdd, vinn, vinp, vocm, voutn, voutp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端/并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源工艺符号和几何参数。外部测试负载不属于DUT。