


40 · 1/11 完整环路与外部原生OTA/比较器接口

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路 : sigma_system | 端口 : vss, vdd, vip, vin, vp, vn, vcm, ctrl_a, ctrl_b, c1a, c1b, c2a, c2b, intp, intn, inp, inn, iref, vocm, sa_inp, sa_inn, cmpclk

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40 · 2/11 固定原生OTA夹具：差分主放大支路

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路：ds_ota | 端口：vss, iref, vdd, vinn, vinp, vocm, voutn, voutp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40 · 3/11 固定原生OTA夹具：共模反馈与取样

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路：ds_ota | 端口：vss, iref, vdd, vinn, vinp, vocm, voutn, voutp

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40 · 4/11 固定原生动态比较器 1/2

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路 : ds_comparator | 端口 : voutp, voutn, vinp, vinn, clk, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40·5/11 固定原生动态比较器 2/2

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路 : ds_comparator | 端口 : voutp, voutn, vinp, vinn, clk, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40·6/11 采样和积分电容

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs











子电路 : sigma_adc | 端口 : vss, vdd, vip, vin, vp, vn, vcm, ctrl_a, ctrl_b, c1a, c1b, c2a, c2b, intp, intn, inp, inn

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40·7/11 反馈判决保持

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs











子电路 : sigma_adc | 端口 : vss, vdd, vip, vin, vp, vn, vcm, ctrl_a, ctrl_b, c1a, c1b, c2a, c2b, intp, intrn, inp, inn

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40·8/11 一位参考DAC

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs











子电路 : sigma_adc | 端口 : vss, vdd, vip, vin, vp, vn, vcm, ctrl_a, ctrl_b, c1a, c1b, c2a, c2b, intp, intrn, inp, inn

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40·9/11 输入采样互补开关

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs











子电路 : sigma_adc | 端口 : vss, vdd, vip, vin, vp, vn, vcm, ctrl_a, ctrl_b, c1a, c1b, c2a, c2b, intp, intn, inp, inn

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40 · 10/11 积分转移互补开关

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs









子电路 : sigma_adc | 端口 : vss, vdd, vip, vin, vp, vn, vcm, ctrl_a, ctrl_b, c1a, c1b, c2a, c2b, intp, intn, inp, inn

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

40 · 11/11 直流泄放支路

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路 : sigma_adc | 端口 : vss, vdd, vip, vin, vp, vn, vcm, ctrl_a, ctrl_b, c1a, c1b, c2a, c2b, intp, intrn, inp, inn

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。