


41 · 1/2 共栅镜负载、输入级与低压偏置

晶体管 / 标准单元连接图 | MOS单位 W/L (um), m 为并联倍数 | 参数读取最终 circuit.scs



子电路: two_stage_miller_opamp | 端口: vss, iref, vdd, vinn, vinp, vout


同一子电路内同名网络跨页相连; 实心点为连接, 交叉无点不连接; 紫色为实际体端 / 井端。

数字HD保持原厂单元; 模拟子电路附展开分图; 原厂无源工艺符号和几何参数。外部测试负载不属于DUT。

41 · 2/2 互补输出级与串联 Miller 补偿

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

stage1: 第一级高阻输出
iref: 参考复制偏置



子电路: two_stage_miller_opamp | 端口: vss, iref, vdd, vinn, vinp, vout

同一子电路内同名网络跨页相连; 实心点为连接, 交叉无点不连接; 紫色为实际体端 / 井端。

数字HD保持原厂单元; 模拟子电路附展开分图; 原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。