
42 · 1/17 顶层：差分采样阵列、比较器与采样时钟


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_adc_6bit_async | 端口：clks, dout5, dout4, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 2/17 顶层：异步控制器完整接口


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_adc_6bit_async | 端口：clks, dout5, dout4, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 3/17 比较器：输入对、尾管与交叉再生


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_cmp | 端口：clk, outn, outp, vss, vdd, vinn, vinp
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 4/17 比较器：四节点复位与输出缓冲


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_cmp | 端口：clk, outn, outp, vss, vdd, vinn, vinp
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 5/17 CDAC：采样接口与顶板寄生补偿电容


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_cdac | 端口：clks, clkb, dctrl5, dctrl4, dctrl3, dctrl2, dctrl1, vss, vdd, vin, vrefn, vrefp, vtop
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 6/17 CDAC：二进制权重支路 1–2

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_cdac | 端口：clks, clkb, dctrl5, dctrl4, dctrl3, dctrl2, dctrl1, vss, vdd, vin, vrefn, vrefp, vtop
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 7/17 CDAC：二进制权重支路 3–4

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_cdac | 端口：clks, clkb, dctrl5, dctrl4, dctrl3, dctrl2, dctrl1, vss, vdd, vin, vrefn, vrefp, vtop
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 8/17 CDAC：二进制权重支路 5–5


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_cdac | 端口：clks, clkb, dctrl5, dctrl4, dctrl3, dctrl2, dctrl1, vss, vdd, vin, vrefn, vrefp, vtop
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 9/17 自举采样开关及保护器件 1/2


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_sample | 端口：clk, clkb, vin, vout, vdd, vss
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 10/17 自举采样开关及保护器件 2/2


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_sample | 端口：clk, clkb, vin, vout, vdd, vss
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 11/17 HD异步序列、判决与EOC寄存器 1/7


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_logic | 端口：clkc, cmpck, dcmpn, dcmpp, dctrln5, dctrln4, dctrln3, dctrln2, dctrln1, dctrlp5, dctrlp4, dctrlp3, dctrlp2, dctrlp1, do5, do4, do3, do2, do1, do0, vss, vdd
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 12/17 HD异步序列、判决与EOC寄存器 2/7


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_logic | 端口：clkc, cmpck, dcmpn, dcmpp, dctrln5, dctrln4, dctrln3, dctrln2, dctrln1, dctrlp5, dctrlp4, dctrlp3, dctrlp2, dctrlp1, do5, do4, do3, do2, do1, do0, vss, vdd
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 13/17 HD异步序列、判决与EOC寄存器 3/7


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_logic | 端口：clkc, cmpck, dcmpn, dcmpp, dctrln5, dctrln4, dctrln3, dctrln2, dctrln1, dctrlp5, dctrlp4, dctrlp3, dctrlp2, dctrlp1, do5, do4, do3, do2, do1, do0, vss, vdd
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 14/17 HD异步序列、判决与EOC寄存器 4/7


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_logic | 端口：clkc, cmpck, dcmpn, dcmpp, dctrln5, dctrln4, dctrln3, dctrln2, dctrln1, dctrlp5, dctrlp4, dctrlp3, dctrlp2, dctrlp1, do5, do4, do3, do2, do1, do0, vss, vdd
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 15/17 HD异步序列、判决与EOC寄存器 5/7


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_logic | 端口：clkc, cmpck, dcmpn, dcmpp, dctrln5, dctrln4, dctrln3, dctrln2, dctrln1, dctrlp5, dctrlp4, dctrlp3, dctrlp2, dctrlp1, do5, do4, do3, do2, do1, do0, vss, vdd
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 16/17 HD异步序列、判决与EOC寄存器 6/7


晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_logic | 端口：clkc, cmpck, dcmpn, dcmpp, dctrln5, dctrln4, dctrln3, dctrln2, dctrln1, dctrlp5, dctrlp4, dctrlp3, dctrlp2, dctrlp1, do5, do4, do3, do2, do1, do0, vss, vdd
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

42 · 17/17 HD异步序列、判决与EOC寄存器 7/7

晶体管 / 标准单元连接图 | MOS单位 W/L（um），m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_logic | 端口：clkc, cmpck, dcmpn, dcmpp, dctrln5, dctrln4, dctrln3, dctrln2, dctrln1, dctrlp5, dctrlp4, dctrlp3, dctrlp2, dctrlp1, do5, do4, do3, do2, do1, do0, vss, vdd
同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。
数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。