


43 · 1/3 电流镜与共栅偏置复制

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

50uA外部参考；MIN电流目标3mA，偏置复制支路目标0.3mA。



子电路 : inductive_lna | 端口 : vss, iref, vdd, rfin, rfout


同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

43 · 2/3 输入、共栅、源退化与输出匹配

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

每个完整spiral均r=60um/n=3.5；并联/串联实例逐一保留。



子电路 : inductive_lna | 端口 : vss, iref, vdd, rfin, rfout




同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

43 · 3/3 输入耦合及两组完整去耦电容

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs

输入耦合5.4pF、iref去耦5.4pF、vcas去耦3.6pF；各单位30×30um。



子电路 : inductive_lna | 端口 : vss, iref, vdd, rfin, rfout

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。