


46 · 1/6 500Ω电阻梯与七个0.3pF参考滤波

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路 : flash_adc_3bit | 端口 : vss, vdd, vrefn, vrefp, clk, vin, b2, b1, b0

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

46 · 2/6 七路StrongARM比较器完整接口

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs










子电路 : flash_adc_3bit | 端口 : vss, vdd, vrefn, vrefp, clk, vin, b2, b1, b0

同一子电路内同名网络跨页相连 ; 实心点为连接 , 交叉无点不连接 ; 紫色为实际体端 / 井端。

数字HD保持原厂单元 ; 模拟子电路附展开分图 ; 原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

46 · 3/6 七路HD交叉NAND决策保持

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路 : flash_adc_3bit | 端口 : vss, vdd, vrefn, vrefp, clk, vin, b2, b1, b0

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

46 · 4/6 全部HD温度计码至三位编码

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs








子电路 : flash_adc_3bit | 端口 : vss, vdd, vrefn, vrefp, clk, vin, b2, b1, b0

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 并端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源工艺符号和几何参数。外部测试负载不属于DUT。

46 · 5/6 fa_comp : 动态比较与四路预充晶体管

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs




子电路 : fa_comp | 端口 : clk, vinp, vinn, outp, outn, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。

46 · 6/6 fa_sr : 两个原厂NAND的实际反馈

晶体管 / 标准单元连接图 | MOS单位 W/L (um) , m 为并联倍数 | 参数读取最终 circuit.scs



子电路 : fa_sr | 端口 : sn, rn, q, qb, vdd, vss

同一子电路内同名网络跨页相连；实心点为连接，交叉无点不连接；紫色为实际体端 / 井端。

数字HD保持原厂单元；模拟子电路附展开分图；原厂无源用工艺符号和几何参数。外部测试负载不属于DUT。