
48 · 1/13 顶层：差分采样阵列、比较器与采样时钟

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_adc_dist_async | 接口：clks, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 2/13 顶层：异步控制器完整接口

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_adc_dist_async | 接口：clks, dout3, dout2, dout1, dout0, vss, vdd, vinn, vinp, vrefn, vrefp

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 3/13 比较器：输入对、尾管与交叉再生

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_cmp | 接口：clk, outn, outp, vss, vdd, vinn, vinp

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 4/13 比较器：四节点复位与输出缓冲

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_cmp | 接口：clk, outn, outp, vss, vdd, vinn, vinp

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 5/13 CDAC：采样接口与顶板寄生补偿电容

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_cdac | 接口：clks, clkb, dctrl3, dctrl2, dctrl1, vss, vdd, vin, vrefn, vrefp, vtop

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 6/13 CDAC：二进制权重支路 1–2

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_cdac | 接口：clks, clkb, dctrl3, dctrl2, dctrl1, vss, vdd, vin, vrefn, vrefp, vtop

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 7/13 CDAC：二进制权重支路 3–3

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_cdac | 接口：clks, clkb, dctrl3, dctrl2, dctrl1, vss, vdd, vin, vrefn, vrefp, vtop

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 8/13 互补传输门：差分两侧共用此完整定义

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_sample | 接口：clk, clkb, vin, vout, vdd, vss

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 9/13 HD异步序列、判决与EOC寄存器 1/5

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_logic | 接口：clkc, cmpck, dcmpn, dcmpp, dctrln3, dctrln2, dctrln1, dctrlp3, dctrlp2, dctrlp1, din3, din2, din1, din0, vss, vdd

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 10/13 HD异步序列、判决与EOC寄存器 2/5

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_logic | 接口：clkc, cmpck, dcmpn, dcmpp, dctrln3, dctrln2, dctrln1, dctrlp3, dctrlp2, dctrlp1, din3, din2, din1, din0, vss, vdd

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 11/13 HD异步序列、判决与EOC寄存器 3/5

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs




子电路：sar_logic | 接口：clkc, cmpck, dcmpn, dcmpp, dctrln3, dctrln2, dctrln1, dctrlp3, dctrlp2, dctrlp1, din3, din2, din1, din0, vss, vdd

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 12/13 HD异步序列、判决与EOC寄存器 4/5

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_logic | 接口：clkc, cmpck, dcmpn, dcmpp, dctrln3, dctrln2, dctrln1, dctrlp3, dctrlp2, dctrlp1, din3, din2, din1, din0, vss, vdd

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。

48 · 13/13 HD异步序列、判决与EOC寄存器 5/5

晶体管 / 标准单元连接图 | MOS单位 W/L（um） ，m 为并联倍数 | 参数读取最终 circuit.scs



子电路：sar_logic | 接口：clkc, cmpck, dcmpn, dcmpp, dctrln3, dctrln2, dctrln1, dctrlp3, dctrlp2, dctrlp1, din3, din2, din1, din0, vss, vdd

同一子电路内所有网格拥有匹配；至心点为连接，交叉无点不连接；至色为实际体现 / 并属。

数字HDK时用广单元；模拟子电路则展开分图；因广无源网工艺符号和几何参数，外部测试自相不属于DUT。