Trabajo Práctico - Organización de las computadoras

Simulación del RISC-V

Vamos a desglosar el trabajo en 5 etapas

Etapa 1: Creación de los módulos Etapa 2: Conexión de los módulos Etapa 3: Modificaciones tipo I - tipo J


Etapa 4: Diseño del rv32i Etapa 5: Chequeo del procesador

Etapa 1

CREAMOS LOS SIGUIENTES CIRCUITOS CORRESPONDIENTES AL RISC-V:


- PC (Registro contador de programa)
- **IM** (Memoria de instrucciones)
- BR (Banco de registros)
- DM (Memoria de datos)
- SE (Extensión de signo)
- ALU (Unidad aritmético lógica)
- Adder (Unidad aritmetico logica suma)
- Mux2x1 (Multiplexor 2x1)
- **UC** (Unidad de control)
- mainDeco (Decodificador Principal)
- aluDeco (Decodificador de ALU)

Estructura de los circuitos




Etapa 2 - Conexión de los módulos

Unidad de control



RV32I



Etapa 3 - Modificaciones para las instrucciones tipo I y tipo J

En mainDeco modificamos la tabla

Antes:

ор	Instruct.	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp
3	lw	1	00	1	0	01	0	00
35	sw	0	01	1	1	XX	0	00
51	R-type	1	XX	0	0	00	0	10
99	beq	0	10	0	0	XX	1	01

Después:

ор	Instruct.	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp	Jump
3	lw	1	00	1	0	01	0	00	0
35	sw	0	01	1	1	XX	0	00	0
51	R-type	1	XX	0	0	00	0	10	0
99	beq	0	10	0	0	XX	1	01	0
19	I-type	1	00	1	0	00	0	10	0
111	jal	1	11	Х	0	10	0	XX	1

Etapa 3 - Modificaciones para las instrucciones tipo I y tipo J

En la extensión de signo modificamos la tabla

Antes:

ImmSrc[1:0]	ImmExt	Instruction Type
00	{{20{instr[31]}}, instr[31:20]}	I-Type
01	{{20{instr[31]}}, instr[31:25], instr[11:7]}	S-Type
10	{{19{instr[31]}}, instr[31], instr[7], instr[30:25], instr[11:8], 1'b0}	B-Type

Después:


ImmSrc[1:0]	ImmExt	Instruction Type
00	{{20{instr[31]}}, instr[31:20]}	I-Type
01	{{20{instr[31]}}, instr[31:25], instr[11:7]}	S-Type
10	{{19{instr[31]}}, instr[31], instr[7], instr[30:25], instr[11:8], 1'b0}	B-Type
11	{{12{instr[31]}}, instr[19:12], instr[20], instr[30:21], 1'b0}	J-Type

En la unidad de control se modificó la forma de calcular PCSrc

Antes:

Zero **PCSrc** Branch ResultSrc_{1:0} MemWrite Main Decoder $Op_{6:0}$ **ALUSrc** ImmSrc_{1:0} RegWrite ALUOp_{1:0} ALU ALUControl_{2:0} funct32:0 Decoder funct7₅

Después:




Etapa 4- Diseño del rv32i


A medida que se desarrollaron las distintas guías prácticas y se fueron siguiendo las presentaciones propuestas, se fue modelando un diseño de procesador propio con todas las conexiones.


Datapath (Camino de datos) [31:0]pc [31:0]WriteData [31:0]ALUResult zero ResultSrc ALU [31:0]ALUResult RegWrite [31:0]RD1 [31:0]RD1 rd1 [31:0]ALUResult [31:0]ReadData result [19:15]instruccion [31:0]RD2 [31:0]SrcB [24:20]instruccion [31:0]PCPlus4 [31:0]pc [31:0]pcNext [11:7]instruccion Mux3x1 [31:0]pcNext pcNext [31:0]PCTarget PC [31:0]Result Mux2x1 BR [31:0]Result [31:0]immExt [31:0]pc [31:0]pc [31:0]immExt Adder [31:0]cuatro [31:7]instruccion inmExt -[31:0]immExt Adder [1:0]ImmSrc [31:0]PCTarget [31:0]instruccion ALUSrc RegWrite [31:0]ReadData ResultSrc PCSrc [2:0]ALUControl [1:0]ImmSrc


Memory



Unidad de control








Etapa 5 - Prueba del procesador

Primero vemos que el clk, el rst y las instrucciones se van ejecutando y cambiando correctamente según el archivo .hex generado




El pc representa el contador de programa, este avanza de 4 en 4 o se determina por las instrucciones de salto.

Valores de los registros

Para comprender el correcto funcionamiento del risc-v es necesario comprender los valores por los cuales están representados los registros, en el cual se observa por ejemplo, to-5 t1-6 t2-7...


Name	Number
zero	0
ra	1
sp	2
ab	3
tp	4
t0	5
tl	6
t2	7
s 0	8
sl	9
a0	10
al	11
a2	12
a3	13
a4	14
a5	15
a6	16
a7	17
s2	18
s 3	19
s4	20
s5	21
s 6	22
s7	23
s 8	24
s 9	25
s10	26
sll	27
t3	28
t4	29
t5	30
t6	31




- ALUControl (aluDeco) = ALUControl (UC) = 000 indica la suma
- **srcA** (ALU) = Valor que toma para la suma (o para los tres addi)
- srcB (ALU) = Valor que toma para la suma
- a3 (BR) = Dirección de registro a escribir en este caso los registros 8,9 y 16

```
# Operaciones lógicas, aritméticas y slt
or t0, s0, s1  # c = 3
and t1, s0, s1  # d = 1
add t2, s0, s1  # e = 4
sub t3, s0, s1  # f = 2
sub t4, s1, s0  # g = 0xfffffffe = -2
slt t5, s0, s1  # h = 0
slt t6, s1, s0  # i = 1
slt t6, s1, t4  # j = 0
```

Equivalencias entre nombres de registros:







- OR: 011 AND: 010 ADD: 000 SUB:001 SLT: 101
- srcA (ALU) = Valor que toma para las operaciones
- **srcB** (ALU) = Valor que toma para las operaciones
- a1 = Dirección de registro a leer en rd1
- a2 = Dirección de registro a leer en rd2
- a3 = Dirección de registro donde se escribe wd
- result = e1 = salMux = wd = resultado de la operación

```
# Un ciclo while usando beg y j
# Inicializo 3 variables
\# s2 = 0x10 cte para comparar (16)
                             # var = 1, variable de trabajo
    addi t0, zero, 1
    addi t1, zero, 0
                             # cuenta = 0, un contador
while:
        t0, s2, sal1
                             # Si var == cte, sale del while
        t0, t0, t0
                             # var = var + var
    addi t1, t1, 1
                             # cuenta = cuenta + 1
         while
```


Equivalencias entre nombres de registros:

- ALUControl (aluDeco) = ALUControl (UC) = OR: 011 AND: 010 ADD: 000 SUB:001 SLT: 101
- **srcA** (ALU) = Valor que toma para las operaciones **srcB** (ALU) = Valor que toma para las operaciones
- a1 = Dirección de registro a leer en rd1
 a2 = Dirección de registro a leer en rd2
- a3 = Dirección de registro donde se escribe wd result = e1 = salMux = wd =
- resultado de la operación
- op = indica que tipo de instrucción se va a realizar (destacamos la 99 branch y 111 jump)
- branch = bandera que se activa cuando se ejecuta una operación beq
- zero = bandera que determina cuando el resultado de la ALU es o jump =bandera que se activa cuando se ejecuta una operación de salto
- pcSrc = selector de siguiente valor de PC







Captura que muestra el final del while



```
sall:
# Al finalizar el ciclo, var debe quedar en 0x10 y cuenta en 4
# Ciclo for
# Inicializo 3 variables
# $t0 = i, $s1 = var
                            # var = 0, $s0
    add sl, zero, zero
    #add $s0, $0, 3
                             # cte = 3, $s1
    addi t0, zero, 0
                            # indice = 0, $t0
   addi t1, zero, 10
                            # veces = 10, $t1
for:
                             # Si indice == veces, branch a sal2
   beq t0, t1, sal2
        s1, s1, s0
                             # var = var + cte
                             # incremento indice
    addi t0, t0, 1
         for
```


En las imágenes se puede ver el funcionamiento del bucle for:





```
sal2:
# Al finalizar el ciclo, var debe quedar en 30 (0x1e) y indice en 10 (0xa)

# Almacenamiento (escritura) con sw
sw s0, 0(zero) # Guarda s0 en registro 0
sw s1, 4(zero) # Guarda s1 en registro 4
sw s2, 8(zero) # Guarda s2 en registro 8
```




- ALUControl (aluDeco) = ALUControl(UC)= 000 (suma para lw sw)
- **op** = indica que tipo de instrucción se va a realizar (35 store)
- srcA (ALU) = rd1 = Valor que toma para las operaciones
- srcB (ALU) = e2 = immExt = Valor que toma para las operaciones
- a1 (BR) = Dirección de registro a leer en rd1
- a2 (BR) = Dirección de registro a leer en rd2
- e2 = immExt = valor a sumar a la dirección del registro
- result (ALU) = resultado de la suma entre registro e inmediato
- addressDM(DM) = dirección a guardar el dato en DM
- wd = indica que dato se escribirá en DM
- we(DM) = memWrite(UC) = bandera que se activa para habilitar escritura

```
# Carga (lectura) con lw

lw t0, 0(zero) # Carga el valor de registro 0 en t0

lw t1, 4(zero) # Carga el valor de registro 4 en t1

lw t2, 8(zero) # Carga el valor de registro 8 en t2
```



- ALUControl (aluDeco) = ALUControl (UC) = 000 (suma para lw sw)
- **op** = indica que tipo de instrucción se va a realizar (3 load word)
- srcA (ALU) = rd1 = Valor que toma para las operaciones
- srcB (ALU) = e2 = immExt = Valor que toma para las operaciones
- a1 (BR) = Dirección de registro a leer en rd1
- e2 = immExt = valor a sumar a la dirección del registro
- result (ALU) = resultado de la suma entre registro e inmediato
- addressDM(DM) = dirección a leer el dato de DM
- wd (BR) = indica que dato se escribirá en BR
- a3 (BR) = indica la dirección del BR donde se escribirá el dato
- we(BR) = regWrite(UC) = bandera que se activa para habilitar escritura
- rd (DM) = valor leído de DM