

## Guía Práctica 1 - Risc-V en Verilog

**Importante:** De cada circuito es necesario diseñar su correspondiente banco de pruebas para detectar y corregir errores qué de otro modo serán difíciles de identificar en etapas posteriores de su aplicación. Se sugiere probar intensivamente las entradas posibles verificando las correspondientes salidas. Además, el banco de pruebas debe crearse y ejecutarse antes de pasar al siguiente desarrollo de circuito.

### Parte 1:

Empezaremos por diseñar en verilog los circuitos correspondientes al risc-V que mantienen el estado del sistema. En todos los circuitos se sugiere usar un parámetro (width N=32) para el ancho de las direcciones.

#### 1. Registro Contador de programa.

El mismo es un registro de 32 bits de biestable tipo D.

Nombre: PC

Entradas: clk, pcNext(32).

Salidas: pc(32).

#### 2. Memoria de Instrucciones.

El mismo es un arreglo de 32 registros de 32 bits.

Nombre: IM

Entradas: adresIM(5).

Salidas: inst(32).

#### 3. Banco de Registros.

El mismo es un arreglo de 32 registros de 32 bits con:

Nombre: BR

Entradas: clk, a1(5), a2(5), a3(5), wd3(32), we.

Salidas: rd1(32), rd2(32).

#### 4. Memoria de Datos.

El mismo es un arreglo de 32 registros de 32 bits con:

Nombre: DM

Entradas: clk, adresDM(5), wd(32), we.

Salidas: rd(32).

---

**Parte 2:**

Continuaremos por diseñar en verilog los circuitos que resulten auxiliares para el camino de datos.

**5. Extensión de Signo**

El mismo es un dispositivo que extiende el bit de signo para operar con la ALU, ver figura:

Nombre: SE

Entradas: inm(25) src(2).

- Interiores ii0(31:20), is1(31:25, 11:7), ib2(31, 30:25, 11:8, 7), iu3(31:12) iJ4(31, 30:21, 20, 12:19)

Salidas: inmExt(32).

imm[11:0]			rs1	funct3	rd	opcode	Tipo I		
imm[11:5]		rs2		rs1	funct3	imm[4:0]	opcode	Tipo S	
imm[12]	imm[10:5]	rs2		rs1	funct3	imm[4:1]	imm[11]	opcode	Tipo B
imm[31:12]						rd	opcode	Tipo U	
imm[20]	imm[10:1]		imm[11]	imm[19:12]		rd	opcode	Tipo J	

**6. Unidad Aritmetico Logica**

El mismo es dispositivo que: suma, resta por C2, AND, OR, SLT. a continuación su tabla de verdad.

ALUControl <sub>2:0</sub>	Function
000	add
001	subtract
010	and
011	or
101	SLT

Nombre: ALU

Entradas: srcA(32), srcB(32), ALUControl(3).

Salidas: result(32).

**7. Unidad Aritmético Lógica**

El mismo es dispositivo que suma

Nombre: Adder

Entradas: op1(32), op2(32).

Salidas: res(32).

**8. Multiplexor 2x1**

El mismo es multiplexor 2x1 de 32 bits

Nombre: Mux2x1

Entradas: e1(32), e2(32) sel.

Salidas: selMux(32).

**Parte 3:**

Continuaremos por diseñar en verilog los circuitos de la unidad de control.

**9. Unidad de Control**

El mismo es la unidad que controla el camino de datos y contendrá dos módulos: el Decodificador principal y el Decodificador de ALU.

Nombre: UC

Entradas: f7, f3(2:0), op(6:0), zero.


Salidas: salUC(0:9) {pcSrc, resSrc, memWrite, ALUcontrol(2:0), aluSrc, inmSrc(1:0), regWrite ...

**10. Decodificador Principal**

El mismo es la unidad que decodifica el tipo de instrucción para generar el camino de datos.

A continuación definimos su tabla de verdad.

op	Instruct	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp
3	<b>lw</b>	1	00	1	0	1	0	00
35	<b>sw</b>	0	01	1	1	X	0	00
51	<b>R-type</b>	1	XX	0	0	0	0	10
99	<b>beq</b>	0	10	0	0	X	1	01



Nombre: mainDeco

Entradas: op(6:0).


Salidas: branch, resSrc(1:0), memWrite, aluSrc, inmSrc(1:0), regWrite, aluOp(1:0)

**11. Decodificador de ALU**

El mismo es la unidad que decodifica el tipo de operación para generar el control de la ALU.

A continuación definimos su tabla de verdad.

<i>ALUOp</i>	<i>funct3</i>	<i>op<sub>5</sub></i> , <i>funct7<sub>5</sub></i>	Instruction	<i>ALUControl<sub>2:0</sub></i>
00	x	x	<b>lw, sw</b>	000 (add)
01	x	x	<b>beq</b>	001 (subtract)
10	000	00, 01, 10	<b>add</b>	000 (add)
	000	11	<b>sub</b>	001 (subtract)
	010	x	<b>slt</b>	101 (set less than)
	110	x	<b>or</b>	011 (or)
	111	x	<b>and</b>	010 (and)



Nombre: aluDeco

Entradas: op(5), f7, f3(2:0), aluOp(1:0)

Salidas: aluControl(2:0)