



GOBIERNO DE LA CIUDAD DE BUENOS AIRES

Instituto de Formación Técnica Superior N° 11

"2024 – Año de la Defensa de la Vida, la Libertad y la Propiedad"

| | |
|--|---|
| Materia Lógica Computacional | Año 2024 – 2° cuatrimestre |
| Régimen Cuatrimestral | Carga horaria semanal 6 horas |
| Docente Misael Alexander Cudek Maceiras | |

FUNDAMENTACIÓN

El propósito de esta materia es que los estudiantes adquieran las habilidades para entender las bases del lenguaje natural y formalizar, mediante el mismo, la representación de diferentes argumentos; conocer las distintas estrategias de formalización y deducción en la lógica proposicional; adentrarse en la semántica de la misma y en las principales aplicaciones de esta lógica, como son los circuitos lógicos. Así mismo entendiendo la lógica de predicados tanto para el cálculo de deducción natural como para las estrategias de formalización y deducción.

OBJETIVOS

- Que el alumno comprenda los elementos que describen y componen una computadora y su funcionamiento, entre ellos:
 - Que conozcan la evolución de los sistemas de cómputos.
 - Que puedan explicar Conceptos de Software
 - Que puedan explicar Conceptos de Hardware
 - Que puedan explicar Conceptos de E/S e Interrupciones.
 - Que puedan explicar un esquema y visión sistémica de la computadora.
 - Que se usen el sistema binario, como sistema de numeración de las computadoras y reconozcan las limitaciones que impone para un sistema de computo.
 - Que comprendan cómo se representan los datos en una computadora.



GOBIERNO DE LA CIUDAD DE BUENOS AIRES

Instituto de Formación Técnica Superior N° 11

"2024 – Año de la Defensa de la Vida, la Libertad y la Propiedad"

- Que comprendan la forma de trabajo de las unidades centrales de procesamiento.
- Que puedan describir el concepto de ciclo de instrucción.
- Que puedan explicar y analizar la jerarquía de memoria y de los distintos tipos de memorias.
- Que puedan explicar y analizar conceptos de proceso, rutina, subrutina.
- Que puedan explicar la representación de diferentes argumentos.
- Que puedan usar distintas estrategias de formalización y deducción en la lógica proposicional.
- Que puedan usar estrategias de formalización y deducción.

CONTENIDOS

UNIDADES TEMÁTICAS

UNIDAD 1 Introducción. Esquema básico de una PC (hardware). Esquema básico de software, software de S.O, software de aplicación. Organización y Arquitectura. Introducción al álgebra de Boole. Compuertas. Multiplexores, Demultiplexores, Codificadores, Decodificadores.

UNIDAD 2 Sistemas Numéricos. Sistemas numéricos de notación posicional, Sistemas Numéricos Binario, Octal y Hexadecimal. Utilidad de los sistemas Octal y Hexadecimal. Conversión de números enteros y fraccionarios. Ejercicios de sistemas de numeración.

UNIDAD 3 Aritmética binaria Operaciones fundamentales en binario. Complemento de un número. Representación de números negativos, bit de signo, Ca1 y Ca2. Operaciones fundamentales en binario y hexadecimal. Cuestiones de validación de las operaciones aritméticas en Ca2.

UNIDAD 4 Representación de datos en la computadora Almacenamiento de información. Tipos de datos. Representación de números enteros. Representación de números de punto flotante. Códigos para representar caracteres alfanuméricos. Códigos correctores de errores.

UNIDAD 5 Estructura del procesador. Relación entre el software y el hardware. ALU. Unidad de control. Registros del Procesador. Ciclo de



GOBIERNO DE LA CIUDAD DE BUENOS AIRES
Instituto de Formación Técnica Superior N° 11

"2024 – Año de la Defensa de la Vida, la Libertad y la Propiedad"

Instrucciones. Instrucciones. Modos de Direcccionamiento. Concepto de Interrupción.

UNIDAD 6

Memorias Clasificación de Memorias. Memorias estáticas y dinámicas. Jerarquía de Memorias. Memorias caché. Memoria Principal. Memoria Externa. Almacenamiento magnético. Almacenamiento óptico.

UNIDAD 7

Registros , circuitos lógicos secuenciales , memorias. Clock.

UNIDAD 8

La interacción entre RAM ROM mapa de memoria , de puertos y el funcionamiento a traves de los buses.

UNIDAD 9

Segmentación, Paginación de memoria, descriptores de segmento, interrupciones y excepciones. Introducción a las llamadas a sistema GNU/Linux.

BIBLIOGRAFÍA

Título: Structured Computer Organization Autores: Tanenbaum, Andrew S. y Austin, Todd Editorial: Prentice Hall Sixth Edition (2012) ,Obligatoria.

Lykeion, H. [@HackerLykeion]. (s/f). Arquitectura y lógica de computadoras. Youtube. Recuperado el 2 de marzo de 2023, de



GOBIERNO DE LA CIUDAD DE BUENOS AIRES
Instituto de Formación Técnica Superior N° 11

"2024 – Año de la Defensa de la Vida, la Libertad y la Propiedad"

<http://www.youtube.com/playlist?list=PL4LXesmQ32Ndnk5OAgcHgnUTNfx15hZqK> ,Obligatoria.

Lykeion, H. [@HackerLykeion]. (s/f-b). Sistemas de numeración. Youtube.

Recuperado el 2 de marzo de 2023, de

<http://www.youtube.com/playlist?list=PL4LXesmQ32NdakgV5gHC53HUM3-Z5B30z> ,Obligatoria.

Lykeion, H. [@HackerLykeion]. (s/f). Cómo funciona un microprocesador. Youtube.

Recuperado el 2 de marzo de 2023, de

<http://www.youtube.com/playlist?list=PL4LXesmQ32NcWSmG7mnPHgWzSEKNcSdVW> ,Obligatoria.

Título: Arquitectura de Computadoras Autor: Quiroga,

Patricia Editorial: Alfaomega Primera Edición (Año 2010) ,Ampliatoria.

Título: Organización y Arquitectura de Computadoras Autor:

Stallings, William Editorial: Prentice Hall Séptima Edición (Año

2006) ,Ampliatoria.



GOBIERNO DE LA CIUDAD DE BUENOS AIRES

Instituto de Formación Técnica Superior N° 11

"2024 – Año de la Defensa de la Vida, la Libertad y la Propiedad"

FORMAS Y CRITERIOS DE EVALUACIÓN

Se llevará a cabo un sistema de evaluación continua, de procesos y de productos, destinadas a optimizar el aprendizaje, teniendo en cuenta, asimismo, las capacidades previas de cada estudiante.

Modos de aprobación:

El estudiante que obtenga una nota mayor o igual a 7 en las dos instancias de evaluación certificativa parcial aprobará por **promoción directa (la aprobación de la evaluación en recuperatorio en cualquiera de las 2 instancias inhabilita la promoción directa)**.

Si en uno de los parciales su nota fue menor a 4, podrá **recuperar** los contenidos de este, y si lo aprueba con 7 o más, podrá rendir el **examen final integrador** para aprobar la materia.

Si las dos notas parciales son iguales o mayores a 4 y menores a 7, podrán rendir el **examen final integrador**, que se aprueba con una calificación igual o mayor a 4.

METODOLOGÍA DE ENSEÑANZA Y APRENDIZAJE

Las clases se dictarán en forma virtual, mediante la aplicación Meet.

Habrán 2 instancias de evaluación parcial, de forma presencial e individual y una oportunidad de recuperación virtual para cada examen, la aprobación en recuperatorio elimina la promoción directa.

Durante las clases virtuales sincrónicas, se evaluará de forma continua a los estudiantes tanto de forma individual como grupal.

Todo el material de consulta y/o enlaces a las fuentes de sitios web recomendados serán subidos al aula virtual.



GOBIERNO DE LA CIUDAD DE BUENOS AIRES

Instituto de Formación Técnica Superior N° 11

"2024 – Año de la Defensa de la Vida, la Libertad y la Propiedad"

CRONOGRAMA DE CLASES

| | | | | |
|---|------|--|--|-----|
| 1 | 16/8 | Elementos de lógica. Lógica proposicional, conectivos lógicos. Formas normales: conjuntiva y disyuntiva | Partes PC bit byte Interfaz Grafica Terminal Binarias o Lógicas? Compuerta AND tabla de verdad diagrama Compuerta OR tabla de verdad diagrama Compuerta NOT tabla de verdad diagrama Compuerta NAND tabla de verdad diagrama Compuerta NOR tabla de verdad diagrama Compuerta XOR tabla de verdad diagrama Compuerta NXOR tabla de verdad diagrama | 1 |
| 2 | 23/8 | Enunciados y conectivas. Funciones de verdad y tablas de verdad. Argumentación y validez. Lógica de Enunciados. Reglas de manipulación y sustitución. Formas normales. Conjuntos adecuados de conectivas | Tabla de verdad Diagrama de Compuertas a Tabla de Verdad ejemplo 1 Diagrama de Compuertas a Tabla de Verdad ejemplo 2 Intro algebra de Boole Desarrollo de Ejercitacion en clase | 2;3 |



GOBIERNO DE LA CIUDAD DE BUENOS AIRES

Instituto de Formación Técnica Superior N° 11

"2024 – Año de la Defensa de la Vida, la Libertad y la Propiedad"

| | | | | |
|---|------|---|--|-----|
| 3 | 30/8 | Validez. Adquisición del conocimiento, forma del conocimiento, uso del conocimiento, límites del conocimiento. Intratabilidad e inexpressividad Lógica de predicados, cuantificadores: Universal y existencial. | Reglas Algebra de boole Relación entre lógica y matemática Variables Bivaluadas Conmutativa Idempotencia Elemento Neutro Negación o Complemento Dualidad Asociativa Distributiva Absorción Simplificación Ley de Morgan Diagrama de Compuertas a Álgebra de BOOLE Algebra de Boole a Diagrama de compuertas Resolucion de ejercicios | 4 |
| 4 | 6/9 | Limitaciones de la lógica de predicados. Lenguajes de primer orden. Interpretaciones Satisfacción y verdad. El sistema formal. | Álgebra de Boole a Tabla de Verdad Salida de AND Álgebra de Boole a Tabla de Verdad Salida de OR Síntesis circuitos Tabla de Verdad a Álgebra de Boole Intro Tabla de Verdad a Álgebra de Boole Producto de Sumas Tabla de Verdad a Álgebra de Boole Suma de Productos Expresiones Canónicas Suma de Productos Expresiones Canónicas Producto de Sumas De tabla de verdad a diagrama de compuertas buscando '1' De tabla de verdad a diagrama de compuertas buscando '0' DUAL a Partir de Una Tabla Resolucion de Ejercicios | 4;5 |



GOBIERNO DE LA CIUDAD DE BUENOS AIRES

Instituto de Formación Técnica Superior N° 11

"2024 – Año de la Defensa de la Vida, la Libertad y la Propiedad"

| | | | | |
|----|-------|---|---|-------|
| 5 | 13/9 | Limitaciones de la lógica de predicados. Lenguajes de primer orden. I nterpretaciones Satisfacción y verdad. El sistema formal. | Atencion: Parte del contenido de esta clase es bajo la modalidad AULA INVERTIDA Qué son? Para qué sirven? Contando con Tablas De cualquier Base a Decimal De Decimal a cualquier Base Cambio de Base, numeros fraccionarios Como realiza operaciones aritméticas un CPU ? Signo y Magnitud Complemento a 1 Ca1 Complemento a 2 Ca2 Comparador de 1 bit Sumador de 1 bit | 5 |
| 6 | 20/9 | Limitaciones de la lógica de predicados. Lenguajes de primer orden. I nterpretaciones Satisfacción y verdad. El sistema formal. | Intro Codificadores Decodificadores Multiplexores y Demultiple Decodificadores Codificadores Multiplexores Demultiplexores | 5 |
| 7 | 27/9 | Limitaciones de la lógica de predicados. Lenguajes de primer orden. I nterpretaciones Satisfacción y verdad. El sistema formal. | Atencion: Todo del contenido de esta clase es bajo la modalidad AULA INVERTIDA En la clase solo se realizara ejercitacion Unidad Aritmético Lógica ALU 1 bit Buses de un microprocesador y maxima ram direccionable | 5;6 |
| 8 | 4/10 | 1er Parcial | Presencial | 1 a 6 |
| 9 | 11/10 | Logica Secuencial | Intro a Lógica Secuencial Circuitos Lógicos Secuenciales Intro FLIP FLOP Flip Flop SR Flip Flop D Flip Flop T Flip Flop JK Resolucion ejercicios | 7;8 |
| 10 | 18/10 | Registros - | Registros de Desplazamiento | 8;9 |



GOBIERNO DE LA CIUDAD DE BUENOS AIRES

Instituto de Formación Técnica Superior N° 11

"2024 – Año de la Defensa de la Vida, la Libertad y la Propiedad"

| | | Funcionamiento CPU | Resolucion ejercicios | |
|----|-------|---|--|---------|
| 11 | 25/10 | Funcionamiento de un programa en el CPU | Contador Ascendente 4 bits Como funciona un Microprocesador por dentro Resolucion de ejercicios | 8,9 |
| 12 | 1/11 | Funcionamiento de un programa en el CPU | El manual de Intel Modos de operacion de un Microprocesador Intel Registros del microprocesador Intel Registros del microprocesador Intel 2 Instrucciones add sub imul idiv Resolucion ejercicios | 6,7,8,9 |
| 13 | 8/11 | Funcionamiento de un programa en el CPU | Llamado a funciones intruccion call ret Instrucciones salto condicional je jne // jz jnz Como arranca la PC | 6 a 9 |
| 14 | 15/11 | 2do parcial | Presencial | 6 a 9 |
| 15 | 22/11 | Recuperatorio 2° Parcial | Virtual Sincronico | 6 a 9 |
| 16 | 29/11 | Recuperatorio 1° Parcial | Virtual Sincronico | 1 a 5 |