Universidad de Antioquia
Departamento de Ingeniería Electrónica y Telecomunicaciones

Laboratorio de Diseño de Productos Electrónicos

Práctica 4

Diseño electrónico y captura esquemática

PCB integrada central y de comunicaciones del CubeSat UD34

Integrantes
Daniel Felipe Yépez Taimal
Santiago Cáceres Vásquez

Docente
Maria Katherine Plazas Olaya

Medellín, Colombia
23 de octubre de 2026

Índice

1. Introducción **4**

2. Objetivos **4**

2.1. Objetivo general 4

2.2. Objetivos específicos 4

3. Alcance y especificaciones de la tarjeta **4**

3.1. Alcance de la PCB integrada 4

3.2. Arquitectura funcional 5

3.3. Trazabilidad de requisitos aplicables 5

3.4. Revisión de especificaciones heredadas 6

3.5. Interfaces internas y externas de la PCB 7

3.6. Definición preliminar de conectores y señales 8

3.7. Contrato funcional de interfaces entre módulos 9

3.7.1. Alimentación y supervisión desde potencia 10

3.7.2. Contrato con el módulo de actitud 10

3.7.3. Niveles lógicos y adaptación 10

3.7.4. SPI interno de comunicaciones 11

3.7.5. Cámara alimentada externamente 11

3.7.6. Almacenamiento y mantenimiento 11

3.8. Asignación de buses y conectores de señales 11

3.8.1. Conexión al módulo de actitud 12

3.8.2. Conexión de telemetría al EPS 12

3.8.3. Conexiones que requieren dimensionamiento adicional 13

3.9. Adaptación de niveles de la UART de actitud 13

3.9.1. GPIO de habilitación y estados de arranque 14

3.9.2. Origen de los 1,8 V y presupuesto de alimentación 14

3.9.3. Conexiones completas del traductor 15

3.9.4. Contrato eléctrico del módulo externo 15

3.9.5. Cálculos y márgenes: resultados y límites 15

3.9.6. Referencias de soporte y protección 17

3.9.7. Paso al esquemático y criterio de cierre 17

3.10. Necesidades de procesamiento y memoria 18

3.11. Compatibilidad entre datos y comunicaciones . . . 19
3.11.1. Comprobación del presupuesto heredado . . . 19
3.11.2. Criterio adoptado para el nuevo presupuesto . . . 20
3.12. Alimentación y presupuesto de consumo . . . 20
3.12.1. Antecedentes y criterio de dimensionamiento . . . 20
3.12.2. Desacoplo y evaluación de la protección del computador . . . 21
3.12.3. Condiciones de arranque, reinicio y supervisión . . . 22
3.13. Espacio y condiciones de integración . . . 22
3.14. Registro inicial de cambios . . . 24

4. Selección de componentes 25
4.1. Cámara de referencia para el dimensionamiento de la tarjeta . . . 25
4.2. Computador de a bordo e interfaz de alimentación . . . 25
4.2.1. Recursos y compatibilidad de software . . . 25
4.2.2. Dimensionamiento de la rama de potencia . . . 26
4.2.3. Integración en la PCB . . . 26
4.3. Almacenamiento independiente de misión . . . 26
4.3.1. Escenario de retención y justificación de capacidad . . . 27
4.3.2. Interfaz y objetivo de escritura . . . 28
4.3.3. Alimentación e integridad de datos . . . 28

5. Selección del sistema de comunicaciones 28
5.1. Transceptor: Texas Instruments CC1120 . . . 28
5.2. Circuito implementado . . . 29
5.3. Interfaz con el computador y niveles lógicos . . . 29
5.4. Presupuesto de enlace preliminar . . . 30
5.5. Evaluación del transceptor y alternativas . . . 30

6. Restricciones para el diseño de la PCB 32
6.1. Cálculos de soporte . . . 32
6.2. Matriz única de restricciones . . . 32

7. Condiciones de fabricación 34

8. Incorporación de restricciones al esquemático 35

9. Organización jerárquica y estrategia de reutilización **35**

10.Revisión eléctrica y coherencia **36**

11.Riesgos, limitaciones y asuntos pendientes **37**

12.Conclusiones **38**

1. Introducción

El CubeSat UD34 se plantea como un sistema de formato 1U para adquirir imágenes multiespectrales de regiones cafeteras y transmitir información hacia una estación terrestre en Medellín. La práctica 3 estableció una arquitectura centralizada: un computador de a bordo coordina adquisición, almacenamiento, supervisión, comunicaciones y funciones de control de actitud [2].

La práctica 4 transforma esa arquitectura preliminar en un diseño electrónico detallado de la PCB asignada. Comprende especificaciones, componentes, dimensionamiento de circuitos, librerías, esquemáticos jerárquicos, restricciones, revisión eléctrica y costos. No exige implementar software de vuelo, enrutar la PCB ni generar archivos de fabricación [1].

La PCB integra el computador de a bordo, el almacenamiento y el subsistema de comunicaciones. El informe documenta sus funciones, sus interfaces internas y externas y las condiciones que sustentan el diseño electrónico. La integración requiere un presupuesto conjunto de alimentación, espacio y datos, así como compatibilidad eléctrica entre procesamiento y radiofrecuencia.

2. Objetivos

2.1. Objetivo general

Diseñar la PCB integrada central y de comunicaciones del CubeSat UD34, justificando la selección y el dimensionamiento de sus circuitos y verificando su correspondencia con los requisitos, las interfaces y las restricciones del sistema.

2.2. Objetivos específicos

- Definir las funciones de procesamiento, almacenamiento y comunicación de la PCB y sus conexiones con los demás subsistemas.
- Revisar las especificaciones heredadas, justificar sus modificaciones y mantener la trazabilidad de las decisiones de diseño.
- Establecer las necesidades de interfaces, procesamiento, almacenamiento, comunicación, alimentación y espacio.
- Definir las interfaces eléctricas y la asignación de contactos de los conectores de la tarjeta.
- Seleccionar y dimensionar los componentes y circuitos de la tarjeta con fundamento en sus condiciones de operación.
- Capturar y verificar el esquemático jerárquico en Altium mediante símbolos y huellas validados.
- Documentar las restricciones eléctricas y de fabricación, y estimar el costo de componentes para los lotes establecidos en la guía.
- Registrar los cambios respecto de la práctica 3 y sus efectos sobre el sistema.

3. Alcance y especificaciones de la tarjeta

3.1. Alcance de la PCB integrada

La PCB comprende el computador de a bordo, sus memorias de trabajo y programa, el almacenamiento de misión, el transceptor, los circuitos de radiofrecuencia y los elementos auxiliares de alimentación,

control y supervisión. Sus funciones son:

1. Coordinar los modos de espera, adquisición, almacenamiento, transmisión y recuperación mediante recursos de hardware disponibles para software futuro.
2. Configurar la cámara y recibir sus datos a través de una interfaz compatible con el dispositivo seleccionado.
3. Conservar imágenes, telemetría y eventos en almacenamiento no volátil.
4. Gestionar la comunicación bidireccional con tierra mediante el transceptor y los circuitos de RF, intercambiando datos, comandos y estados con el computador de a bordo.
5. Intercambiar telemetría y señales de control con la tarjeta de potencia.
6. Proporcionar interfaces para sensores y controladores del sistema de actitud, cuyas etapas de potencia se consideran externas a esta PCB.
7. Permitir programación y depuración del computador, así como reinicio y comprobación eléctrica de los bloques de la PCB.

Los límites externos de la PCB corresponden a la tarjeta de potencia, la cámara, los dispositivos de actitud y la antena. El cargador de baterías, los paneles solares, el diseño interno de la cámara y las etapas de potencia de actuadores pertenecen a esos subsistemas externos. La PCB incluye la conexión hacia antena y los circuitos de RF que requiera la solución de comunicaciones. La ubicación de sensores locales y circuitos de supervisión se determina según las necesidades de medición y las interfaces disponibles.

3.2. Arquitectura funcional

Se mantiene un computador principal como coordinador. El almacenamiento y la cámara se conectan a él; comunicaciones se conecta mediante un bus digital interno y señales auxiliares. Potencia y actitud permanecen como bloques externos cuyas interfaces eléctricas deben especificarse.

La tabla distingue la ubicación física de los bloques de sus relaciones funcionales. Los protocolos, niveles eléctricos y conectores se definirán según los dispositivos seleccionados.

3.3. Trazabilidad de requisitos aplicables

La tabla conserva los identificadores de los requisitos de la práctica 3 [2]. Su contenido expresa la contribución de la PCB a cada requisito; no sustituye el enunciado original ni acredita su cumplimiento. Las excepciones o modificaciones se documentarán explícitamente.

ID original	Aplicación a la PCB integrada	Evidencia prevista y frontera
RF-01	Adquirir y almacenar datos multiespectrales.	Interfaz de cámara compatible, recursos para transferencia y almacenamiento dimensionado. La cámara produce la imagen.
RF-02	Transmitir datos y recibir comandos de tierra.	Interfaz digital interna compatible y enlace bidireccional dimensionado para el volumen de datos y los contactos previstos.

ID original	Aplicación a la PCB integrada	Evidencia prevista y frontera
RF-03	Recibir medidas y enviar comandos de actitud.	Interfaces hacia sensores y drivers externos; no se presupone la inclusión de actuadores en esta sección.
RF-04	Acceder a telemetría eléctrica y alertas.	Interfaz con potencia y capacidad de recibir medidas. La medición física de batería y sus protecciones permanecen en potencia.
RNF-01	Respetar el volumen del sistema 1U.	Reserva mecánica de la PCB integrada y de sus componentes; falta confirmar alturas y fijaciones.
RNF-02	Mantener separación física de tarjetas.	PCB central/comunicaciones y PCB de potencia independientes; integrar central y radio conserva esa separación.
RNF-03	Considerar integridad de las señales.	Restricciones según las interfaces realmente elegidas; no se exigirán pares diferenciales a buses que no los utilicen.
RA-01	Considerar el ambiente de la misión.	Selección y documentación de condiciones operativas; el grado industrial no demuestra tolerancia a radiación o vacío.
RA-02	Contribuir a la operación durante ciclos de iluminación y eclipse.	El presupuesto de consumo y la supervisión apoyan la gestión energética; la carga, descarga y protección de la batería corresponden a potencia.
RA-03	Considerar integración y vibraciones.	Encapsulados, conectores y fijaciones apropiados al prototipo; sin afirmar calificación de lanzamiento.
RN-01	Definir frecuencia y potencia compatibles con la estación terrestre y con los requisitos normativos aplicables.	Documentación del enlace y de las condiciones de operación. La banda y la potencia permanecen pendientes de verificación.
RN-02	Incorporar recomendaciones de implementación.	Desacoplamiento, retornos, filtrado y restricciones extraídas posteriormente de fuentes del fabricante.

3.4. Revisión de especificaciones heredadas

Las especificaciones ET-01 a ET-08 proceden de la práctica 3 [2]. Se distingue su valor de referencia de las comprobaciones necesarias para adoptarlo en el diseño detallado.

ID	Base de la práctica 3	Tratamiento en el diseño y justificación
ET-01	Batería 2S: 7,4 V nominal; 6,0–8,4 V.	Dato de contexto de potencia. No se conectará directamente a la lógica por asumir este rango; falta definir qué tensiones reguladas entrega la tarjeta de potencia.
ET-02	Distribución de 3,3 V y 5 V, con tolerancia de ±5 %.	Conservar como base preliminar y verificar los extremos 3,135–3,465 V y 4,75–5,25 V frente a los dispositivos seleccionados. Alimentación y nivel lógico se comprobarán por separado.

ID	Base de la práctica 3	Tratamiento en el diseño y justificación
ET-03	PCB de hasta 90×90 mm.	Aplicar a la PCB integrada completa. No asignar ese espacio por separado a central y comunicaciones. Confirmar con el equipo las zonas de conectores, fijaciones y altura.
ET-04	Almacenamiento no volátil ≥ 16 GB.	Se adopta microSD de 16 GB nominales; exigir al menos 15 GB útiles tras formato. La retención de 90 días requiere 12,202 GB bajo las cuotas definidas.
ET-05	Enlace preliminar 435–438 MHz.	Se conserva como antecedente para revisión en comunicaciones; no constituye por sí solo autorización de operación ni selección definitiva.
ET-06	Tasa base ≥ 9600 bps.	Es un límite inferior preliminar, no una demostración de cumplimiento de la descarga diaria. Debe coordinarse con el volumen de datos y los contactos.
ET-07	Operación entre -40 y $+85\,^{\circ}$C.	Revisar contra condiciones de operación recomendadas, no máximos absolutos. Comprobar el rango en cada dispositivo de la PCB, incluido el almacenamiento. La cámara externa se evaluará por separado; cualquier relajación del requisito deberá quedar justificada.
ET-08	Reloj del procesador ≥ 80 MHz.	Mantener trazabilidad, pero complementar con periféricos, RAM, DMA, pines y capacidad de transferencia. La frecuencia sola no demuestra desempeño.

3.5. Interfaces internas y externas de la PCB

La siguiente tabla conserva los identificadores de la práctica 3 [2]. Las alternativas de bus no son decisiones intercambiables ya resueltas: deben cerrarse usando las características del dispositivo de cada extremo.

ID	Relación	Definición preliminar	Condición de cierre
IF-01, IF-05	Potencia hacia central y memoria	Entradas reguladas de 5 V y 3,3 V y retorno común.	Corriente total, caída y secuencia; 3 A exclusivos del SoM.
IF-03	Potencia hacia radio	Alimentación del bloque de comunicaciones dentro de la misma PCB.	Consumo de transmisión y asignación de redes.
IF-07	Central hacia cámara	Configuración y captura por USB3, puerto USB_2 anfitrión.	SDK y contrato de VBUS externo.
IF-08	Cámara hacia central	Imágenes RAW16 por el mismo enlace USB3.	Tasa efectiva, buffers y formato.
IF-09	Central y almacenamiento	Bus SD nativo de cuatro bits hacia microSD Kingston de misión; modo inicial 25 MHz y 3,3 V.	Circuito de alimentación, zócalo y escritura sostenida por verificar.
IF-10, IF-11	Central y comunicaciones	SPI_1 interno, Verdin maestro; MOSI, MISO, SCK y CS.	Referencia del extremo, niveles, modo y frecuencia.

ID	Relación	Definición preliminar	Condición de cierre
IF-14, IF-15	Central y actitud	UART_1, 115200 bit/s, 8N1; controlador externo de actitud.	Tramas, tiempos y adaptación al dominio externo de 3,3 V.
IF-16	Potencia y central	I2C_1 a 100 kHz; EPS_PGOOD y EPS_ALERT_N; dominio externo de 3,3 V.	Dirección, registros, pull-ups y estados sin alimentación.
IF-17, IF-18	Supervisión y central	Medición/configuración de diagnóstico local o externo.	Ubicación y selección de sensores.
IF-12, IF-13	Comunicaciones y estación terrestre	Enlace bidireccional a través de la cadena RF y la antena.	Banda, potencia, protocolo y capacidad útil.
Nueva: IF-C01	Herramienta y central	USB_1 para recuperación y UART_3 para consola.	Conectores, niveles y estados de recuperación.

Las interfaces IF-02 y IF-04 pertenecen a la alimentación de cámara y actitud, respectivamente, y la IF-06 a la supervisión. La alimentación de cámara y actuadores se resuelve externamente; se define su contrato de señales con la PCB integrada. La ubicación de la supervisión IF-06 se precisa según cada señal. IF-12 e IF-13 describen el enlace inalámbrico; su conexión física con la tarjeta se realiza mediante la interfaz hacia antena. Las funciones de control y transferencia de imágenes de IF-07 e IF-08 pueden compartir una misma interfaz física si la cámara seleccionada lo permite.

3.6. Definición preliminar de conectores y señales

Se agrupan las señales por función. Se seleccionan conectores JST GH para actitud y telemetría de potencia, con contactos definidos en la sección de asignación de buses y conectores. La entrada de potencia se mantiene separada y requiere dimensionamiento de corriente. Los conectores USB, mantenimiento y antena se seleccionarán según sus requisitos eléctricos y de montaje.

Tabla 1: Ubicación de los bloques y relaciones funcionales principales.

Bloque	Ubicación	Relación funcional
Computador de a bordo	PCB integrada	Coordina los bloques internos y los dispositivos externos.
Almacenamiento de misión	PCB integrada	Conserva los datos recibidos y los entrega al computador para su transmisión.
Comunicaciones y RF	PCB integrada	Intercambia datos y comandos con el computador y conecta con la antena.
Cámara y óptica	Externa a la PCB	Reciben configuración y entregan datos de imagen al computador.
Potencia	Tarjeta externa	Suministra energía y proporciona telemetría y alertas.
Actitud	Subsistema externo	Entrega mediciones y recibe comandos hacia sus controladores.
Antena	Externa a la PCB	Interfaz electromagnética del enlace con tierra.

Identificación propuesta	Señales que se deben asignar	Criterio
J_EPS_PWR	+5V_IN, +3V3_IN y retornos de potencia.	Conector y contactos por dimensionar con la corriente total por riel.
J_EPS_SIG	GND, EPS_SCL, EPS_SDA, EPS_PGOOD y EPS_ALERT_N.	JST GH BM05B-GHS-TBT de cinco contactos; señales externas de 3,3 V.
J_CAM	Pares de datos USB3, retorno y tratamiento explícito de VBUS.	Cámara alimentada externamente; topología de VBUS por cerrar sin retroalimentación.
J_ADCS	GND, ADCS_TX y ADCS_RX, dominio externo de 3,3 V.	JST GH BM03B-GHS-TBT de tres contactos; potencia de actuadores externa.
J_DBG	Acceso USB_1 y consola UART_3 con sus referencias.	Respetar niveles reales; definir si se usan conectores separados.
J_ANT	Conexión RF entre la cadena de comunicaciones y la antena.	Tipo de conector, impedancia y límites de potencia según la solución RF.
Sin conector central–radio	Bus digital y señales auxiliares en redes internas.	Ambos bloques se encuentran en la misma PCB; evita introducir una separación física innecesaria.

3.7. Contrato funcional de interfaces entre módulos

La PCB integra computador, almacenamiento y comunicaciones. Potencia, cámara y actitud se consideran módulos externos que satisfacen los contratos aquí definidos. Esta partición permite desarrollar la tarjeta sin diseñar sus circuitos externos, pero exige respetar las tensiones, secuencias y condiciones de conexión en nuestra frontera.

3.7.1. Alimentación y supervisión desde potencia

Se requieren entradas reguladas de 5 V y 3,3 V, con retorno común. La capacidad de 3 A establecida para el SoM pertenece únicamente a su rama. La capacidad total de entrada debe incluir memoria externa, comunicaciones, auxiliares y pérdidas. La tensión debe mantenerse dentro de los límites de cada carga después de la distribución.

Se reserva `I2C_1` para telemetría y comandos de potencia, inicialmente a 100 kHz. El computador actúa como controlador y el módulo de potencia como destino direccionado. Esta interfaz permite consultar registros sin ocupar el SPI reservado a comunicaciones. Se definen `EPS_SCL`, `EPS_SDA` y GND, además de `EPS_PGOOD` para supervisión de alimentación y `EPS_ALERT_N` para avisos. La dirección I2C, los registros, la temporización y el estado de esas señales sin alimentación se establecerán antes de cerrar el esquemático. PGOOD debe actuar sobre la supervisión apropiada; no se presupone que un programa pueda supervisar una alimentación antes de que el computador arranque.

3.7.2. Contrato con el módulo de actitud

Se adopta un módulo externo con controlador propio que reúne las mediciones y gobierna los drivers de los actuadores. El computador intercambia comandos, consignas y estados con ese controlador; no se conectan sensores sin interfaz directamente a una UART ni se traslada la potencia de actuadores a nuestra PCB.

Se reserva `UART_1`, inicialmente a 115200 bit/s, ocho bits de datos, sin paridad y un bit de parada (8N1). Las señales se denominan `ADCS_TX` y `ADCS_RX` desde la perspectiva del computador: su TX se conecta al RX del módulo externo y viceversa. La conexión punto a punto no necesita dirección de dispositivo. Con un bit de inicio, ocho de datos y uno de parada, el techo de carga útil antes de cabeceras es

$$R_{\mathrm{UART,max}} = \frac{115200}{1+8+1} = 11520 \text{ bytes/s}. \tag{1}$$

Este cálculo no demuestra suficiencia para un volumen de telemetría todavía no definido. La longitud, identificación, secuencia y comprobación de integridad de las tramas se especificarán junto con los tiempos de respuesta. Se supone cableado corto dentro del 1U, masa común y separación de retornos de actuadores; si esas condiciones no permiten mantener integridad, se revisará la capa física.

3.7.3. Niveles lógicos y adaptación

Se establece un dominio de 3,3 V en las interfaces digitales externas de potencia y actitud. Es un contrato de diseño de estos módulos, no una propiedad supuesta de todos los pines del Verdin. Las señales del SoM que operan a 1,8 V requieren adaptación compatible [6]. Para I2C se debe conservar el funcionamiento de drenador abierto y dimensionar las resistencias de polarización con la capacitancia del bus y los límites eléctricos de ambos extremos. Para UART se respeta la dirección de cada señal. Las señales de supervisión también necesitan comprobar sus umbrales y estados.

Este acuerdo no modifica los niveles físicos de USB ni asigna automáticamente 3,3 V al extremo interno del SPI de comunicaciones. La referencia de alimentación de 5 V del SoM tampoco autoriza señales lógicas de 5 V. La UART de actitud utiliza el TXU0202, desarrollado en la sección de adaptación. Los adaptadores de I2C y, si procede, de SPI se seleccionarán al cerrar sus condiciones eléctricas.

3.7.4. SPI interno de comunicaciones

Se reserva `SPI_1`, con el Verdin como maestro, usando `SPI_MOSI`, `SPI_MISO`, `SPI_SCK` y `SPI_CS`. MOSI, SCK y CS salen del computador; MISO entra. Se propone CS activo en bajo, que deberá confirmarse con el dispositivo de comunicaciones. No se requiere un conector entre las dos secciones de la misma PCB. La referencia de masa y los dominios de alimentación deben quedar definidos aunque no se representen junto al bus en TOP.

La frecuencia, CPOL/CPHA, formato de transferencias y niveles del extremo de comunicaciones se cerrarán con su referencia concreta. `COM_IRQ` y `COM_RESET_N` se reservan conceptualmente; su necesidad y polaridad no se declaran confirmadas. Los puertos de las hojas hijas deben coincidir con las entradas de sus símbolos en TOP y tener direcciones coherentes. La continuidad gráfica no sustituye la revisión eléctrica ni el ERC.

3.7.5. Cámara alimentada externamente

Se conserva `USB_2` como anfitrión para la XIMEA. Control y transferencia de imágenes comparten esa conexión. La entrega de energía a la cámara se asigna al conjunto externo de potencia/cámara, por lo que su consumo no se suma por defecto a la entrada de nuestra PCB, aunque sí pertenece al presupuesto global del sistema.

La cámara seleccionada recibe energía mediante USB [4]; asignar su alimentación externamente no crea una entrada independiente en el dispositivo. El conjunto externo debe resolver la entrega de VBUS y el retorno hacia la cámara. El contrato de conexión deberá definir VBUS en el extremo anfitrión, secuencias y prevención de retroalimentación. No se adopta como solución desconectar el conductor de 5 V ni unir dos fuentes directamente. La topología física de esa conexión permanece por concretar y no se presenta como un cableado validado.

3.7.6. Almacenamiento y mantenimiento

`SD_1` mantiene su asignación a la microSD, independiente de los buses anteriores. Para mantenimiento se reserva `USB_1` como acceso de recuperación y `UART_3` como consola del procesador [6]. Sus niveles de referencia deben respetarse; una referencia de tensión no implica alimentación desde la herramienta externa. La asignación de los buses y de los conectores de señales se desarrolla a continuación. Los GPIO de supervisión y las conexiones restantes requieren comprobar multiplexación, estados al reiniciar y disipación.

3.8. Asignación de buses y conectores de señales

Los números de la tabla corresponden a contactos del conector X1 del módulo Verdin, no a contactos del arnés externo ni a las bolas del SoC. Se mantienen las funciones estándar documentadas por Toradex [6]. Las redes externas se conectan mediante la adaptación de niveles correspondiente; la tabla no autoriza conectar 3,3 V directamente a señales de 1,8 V.

Función	Contacto X1	Uso en la PCB
I2C_1_SCL	14	Reloj de telemetría EPS.
I2C_1_SDA	12	Datos bidireccionales EPS.
UART_1_TXD	131	Transmisión hacia RX de actitud.
UART_1_RXD	129	Recepción desde TX de actitud.
SPI_1_MOSI	200	Datos hacia comunicaciones.
SPI_1_MISO	198	Datos desde comunicaciones.
SPI_1_CLK	196	Reloj generado por el computador.
SPI_1_CS	202	Selección del dispositivo de comunicaciones.
UART_3_TXD	149	Salida de consola.
UART_3_RXD	147	Entrada de consola.

Los contactos enumerados no se repiten. Esta comprobación de asignación no sustituye la configuración de multiplexación y software: se deben habilitar esas funciones y evitar sus alternativas en el mismo contacto. No constituye todavía la asignación completa del módulo; faltan señales de supervisión, alimentación, gestión de arranque y otros buses.

3.8.1. Conexión al módulo de actitud

Se utiliza un conector JST GH vertical de tres contactos `BM03B-GHS-TBT`, con carcasa de cable `GHR-03V-S` y contactos crimpados `SSHL-002T-P0.2`. Se adopta conductor AWG 28 dentro del rango publicado de la familia. La serie ofrece paso de 1,25 mm, polarización y bloqueo mecánico [11]. Estas características permiten una conexión compacta y reducen la posibilidad de inversión o desconexión accidental. Debe comprobarse el espacio de inserción vertical y sujetarse el arnés para no transmitir esfuerzos a las soldaduras.

Contacto	Red en J_ADCS	Conexión y sentido
1	GND	Referencia común de señales.
2	ADCS_TX	Salida del computador a 3,3 V hacia RX externo.
3	ADCS_RX	Entrada al computador desde TX externo a 3,3 V.

La numeración es una decisión del diseño, no un estándar de pinout UART. Debe conservarse en ambos extremos y verificarse con el dibujo del fabricante, evitando invertir la vista del lado de acoplamiento. El módulo de actitud recibe su energía externamente; este conector transporta señales y referencia, sin alimentar actuadores. El arnés tendrá inicialmente una longitud máxima de 150 mm, como hipótesis geométrica para el diseño 1U que deberá verificarse en montaje. Esta longitud no demuestra por sí sola integridad de señal.

3.8.2. Conexión de telemetría al EPS

Se separa J_EPS en J_EPS_PWR y J_EPS_SIG. La separación permite dimensionar contactos y cable de potencia a partir de su corriente, sin imponer ese tamaño a las señales. También permite comprobar la continuidad del arnés de telemetría por separado. Esta división añade un conector y exige controlar la conexión de señales cuando alguno de los extremos no está alimentado.

J_EPS_SIG utiliza `BM05B-GHS-TBT`, carcasa `GHR-05V-S` y contactos `SSHL-002T-P0.2`, con cable AWG 28. Emplear cinco contactos lo distingue físicamente del conector de actitud de tres contactos. El uso de una misma familia simplifica la preparación del arnés y de las huellas, sin hacer intercambiables los conjuntos de diferente tamaño.

Contacto	Red	Función
1	GND	Referencia común de señales.
2	EPS_SCL	Reloj I2C, dominio externo de 3,3 V.
3	EPS_SDA	Datos I2C, dominio externo de 3,3 V.
4	EPS_PGOOD	Estado de potencia hacia supervisión local.
5	EPS_ALERT_N	Aviso del EPS hacia el computador.

La asignación de PGOOD a la supervisión y de ALERT a un GPIO se cerrará al diseñar el arranque y la adaptación. No se conectan arbitrariamente a entradas del SoM. Se fija como hipótesis inicial un arnés de hasta 150 mm. La capacitancia del arnés, conectores, adaptador y pines se incluirá al calcular los pull-ups; la longitud no sustituye ese cálculo. El retorno de señales debe compartir referencia con potencia, evitando que el conductor delgado del arnés se convierta en el retorno de carga si se desconecta J_EPS_PWR. No se especifica conexión en caliente.

La ficha vigente de la familia GH publica un intervalo de −40 a +105 °C y 1 A con conductor AWG 26 [11]. La corriente citada no se extrapola al AWG 28 ni se utiliza para dimensionar la alimentación de la tarjeta. La selección es para señales; tampoco acredita calificación espacial o resistencia del conjunto frente a vibración. Antes de liberar la BOM deben verificarse los sufijos de suministro, el plano y el rango térmico de las referencias exactas adquiridas.

3.8.3. Conexiones que requieren dimensionamiento adicional

J_EPS_PWR se seleccionará después de sumar las corrientes por riel, incluyendo transmisión de radio y simultaneidad. Los 3 A asignados al SoM no representan la corriente total. La caída de tensión se evaluará en el trayecto completo de ida y retorno, contactos, protecciones y pistas; no se justificará capacidad mediante reparto ideal de corriente entre contactos paralelos. La cámara mantiene su enlace USB3 y requiere un conector apropiado para esa interfaz. Su conjunto de alimentación externo debe cerrar el tratamiento de VBUS. No se sustituye por un conector GH. El SPI permanece como pistas internas entre las dos secciones de la misma PCB. No se añade un conector entre computador y comunicaciones.

3.9. Adaptación de niveles de la UART de actitud

La UART se implementa mediante el TXU0202DCUR, con un canal desde el computador hacia actitud y otro en sentido opuesto. La dirección fija corresponde a la función TX/RX y evita controles de dirección adicionales. La alternativa SN74AXC2T245 admite direcciones configurables y umbrales especificados por intervalos de alimentación; se conserva como alternativa si la revisión de márgenes exige modificar el traductor [12, 13]. La selección actual permite la captura inicial, pero no se considera una validación completa del bloque.

3.9.1. GPIO de habilitación y estados de arranque

Se asigna GPIO_1, contacto X1.206 del Verdin, a `UART_ADCS_EN`. Corresponde a GPIO1_IO00 del SoC y a la función GPIO1_IO0, ALT0. Es un GPIO dedicado y no comparte los contactos asignados a UART_1, I2C_1 o SPI_1. La tabla 17 del Verdin indica polarización hacia bajo en el estado de reinicio y la tabla 21 identifica su función GPIO [6].

La red se conecta a OE, pin 6 del TXU0202, y lleva R_OE de 10 kΩ a GND. Un nivel bajo mantiene las salidas deshabilitadas. El estado de reinicio documentado no equivale a una garantía de que el cargador de arranque y Linux conservarán ese estado: ambos deberán mantener el GPIO bajo hasta configurar TX en reposo alto y verificar las alimentaciones. La implementación de software queda fuera de esta práctica, pero esta condición se registra como requisito de integración. La resistencia no puede contrarrestar una salida GPIO activamente alta.

La secuencia prevista es: GPIO bajo; estabilización de fuentes; configuración de UART y desactivación de polarizaciones internas que interfieran con las externas; TX en reposo alto; habilitación del enlace. Antes del apagado controlado se deshabilita OE. En reinicio se vuelve al estado de deshabilitación. Los datos recibidos durante una transición se descartan; una transición eléctrica no debe interpretarse como orden válida de actuación. No se incluye suspensión profunda como modo operativo validado de este bloque.

3.9.2. Origen de los 1,8 V y presupuesto de alimentación

VCCA, pin 3, se conecta a `PWR_1V8_MOCI`, contacto X1.214. La salida documentada tiene capacidad máxima de 250 mA. La guía Verdin recomienda utilizar este dominio para circuitos conectados a sus señales, por su relación con las fuentes de E/S y la prevención de alimentación involuntaria [6, 8]. No se conecta a una fuente externa de 1,8 V ni se confunde con una entrada de alimentación del SoM.

VCCB, pin 7, se conecta al riel local de 3,3 V de la tarjeta. El GND del traductor, el del SoM y J_ADCS.1 comparten referencia. Se coloca un condensador de 100 nF entre cada alimentación y GND, próximo al contacto correspondiente [12].

Se reserva inicialmente un presupuesto de diseño de 1 mA del riel PWR_1V8_MOCI para el conjunto UART. Equivale al 0,4 % de los 250 mA publicados; no es un consumo máximo demostrado ni autoriza ignorar las demás cargas de esa salida. La suma de cargas y los transitorios se verificarán en el presupuesto general. La capacidad de la fuente y la demanda real se mantienen como magnitudes distintas.

Para el análisis se conservan envolventes de 1,65–1,95 V y 3,0–3,6 V. Son límites que deberá satisfacer el diseño, no tolerancias atribuidas sin comprobación a la salida de Toradex. Si los rieles o las caídas reales exceden estas envolventes, se recalculan los márgenes.

3.9.3. Conexiones completas del traductor

Los números corresponden exclusivamente al encapsulado DCU. Los designadores funcionales se convertirán en designadores únicos al anotar el proyecto Altium.

Pin	Nombre	Conexión
1	B2	J_ADCS.3, ADCS_RX; pull-up de
2	GND	Referencia común y retornos de desa
3	VCCA	X1.214, PWR_1V8_MOCI; 100 nF
4	A2Y	X1.129, UART_1_RXD; pull-up de
5	A1	X1.131, UART_1_TXD; pull-up de
6	OE	X1.206, GPIO_1; pull-down de 10 k
7	VCCB	Riel local de 3,3 V; 100 nF a GND.
8	B1Y	J_ADCS.2, ADCS_TX.

Las resistencias definen estados en alta impedancia; no son terminaciones de línea ni adaptadores de tensión. Durante el reinicio, las polarizaciones internas de los pines UART pueden competir con las externas. No se supone reposo alto garantizado hasta configurar los pines; OE permanece bajo durante esa etapa.

3.9.4. Contrato eléctrico del módulo externo

El módulo de actitud recibe su alimentación externamente. Se exige que su salida TX entregue al menos 2,9 V en alto y como máximo 0,2 V en bajo, con carga de hasta 0,5 mA. Se exige a su entrada RX reconocer alto a partir de 2,52 V y bajo hasta 0,90 V. Son especificaciones impuestas al módulo externo idealizado, no resultados de un módulo comercial ensayado.

La entrada RX externa llevará polarización de 47 kΩ, 1 %, a su propio riel, limitado a 3,6 V. Su fuga será como máximo 10 μA por pin, incluyendo la condición de módulo apagado; sus pines tolerarán señales hasta 3,6 V sin alimentar su fuente interna. Se conserva el arnés de hasta 150 mm y la referencia GND común. El límite de 10 μA no incluye una resistencia que conecte intencionadamente la línea a un riel apagado de baja impedancia; el módulo externo debe resolver ese caso para cumplir el contrato.

La protección de apagado del traductor local no detecta por sí sola que el ADCS remoto se ha apagado mientras VCCA y VCCB siguen activas. Por ello el contrato de alta impedancia es obligatorio. Si no se cumple, se modifica el aislamiento externo o la interfaz. No se especifica conexión en caliente.

3.9.5. Cálculos y márgenes: resultados y límites

Para las resistencias seleccionadas se consideran tolerancia inicial del 1 % y coeficiente térmico de 100 ppm/°C. En −40 a +85 °C, la desviación máxima respecto a 25 °C es 65 °C. Como envolvente conservadora:

$$R_{\text{mín}} = R_n(1 - 0,01)(1 - 0,0065) = 0,983565R_n, \tag{2}$$

$$R_{\text{máx}} = R_n(1 + 0,01)(1 + 0,0065) = 1,016565R_n. \tag{3}$$

Para 47 kΩ: $R_{\text{mín}} = 46,228$ kΩ y $R_{\text{máx}} = 47,779$ kΩ. Para 10 kΩ: $R_{\text{mín}} = 9,836$ kΩ y $R_{\text{máx}} = 10,166$ kΩ. Estas cotas no incluyen envejecimiento; una deriva adicional deberá incorporarse si se convierte en requisito de diseño.

El cambio de 10 kΩ a 47 kΩ en A2Y reduce la corriente que debe absorber el traductor cuando RX está en bajo. Usando la fuga de 4 μA de la tabla GPIO de NXP como cota conservadora y sin polarización interna adicional habilitada [14]:

$$I_{A2Y,L} \leq \frac{1,95}{46227,555} + 4\ \mu\text{A} = 46,18\ \mu\text{A} < 100\ \mu\text{A}. \tag{4}$$

Así se puede utilizar la especificación del TXU0202 para carga de 100 μA: $V_{OH} \geq V_{CCO} - 0,1$ V y $V_{OL} \leq 0,1$ V. No se utiliza esta especificación con una carga mayor. Con $V_{IH} = 0,7V_{DD}$ y $V_{IL} = 0,3V_{DD}$ del SoC, y evaluando extremos independientes de la envolvente:

$$NM_H \geq (1,65 - 0,1) - 0,7(1,95) = 0,185\ \text{V}, \tag{5}$$

$$NM_L \geq 0,3(1,65) - 0,1 = 0,395\ \text{V}. \tag{6}$$

Estos resultados corresponden al recorrido traductor hacia RX del Verdin y a las condiciones de carga indicadas; no validan los demás recorridos automáticamente.

Para B1Y se limita la carga estática externa mediante el contrato:

$$I_{B1Y,L} \leq \frac{3,6}{46227,555} + 10\ \mu\text{A} + 0,05\ \mu\text{A} = 87,93\ \mu\text{A} < 100\ \mu\text{A}. \tag{7}$$

El último término corresponde a la envolvente de fuga del TVS a su tensión de trabajo. Resultan $NM_H \geq 2,9 - 2,52 = 0,38$ V y $NM_L \geq 0,90 - 0,1 = 0,80$ V hacia el receptor externo. El margen se consume con ruido, diferencias de tierra y caída en el arnés; no se interpreta como una tensión de ruido permitida sin presupuesto.

La dirección SoM hacia A1/OE necesita especial atención. NXP especifica $V_{OH} \geq 0,8V_{DD}$ y $V_{OL} \leq 0,2V_{DD}$ en las condiciones de carga de su tabla GPIO. TI tabula para entrada de 1,65 V los extremos Schmitt $V_{T+\text{máx}} = 1,13$ V y $V_{T-\text{mín}} = 0,35$ V. En ese punto documentado, con ambos dominios a 1,65 V:

$$NM_H \geq 0,8(1,65) - 1,13 = 0,190\ \text{V}, \tag{8}$$

$$NM_L \geq 0,35 - 0,2(1,65) = 0,020\ \text{V}. \tag{9}$$

El margen bajo es reducido. No se extrapola esa fila de TI a toda la banda 1,65–1,95 V ni se interpolan umbrales como si fueran límites garantizados. Por tanto, no se declara cerrado el margen de A1/OE en toda la envolvente. Para liberarlo se requiere información de fabricante que cubra el intervalo o sustituir el traductor por una solución con límites adecuados y explícitos. Una medición típica puede apoyar la revisión, pero no demuestra un máximo garantizado.

Análogamente, los niveles externos propuestos ofrecen márgenes de 0,98 V y 0,69 V hacia B2 en el punto TI de 3,0 V ($V_{T+\text{máx}} = 1,92$ V; $V_{T-\text{mín}} = 0,89$ V). No se atribuyen estos márgenes a toda la banda 3,0–3,6 V sin comprobarla.

En OE deshabilitado, la cota de fuga de 4 μA del SoC más 2 μA del traductor produce:

$$V_{OE} \leq 6\ \mu\text{A} \cdot 10165,65\ \Omega = 0,0610\ \text{V}. \tag{10}$$

La polarización interna hacia bajo del GPIO ayuda en reinicio. Esta cota supone GPIO en alta impedancia; no describe una salida activa.

Para los pull-ups de 10 kΩ, las nuevas cotas térmicas dan 0,1983 mA y 0,3660 mA a 1,95 V y 3,6 V, respectivamente. La mayor disipación por resistencia de este grupo es 1,318 mW. Para el pull-up local de 47 kΩ a 1,95 V resulta 0,0823 mW. El presupuesto estático conservador del lado A, sumando tres ramas de polarización y reservando 6 μA para el traductor, es inferior a 0,45 mA. La reserva de 1 mA no queda demostrada para todo régimen dinámico por este cálculo estático.

3.9.6. Referencias de soporte y protección

Se proponen las siguientes referencias para captura y preparación de librerías; esta lista no sustituye la BOM exportada desde Altium.

Función	Cant.	Referencia	Especificación
Traductor	1	TXU0202DCUR	DCU, ocho contactos.
Pull-up A1 y B2; pull-down OE	3	RC0603FR-0710KL	10 kΩ, 1 %, 0603.
Pull-up A2Y	1	RC0603FR-0747KL	47 kΩ, 1 %, 0603.
Desacoplo A y B	2	C0603C104K3RACTU	100 nF, 25 V, 10 %, X7R, 0603.
Protección primaria TX y RX	2	ESD321DPYR	DPY, TVS a GND.

Las resistencias RC tienen potencia nominal de 0,1 W a 70 °C; su curva de reducción térmica debe asociarse a la librería/BOM al liberarla [15, 16]. Las disipaciones calculadas son pequeñas respecto a esa potencia, pero no se afirma que conserve 0,1 W a cualquier temperatura. Se elige 0603 para facilitar montaje e inspección y porque no existe aquí una exigencia de miniaturización que justifique un formato menor.

Los condensadores de 25 V sustituyen la especificación inicial de 10 V sin cambiar su función ni su valor nominal. La tensión de trabajo de 3,6 V representa el 14,4 % de su tensión nominal. Esto no garantiza por sí solo la capacitancia efectiva: tolerancia, temperatura, sesgo DC y envejecimiento deben evaluarse. Considerando únicamente 10 % de tolerancia y 15 % térmico, la cota sería 76,5 nF; no se presenta como mínimo total garantizado [17].

Se propone un ESD321DPYR por línea, inmediatamente junto al conector: pin 1 a la señal y pin 2 a GND. El pinout corresponde a DPY; no se debe reutilizar el de DYA, que tiene numeración diferente. El retorno será corto y directo al plano de referencia, evitando desviar la descarga a través del SoM. La fuga de trabajo y la baja capacitancia son compatibles con el presupuesto estático anterior [18]. No se conectan estos TVS al riel de 1,8 V.

Esta selección es protección primaria propuesta, no inmunidad ESD validada. El fabricante publica una tensión de limitación típica de 6,8 V a 16 A TLP, mientras que el máximo absoluto de entrada del TXU0202 es 6,5 V. Por ello no se afirma que el TVS mantenga siempre el pin dentro de ese límite. Tampoco se interpreta la diferencia como una prueba automática de fallo bajo ESD: son condiciones de ensayo distintas. Antes de liberar la protección deben coordinarse las curvas de pulso, el circuito secundario si resulta necesario y las inductancias del montaje. No se asigna una clasificación IEC al conjunto a partir de la clasificación del diodo.

3.9.7. Paso al esquemático y criterio de cierre

Puede iniciarse la captura del bloque en la hoja del computador, incluyendo conector, traductor, polarizaciones, desacoplo y puntos de prueba de VCCA, VCCB, OE, TX, RX y GND. El conector

de actitud no transporta potencia de actuadores. El bloque permanece identificado como en revisión hasta resolver los márgenes de entrada y la coordinación ESD anteriores.

Se revisarán además numeración símbolo–huella, estados de arranque, ausencia de conflictos de multiplexación y conectividad de tierras. El ERC y la revisión manual se ejecutarán sobre el circuito capturado. Comenzar la captura no implica que el informe completo esté terminado: las demás interfaces, alimentación de tarjeta, memoria, restricciones de fabricación, BOM y costos conservan sus etapas de desarrollo.

3.10. Necesidades de procesamiento y memoria

La cámara de referencia es la XIMEA `MQ022HG-IM-SM5X5-7NIR2`. Se adopta para el diseño académico un módulo Verdin iMX8M Plus Quad 4GB IT como computador principal, con RAM y memoria de arranque incorporadas. El almacenamiento persistente de imágenes, telemetría y resultados se implementa por separado. Los archivos se conservan en ese almacenamiento y se cargan en RAM cuando se procesan. La selección se desarrolla en la sección de componentes.

El alcance de cómputo considerado comprende adquisición RAW16, gestión de archivos y metadatos, preparación de datos para comunicaciones y supervisión de estados. No se presupone un algoritmo de inteligencia artificial ni se acredita procesamiento espectral avanzado o desempeño de control en tiempo real. Sus recursos y plazos deberán comprobarse si esas funciones se incorporan. Los presupuestos heredados se revisan con las características de los dispositivos elegidos.

La evaluación del procesador deberá comprobar:

- Periféricos compatibles y simultáneos para cámara, memoria, radio, potencia y actitud.
- Ausencia de conflictos de multiplexación de pines en la configuración completa.
- Capacidad de transferir datos y atender interrupciones sin perder información.
- Memoria de programa, RAM y buffers suficientes; DMA cuando resulte necesario para las tasas acordadas.
- Recursos de arranque, reinicio, supervisión y programación, con estados definidos de las salidas.

Para un conjunto de N_b imágenes de banda, cada una con $N_x \times N_y$ muestras y una profundidad de b bits por muestra, el volumen ideal sin compresión es

$$D_{\text{img}} = \frac{N_x N_y N_b b}{8} \quad \text{[bytes]}, \tag{11}$$

Esta expresión supone muestras empaquetadas sin relleno. Si cada muestra ocupa un número entero de bytes, el factor $b/8$ se sustituye por $\lceil b/8 \rceil$. El volumen real incluirá el relleno por línea y los metadatos del formato seleccionado.

En una cámara con filtros espectrales en mosaico, un cuadro bruto contiene una muestra por posición del sensor, no una muestra de cada banda en cada posición. Si el sensor tiene $N_{x,s} \times N_{y,s}$ posiciones, el volumen ideal del cuadro bruto es

$$D_{\text{RAW}} = \frac{N_{x,s} N_{y,s} b}{8} \quad \text{[bytes]}, \tag{12}$$

con las mismas correcciones de empaquetado. El volumen reconstruido se calculará con las dimensiones reales de las imágenes de banda resultantes. Se definirá qué representación se almacena y transmite; no se sumarán ambas salvo que el sistema deba conservarlas simultáneamente.

Si la arquitectura permite almacenar por bloques, la RAM no necesita contener una imagen completa. Como criterio de dimensionamiento se utilizará

$$M_{\mathrm{RAM}} \geq M_{\mathrm{base}} + M_{\mathrm{adq}} + M_{\mathrm{alm}} + M_{\mathrm{radio}} + M_{\mathrm{reserva}}. \tag{13}$$

Los términos representan uso base del software previsto, buffers de adquisición, almacenamiento y radio, y reserva justificada. Su simultaneidad debe comprobarse; no se asignan valores sin conocer los buses y los modos de operación. Dos buffers de adquisición, por ejemplo, solo se justificarían si se necesita recibir un bloque mientras se procesa o almacena el anterior.

Para el almacenamiento de misión se utilizará el siguiente criterio conservador de retención sin descarga:

$$C_{\mathrm{util}} \geq C_0 + \dot{D}_{\mathrm{total}} T_{\mathrm{ret}} + C_{\mathrm{reserva}}, \tag{14}$$

donde C_0 es el volumen ya almacenado al comenzar el intervalo, $\dot{D}_{\mathrm{total}}$ es la generación prevista en bytes por día, incluyendo imágenes, telemetría y eventos, y T_{ret} se expresa en días. Así se evita contabilizar los eventos dos veces. La reserva es espacio libre adicional previsto para operación y contingencias; la capacidad útil excluye el espacio no disponible para datos de misión, como el ocupado por el formato o el software. ET-04 se conserva hasta justificar y documentar cualquier modificación.

3.11. Compatibilidad entre datos y comunicaciones

El presupuesto de datos vincula la capacidad de adquisición, el almacenamiento y el enlace de comunicaciones. Estas funciones deben dimensionarse conjuntamente para evitar acumulación sostenida de información sin posibilidad de descarga.

3.11.1. Comprobación del presupuesto heredado

El cuadro 19 de la práctica 3 [2] estima 10 adquisiciones diarias de 5 MB cada una. Adoptando MB decimales y 600 s diarios de contacto como en ese presupuesto:

$$D_{\mathrm{imagenes,dia}} = 10(5 \times 10^6) = 50 \times 10^6 \text{ bytes}, \tag{15}$$

$$R_{\mathrm{imagenes,util}} = \frac{8(50 \times 10^6)}{600} \approx 666\,667 \text{ bit/s} \approx 667 \text{ kbit/s}. \tag{16}$$

Al añadir la estimación heredada de 1,2 MB diarios de telemetría, la tasa útil total es aproximadamente 683 kbit/s. La tasa física deberá ser mayor si existen cabeceras, corrección de errores, retransmisiones o periodos no aprovechables. Si η es la fracción útil del enlace,

$$R_{\mathrm{fisica}} \geq \frac{8 D_{\mathrm{total,dia}}}{\eta\, T_{\mathrm{contacto}}}, \qquad 0 < \eta \leq 1. \tag{17}$$

En esta expresión, $D_{\mathrm{total,dia}}$ es el volumen generado durante un día y T_{contacto} es el tiempo de contacto asignado a su descarga. La fracción η incluye la sobrecarga y el aprovechamiento efectivo dentro de ese intervalo; esos factores no deben descontarse nuevamente del tiempo. Su valor se determinará con el protocolo y el escenario de operación. Los 600 s son un supuesto heredado, no un resultado de análisis orbital realizado en esta práctica.

Si se eligiera operar a 9600 bit/s, el máximo ideal durante 600 s sería

$$D_{9600} = \frac{9600(600)}{8} = 720\,000 \text{ bytes} = 0,72 \text{ MB}. \tag{18}$$

Por tanto, una operación a esa tasa no descarga el volumen estimado, incluso sin sobrecarga. ET-06 especifica un mínimo y permite escoger una tasa mayor; la contradicción aparece al tratar 9600 bit/s como solución suficiente. Incrementar la memoria solo retrasa la saturación si la generación supera permanentemente la descarga.

3.11.2. Criterio adoptado para el nuevo presupuesto

El presupuesto de datos se recalculará a partir de las características de la cámara seleccionada. Se mantiene como escenario preliminar una frecuencia de diez adquisiciones diarias y un tiempo total de contacto de 600 segundos por día. Ambos valores se consideran supuestos de dimensionamiento sujetos a revisión; el tiempo de contacto deberá comprobarse mediante el análisis de las oportunidades de comunicación.

El volumen de cada adquisición se determinará con la resolución, el formato de salida, el empaquetado de píxeles, los metadatos y las bandas efectivamente adquiridas y conservadas. En sensores con filtros espectrales en mosaico se distinguirá el tamaño del cuadro bruto del volumen de las imágenes espectrales reconstruidas, evitando contabilizar varias veces los mismos datos. El cálculo inicial utilizará datos sin compresión, de modo que la viabilidad del enlace no dependa de una reducción de tamaño todavía no demostrada.

La telemetría se dimensionará por separado a partir de las variables registradas, los bytes por registro y la frecuencia de generación. En consecuencia, los 50 MB diarios de imágenes y los 1,2 MB diarios de telemetría de la práctica 3 se conservan únicamente como antecedentes del análisis anterior y serán sustituidos por los resultados de este dimensionamiento.

El volumen diario resultante y el tiempo de contacto establecerán la tasa útil requerida del enlace. La selección de comunicaciones deberá considerar además la sobrecarga del protocolo y el margen necesario para las condiciones de operación previstas. Si la capacidad de descarga resulta insuficiente, se revisarán conjuntamente la frecuencia de adquisición, el volumen conservado por captura y la capacidad del enlace. El computador seleccionado y la elección del radio deberán ser compatibles con este presupuesto y con las tasas de transferencia internas.

3.12. Alimentación y presupuesto de consumo

3.12.1. Antecedentes y criterio de dimensionamiento

El cuadro 18 de la práctica 3 [2] asigna a OBC y memoria 150 mW nominales y 300 mW máximos. Son estimaciones, no resultados de selección. Para observar su equivalencia a corriente, suponiendo que toda esa potencia se entrega en un único riel ideal de 3,3 V:

$$I_{\text{nom}} = \frac{0,150}{3,3} \approx 45,5 \text{ mA}, \qquad I_{\text{max}} = \frac{0,300}{3,3} \approx 90,9 \text{ mA}. \tag{19}$$

Estas corrientes son equivalencias de las estimaciones heredadas y no dimensionan todavía el conector ni constituyen un límite comprobado. Dado que la selección admite un procesador de aplicaciones o un módulo de cómputo, el presupuesto de 300 mW no se adopta como límite validado de la solución. El supuesto de un solo riel excluye pérdidas y debe sustituirse por el reparto real de consumos. La memoria puede presentar picos de escritura que no estén representados en el promedio heredado.

El subsistema externo de potencia se modela como una fuente que satisface las condiciones de entrada especificadas por este diseño. La estimación global heredada de 5 W no se impone como límite del

diseño actualizado. Para la rama dedicada al computador se establece una capacidad de suministro de 3 A a 5 V, manteniendo una tolerancia de ±5 % en los pines del módulo. Esta capacidad no representa el consumo permanente ni incluye cámara, almacenamiento externo, comunicaciones o auxiliares. El requerimiento total de la PCB se obtendrá al completar esos bloques y sus pérdidas.

Se especifica una tensión de entrada de 5 V ± 2 % entre los nodos `+5V_EPS_IN` y GND de la PCB, después del conector de alimentación. El EPS debe satisfacer este contrato considerando las caídas anteriores a dicha frontera. La rama del SoM incorpora una protección independiente entre esta entrada y `+5V_SOM`; su componente y ajustes requieren verificación eléctrica antes de cerrar la selección. El margen inferior de distribución a 3 A es

$$\Delta V_{\text{distrib}} = 4{,}90 - 4{,}75 = 0{,}15 \text{ V}, \qquad R_{\text{trayecto,max}} = \frac{0{,}15}{3} = 50 \text{ m}\Omega. \tag{20}$$

Esta resistencia equivalente incluye protección, distribución y retorno desde la frontera definida hasta los pines del módulo. El diseño debe quedar por debajo de esa cota para reservar margen frente a transitorios; consumirla por completo solo satisface el límite estático. La tensión especificada no sustituye la comprobación de arranque, sobreimpulso y respuesta a cambios de carga.

Para cada riel se calculará la corriente máxima aplicable sumando dispositivos activos en cada modo y sus circuitos auxiliares. Si existe conversión local, su corriente de entrada se estimará mediante

$$I_{\text{entrada}} = \frac{\sum_k V_k I_k}{\eta_{\text{reg}} V_{\text{entrada}}}, \tag{21}$$

Esta expresión supone una eficiencia equivalente para el conjunto de salidas. Si se emplean convertidores independientes, se calculará la potencia de entrada de cada uno con su eficiencia y carga, y se sumarán sus contribuciones junto con las cargas directas. El consumo propio solo se añadirá por separado cuando no esté incluido en la eficiencia utilizada, evitando contabilizarlo dos veces.

3.12.2. Desacoplo y evaluación de la protección del computador

La alimentación del SoM utiliza los contactos 251, 253, 255, 257 y 259 de X1, unidos a `+5V_SOM`; los contactos GND se conectan al retorno común. Se incorpora un banco en paralelo de cinco condensadores de 4,7 μF, 10 V, X5R, tolerancia del 10 % y encapsulado 0603, más uno de 22 μF, 10 V, X5R, tolerancia del 20 % y encapsulado 0805. Este conjunto toma como base el circuito de referencia de Toradex, que indica su colocación próxima a los contactos de alimentación del zócalo [8].

$$C_{\text{nom}} = 5(4{,}7) + 22 = 45{,}5 \ \mu\text{F}, \tag{22}$$

$$C_{\text{mín,tol}} = 5(4{,}7)(0{,}90) + 22(0{,}80) = 38{,}75 \ \mu\text{F}, \tag{23}$$

$$C_{\text{máx,tol}} = 5(4{,}7)(1{,}10) + 22(1{,}20) = 52{,}25 \ \mu\text{F}. \tag{24}$$

Los extremos anteriores incluyen únicamente tolerancia inicial; no son límites garantizados de capacidad efectiva en servicio. La selección comercial debe comprobar polarización continua, temperatura y envejecimiento. A 5,25 V se utiliza el 52,5 % de la tensión nominal de 10 V; esta relación no cuantifica la pérdida de capacitancia. La verificación de arranque debe incluir también la capacidad y la carga internas del módulo.

Se evalúan dispositivos eFuse para la protección independiente de la rama. A 3 A, el TPS25947 especifica una resistencia máxima de 45 mΩ para la envolvente de entrada y temperatura indicada en su tabla eléctrica [19]. Por tanto,

$$\Delta V_{47} = 3(0{,}045) = 0{,}135 \text{ V}, \qquad P_{47} = 3^2(0{,}045) = 0{,}405 \text{ W}. \tag{25}$$

Solo quedarían 15 mV del presupuesto de 150 mV para distribución, retorno y transitorios. No se considera cerrada esta selección. El TPS25948 ofrece una resistencia máxima de 20 mΩ a 3 A en las condiciones de su tabla eléctrica [20], con caída de 60 mV y pérdidas de conducción de 0,180 W. Esta alternativa deja 90 mV de margen, pero requiere revisar su encapsulado PowerWCSP, la protección ante entrada negativa, la variante y los ajustes. El bloqueo de corriente inversa no demuestra protección ante polaridad invertida. Estos cálculos comparan conducción estática; no validan el comportamiento de arranque, sobrecorriente o térmico del circuito completo.

3.12.3. Condiciones de arranque, reinicio y supervisión

El Verdin iMX8M Plus incorpora el circuito que inicia el encendido al aplicar la alimentación principal [6]. Para servicio se incorporan dos pulsadores normalmente abiertos a GND: uno en X1.246, red `OBC_RECOVERY_N`, y otro en X1.260, red `OBC_RESET_IN_N`. El primero permite solicitar recuperación durante el encendido y el segundo reiniciar el módulo. Las entradas incluyen pull-ups internos de 10 kΩ y 100 kΩ, respectivamente, por lo que no se añaden pull-ups externos a 3,3 V o 5 V [6]. La captura utiliza el símbolo de referencia `SW-WMF-TD-03XB`; la correspondencia física de sus contactos y la referencia comercial deben verificarse antes de liberar la BOM. El pin X1.249, `VCC_BACKUP`, se mantiene separado de la alimentación principal mientras se define el respaldo del RTC.

Se establecen condiciones de arranque y reinicio que eviten operaciones involuntarias mientras la alimentación se estabiliza y el computador inicializa sus periféricos. El computador deberá permanecer en reinicio hasta que su alimentación y las condiciones de arranque cumplan los requisitos del dispositivo seleccionado. Asimismo, se definirá su respuesta ante una caída de tensión fuera del intervalo de operación.

Durante el arranque, la transmisión de radio permanecerá deshabilitada hasta recibir una autorización explícita del sistema, sin que ello implique necesariamente desactivar la recepción. La orden de captura de la cámara permanecerá inactiva hasta completar su alimentación y configuración. Para el almacenamiento se establecerán los estados inactivos de las señales de selección o escritura que correspondan a la interfaz elegida. Las salidas hacia los controladores de actitud adoptarán estados iniciales acordados con ese subsistema para evitar activaciones involuntarias.

La implementación de estas condiciones se determinará con las hojas de datos de los componentes seleccionados. Se comprobarán los estados de los pines durante el encendido y el reinicio, los umbrales y tiempos de supervisión y las secuencias de alimentación. Cuando resulte necesario, se incorporarán resistencias de polarización, señales de habilitación o un supervisor externo. Su selección se justificará considerando las funciones ya integradas en cada dispositivo y el comportamiento cuando los bloques conectados no estén alimentados simultáneamente.

La prevención de operaciones involuntarias durante el arranque se distingue de la protección de datos frente a una interrupción de energía durante una escritura. Esta última condición se evaluará con el almacenamiento seleccionado, su comportamiento ante pérdida de alimentación y los recursos disponibles para detectar y gestionar el evento. Por tanto, no se considerará resuelta únicamente mediante la polarización de señales o el reinicio del computador.

3.13. Espacio y condiciones de integración

El máximo preliminar de 90×90 mm corresponde a toda la PCB. No se establece un reparto porcentual entre central y radio sin conocer encapsulados y restricciones. El cierre mecánico requiere dimensiones

útiles, agujeros, zonas de exclusión, altura admisible, posición de conectores y espacio para acceso de depuración.

La integración de digital y RF obliga a acordar zonas funcionales y recorridos de corriente. No se prescribe partir el plano de tierra sin análisis: la continuidad de retornos y las recomendaciones de los componentes se revisarán en los puntos de restricciones. El rango industrial de temperatura, por sí solo, no acredita aptitud espacial; las simplificaciones académicas se conservarán explícitas.

3.14. Registro inicial de cambios

ID	Cambio o criterio adoptado	Justificación y efecto
C-01	Integrar central y comunicaciones en una PCB.	Actualización de la partición física asignada. IF-10/11 se vuelven internas; se comparte área y presupuesto eléctrico.
C-02	Corregir método de verificación de ET-07.	Usar condiciones de operación recomendadas en lugar de máximos absolutos, en coherencia con la guía 4 [1].
C-03	Complementar ET-08 con recursos y tasas.	La frecuencia no demuestra compatibilidad de cámara, memoria y periféricos.
C-04	Revisar presupuesto de datos frente al enlace.	9600 bit/s no satisface el volumen diario supuesto. Puede afectar adquisición, almacenamiento y comunicaciones.
C-05	Precisar RNF-03 según la interfaz elegida.	Control de impedancia y pares diferenciales solo se aplican cuando la interfaz y sus condiciones lo requieren.
C-06	Adoptar cámara XIMEA y computador modular Verdin.	Se separa el almacenamiento de misión de la RAM y memoria de arranque. Se revisan potencia e interfaces; la compatibilidad del SDK en el módulo permanece como hipótesis de integración.
C-07	Adoptar requisitos de arranque y supervisión.	Definir estados iniciales y respuesta ante pérdida de alimentación; los circuitos concretos se seleccionarán posteriormente.
C-08	Seleccionar almacenamiento independiente de misión.	microSD industrial de 16 GB y escenario de 90 días. Se distinguen capacidad nominal, umbral útil, cuotas y reserva.
C-09	Definir contratos de módulos externos.	EPS por I2C y controlador ADCS por UART, con dominio externo de 3,3 V. La energía de cámara se entrega externamente; la topología VBUS requiere cierre eléctrico.
C-10	Asignar buses y conectores de señales.	Contactos X1 para I2C, UART y SPI; conectores GH de tres y cinco contactos para actitud y telemetría EPS. La entrada de potencia se dimensiona por separado.
C-11	Adaptar la UART de actitud.	TXU0202DCUR, polarización y habilitación controlada. Se exige tolerancia de señales con el módulo externo apagado y se mantienen verificaciones de umbrales y protección.

4. Selección de componentes

4.1. Cámara de referencia para el dimensionamiento de la tarjeta

Se selecciona la cámara XIMEA `MQ022HG-IM-SM5X5-7NIR2` como referencia eléctrica de la carga útil académica. La cámara es un dispositivo externo a la PCB central y de comunicaciones; su interfaz y sus necesidades de alimentación condicionan el diseño de la tarjeta, pero su costo no se incluye en la BOM de componentes montados en ella.

El modelo seleccionado dispone de un sensor de 2048×1088 píxeles, conversión de 10 bits y conexión USB3 [3]. La tarjeta requerirá un computador con función anfitrión y software compatible con la cámara. La disponibilidad de soporte Linux ARM orienta la selección, pero deberá comprobarse en la plataforma concreta [5].

Se adopta para el dimensionamiento preliminar una adquisición de un cuadro bruto completo en RAW16. Este formato conserva las muestras en contenedores de 16 bits. El manual recomienda RAW8 o RAW16 para obtener los datos originales [4]. Sin metadatos ni relleno adicional, el volumen por cuadro es

$$D_{\text{cuadro}} = 2048 \times 1088 \times 2 = 4\,456\,448 \text{ bytes.} \tag{26}$$

Para diez adquisiciones diarias se obtienen 44,56448 MB por día, utilizando MB decimales. La descarga de esas imágenes en 600 s requiere aproximadamente 594,2 kbit/s útiles. Estos resultados excluyen telemetría, sobrecarga del protocolo y retransmisiones. El tamaño real del archivo deberá comprobarse con el formato de adquisición.

4.2. Computador de a bordo e interfaz de alimentación

Se adopta como referencia de diseño el Toradex Verdin iMX8M Plus Quad 4GB IT V1.1B, número de producto `00631101`. El fabricante documenta esta referencia como reemplazo de la revisión V1.1A [7]. Se elige la variante sin Wi-Fi/Bluetooth porque la comunicación de misión corresponde al bloque de radio de la PCB.

El módulo integra 4 GB de RAM y 32 GB de eMMC; esta última se reserva para arranque, sistema operativo y aplicación. Su puerto `USB_2` ofrece USB 3.1 Gen 1 en función anfitrión y se reserva para la cámara. El nombre del puerto no indica velocidad USB 2.0. `USB_1` se reserva para recuperación. El rango industrial es de -40 a $+85\,^{\circ}\text{C}$, sujeto a las condiciones de disipación [6].

4.2.1. Recursos y compatibilidad de software

Dos buffers para cuadros RAW16 completos requieren

$$M_{\text{buffers}} = 2(2048 \times 1088 \times 2) = 8\,912\,896 \text{ bytes.} \tag{27}$$

Los 4 GB constituyen una configuración de catálogo con margen; no se deducen como mínimo necesario de este cálculo. El uso total de RAM incluye sistema operativo, SDK, copias y operaciones de procesamiento.

Se considera Linux ARM64 mediante un BSP de Toradex compatible con la revisión V1.1B. Para la rama BSP 6, el aviso de cambio establece soporte desde 6.2.0 [7]. Esta condición no demuestra por sí sola compatibilidad con xiAPI: XIMEA ofrece software Linux ARM, pero no enumera Verdin

entre sus plataformas probadas [5]. El funcionamiento de esta combinación se mantiene como hipótesis explícita de integración del diseño académico. No se ha ejecutado una prueba ni verificado el conjunto de dependencias del SDK. La validación posterior deberá fijar versiones y comprobar apertura de la cámara, captura RAW16, integridad de archivos, tiempos y uso de memoria.

4.2.2. Dimensionamiento de la rama de potencia

La entrada recomendada del módulo admite de 3,135 a 5,5 V [6]. Se adopta un riel de 5 V por coherencia con ET-02; su intervalo de ±5 %, de 4,75 a 5,25 V, está contenido en ese rango. La tensión debe garantizarse en los pines VCC, considerando las caídas de la distribución y protección.

La guía de familia establece una envolvente de 8,25 W sostenidos y 12,5 W de pico, y recomienda dimensionar la fuente para el pico [8]. Se utiliza esa envolvente como criterio de diseño, sin atribuirla al consumo medido de la aplicación. En el extremo inferior de tensión:

$$I_{\text{sost}} = \frac{8{,}25}{4{,}75} \approx 1{,}737 \text{ A}, \tag{28}$$

$$I_{\text{pico}} = \frac{12{,}5}{4{,}75} \approx 2{,}632 \text{ A}. \tag{29}$$

Se especifica una capacidad de 3 A para la rama del SoM. A 4,75 V puede entregar 14,25 W, un margen del 14 % sobre la envolvente de pico. La capacidad nominal de 15 W a 5 V no equivale al consumo permanente del módulo. La cámara y los demás dispositivos requieren presupuestos adicionales; la eMMC y RAM internas no se suman de nuevo.

La corriente especificada no sustituye la comprobación de rampa, transitorios, desacoplo y secuencia de encendido. El diseño de la rama debe satisfacer la gestión de potencia de la familia [8]. La energía se calculará a partir de consumos y duraciones por modo, sin sustituirlos por la capacidad de la fuente.

4.2.3. Integración en la PCB

El módulo tiene una proyección de 69,6 × 35 mm [6]. Su área proyectada es 2436 mm^2, equivalente al 30,07 % de una PCB de 90 × 90 mm. Esta comparación no incluye zócalo, fijaciones, disipación ni separaciones, por lo que no demuestra el encaje del conjunto completo.

Se reservarán circuitos para alimentación supervisada, recuperación, USB de cámara y adaptación de niveles. Muchas señales digitales usan 1,8 V [8]; cada interfaz deberá comprobarse antes de conectarla a dispositivos de 3,3 V. La energía de la cámara se entrega externamente; VBUS y la prevención de retroalimentación se cerrarán según el contrato de la sección 3.7. El almacenamiento externo se conecta al bus SD dedicado. La interfaz digital de comunicaciones usa SPI_1; la asignación física debe comprobar que no existan conflictos de multiplexación.

4.3. Almacenamiento independiente de misión

Se selecciona como referencia de diseño la microSD industrial Kingston `SDCIT2/16GBSP`, de 16 GB nominales, instalada en un zócalo de la PCB. La presentación SP no incluye adaptador SD. Su alimentación nominal es de 3,3 V y su rango publicado de operación es de −40 a +85 °C [9]. La memoria conserva imágenes, telemetría y resultados; la eMMC del Verdin permanece dedicada al arranque, sistema operativo y aplicación.

Se prioriza microSD por la disponibilidad de una interfaz SD externa en el computador y por permitir sustitución durante mantenimiento. Una eMMC adicional soldada evitaría contactos extraíbles, pero requiere su propia selección de encapsulado y circuito. La carga de datos considerada no justifica incorporar un SSD con interfaz PCIe. Esta elección exige asegurar la retención mecánica de la tarjeta y no constituye una validación para operación orbital.

4.3.1. Escenario de retención y justificación de capacidad

Se establece una contingencia de 90 días sin descarga para dimensionar la memoria. Es un supuesto de diseño, no un resultado orbital ni una exigencia de la guía. Se conserva la adquisición de diez cuadros RAW16 diarios y se asignan las siguientes cuotas y reservas:

- Imágenes originales: 44,56448 MB/día, según el cálculo de cámara.
- Resultados de procesamiento: hasta un volumen adicional igual al RAW. Es una cuota de almacenamiento; no define un algoritmo ni una copia redundante de los originales.
- Metadatos, telemetría, índices y eventos: cuota conjunta de 2 MB/día. No es una medición ni sustituye el dimensionamiento posterior de registros y comunicaciones.
- Ocupación inicial: máximo 1 GB al comenzar la contingencia. La gestión de descarga y depuración deberá mantener esa condición; si no se cumple, se recalculará la autonomía disponible.
- Reserva libre: 3 GB para operación y contingencias, adicional a los datos producidos durante el intervalo.

Se emplean unidades decimales: 1 MB $= 10^6$ bytes y 1 GB $= 10^9$ bytes. La generación presupuestada es

$$\dot{D}_{\text{pres}} = 44{,}56448 + 44{,}56448 + 2 = 91{,}12896 \text{ MB/da}. \tag{30}$$

Aplicando el criterio de retención definido previamente:

$$C_{\text{req}} = 1 + \frac{91{,}12896(90)}{1000} + 3 = 12{,}2016064 \text{ GB}. \tag{31}$$

Se exige comprobar al menos 15 GB útiles después del formato y de la configuración. Este valor es un umbral de aceptación, no una capacidad medida. El fabricante advierte que parte de la capacidad nominal no está disponible para datos [9]. Con dicho umbral, el margen adicional es

$$\Delta C = 15 - 12{,}2016064 = 2{,}7983936 \text{ GB}. \tag{32}$$

Los 3 GB de reserva ya están incluidos en C_{req} y no se suman nuevamente. La sensibilidad al período sin descarga es:

Retención (días)	Capacidad útil requerida (GB)	Frente a 15 GB útiles
30	6,734	Cumple el escenario
90	12,202	Cumple el escenario
180	20,403	No cumple

Así se conserva ET-04, condicionado al cumplimiento de las cuotas y del umbral útil. Si cambian los cuadros diarios, resultados, registros o datos acumulados, se actualiza el cálculo. Más memoria no resuelve una descarga permanentemente inferior a la generación.

4.3.2. Interfaz y objetivo de escritura

Se utiliza la interfaz externa `SD_1`/USDHC2 del Verdin, independiente de su eMMC interna. Se adopta inicialmente el modo *Default Speed*, cuatro bits a 25 MHz con señalización de 3,3 V [6]. Esta elección limita las exigencias de velocidad y evita depender de la conmutación UHS a 1,8 V. Toradex documenta el acceso a tarjetas SD desde Linux en este módulo [10].

El techo bruto del bus es

$$R_{\text{bus}} = \frac{4(25 \times 10^6)}{8} = 12{,}5 \text{ MB/s}. \tag{33}$$

No equivale a la velocidad sostenida del archivo. Como objetivo se plantea escribir un RAW y un resultado de igual tamaño en hasta 2 s:

$$R_{\text{objetivo}} = \frac{2(4\,456\,448)}{2} = 4{,}456448 \text{ MB/s}. \tag{34}$$

El cumplimiento deberá verificarse con el sistema de archivos y la configuración elegidos, incluyendo bloqueos y ráfagas. No se infiere del máximo comercial de escritura de la tarjeta.

4.3.3. Alimentación e integridad de datos

La rama de 3,3 V se dimensionará fuera de los 3 A reservados al SoM. La ficha consultada no publica corriente máxima ni de arranque; por ello la potencia máxima permanece sin valor, en vez de asumir cero. El interruptor de alimentación deberá reconocer la habilitación `SD_1_PWR_EN`, que opera a 1,8 V aunque el bus SD use 3,3 V [6]. La elección del zócalo, desacoplo, protección ESD e interruptor se completará con esos límites.

Se deberá evitar el corte de energía con escrituras activas, cerrar y sincronizar archivos y comprobar su integridad. Las funciones de protección publicadas por Kingston no acreditan por sí solas la conservación del último archivo ni la consistencia del sistema de archivos ante cualquier interrupción. Guardar RAW y resultados en una misma tarjeta tampoco proporciona redundancia frente a su fallo.

La escritura lógica anual presupuestada es 91,12896(365)/1000 = 33,2620704 GB. No equivale a escritura física de NAND; faltan amplificación y operaciones internas. No se atribuye a la referencia de 16 GB el TBW máximo de la familia, que el fabricante asocia a su capacidad mayor [9].

Las entradas, fórmulas, escenarios y restricciones correspondientes se mantienen en el libro de cálculos, con su procedencia y condición de dato publicado, supuesto o verificación pendiente.

5. Selección del sistema de comunicaciones

5.1. Transceptor: Texas Instruments CC1120

Se selecciona el transceptor CC1120 de Texas Instruments [21] como núcleo del enlace bidireccional (IF-10 a IF-13). Sus criterios de selección frente a los requisitos de la práctica 3 [2] son:

- **RF-02 y RN-01:** opera en la banda de 420–470 MHz, que contiene el rango de 435–438 MHz fijado en ET-05; un único circuito integrado cubre transmisión y recepción.
- **Sensibilidad:** la hoja de datos reporta una sensibilidad del orden de −123 dBm a 1,2 kbit/s, adecuada para un enlace de baja tasa con un satélite a 550 km.

- **Diseño de referencia verificado:** TI publica el módulo CC112xEM para 420–470 MHz con esquemático, lista de materiales y trazado [22]. Su reutilización reduce el riesgo técnico y respeta RN-02 (recomendaciones de *layout* del fabricante).
- **Interfaz:** SPI de cuatro hilos más GPIO configurables, compatible con `SPI_1` del Verdin (IF-10/IF-11).
- **Consumo:** baja corriente en recepción y transmisión frente al presupuesto de 200 mW (Rx) heredado, valores a confirmar en la hoja de datos.

Las cifras eléctricas de este apartado son valores típicos de la hoja de datos tomados como referencia de dimensionamiento; deben contrastarse con la revisión vigente del documento antes del cierre.

5.2. Circuito implementado

El esquemático de comunicaciones (hoja `Comunicaciones.SchDoc`) reproduce el diseño de referencia CC112xEM 420–470 MHz v1.1.0 [22] con las siguientes decisiones, tomadas según las notas del propio esquemático de TI:

- **U1 (CC1120RHBR):** QFN-32 con pad expuesto a masa. Los pines AVDD/DVDD y los nodos internos se desacoplan con 47 nF, 10 nF, 1,8 nF y 0,22 μF según la referencia; RBIAS usa 56 kΩ.
- **Reloj:** cristal de 32 MHz (variante con cristal) con dos condensadores de carga de 15 pF. EXT_XOSC se lleva a masa mediante la resistencia de 0 Ω, como exige TI cuando no se monta el TCXO. El TCXO queda sin montar.
- **Alimentación:** no se monta el regulador TPS79930. Siguiendo la nota de TI ("L1 se monta si no se monta U2"), la red de 3,3 V alimenta VDD_REG a través de la ferrita FB, ya que 3,3 V está dentro del intervalo de alimentación del CC1120. Esto elimina un regulador y su disipación.
- **Adaptación y filtro RF:** se conservan los valores de TI (inductores de 15, 27, 43 y 56 nH, condensadores de 2,2 a 39 pF, red de polarización de PA con 56 nH, 18 Ω, 10 nF y 100 pF) entre los pines LNA_P/LNA_N, TRX y PA y el conector coaxial de 50 Ω.
- **Conector J (2 posiciones):** conecta 3V3 y GND en la hoja. Se redefine como *jumper* en serie entre 3V3 y la ferrita para medir la corriente del radio durante pruebas (ver tabla de revisión).
- **Interfaz con la hoja principal:** puertos SPI_MOSI, SPI_MISO, SPI_SCK, SPI_CS, GPIO0, GPIO2, GPIO3, RESET, 3V3 y GND. Los conectores P1/P2 del módulo de evaluación no se incluyen porque radio y computador comparten PCB.

5.3. Interfaz con el computador y niveles lógicos

El CC1120 alimentado a 3,3 V exige $V_{IH} \approx 0{,}8\,V_{DD} \approx 2{,}6$ V, mientras que `SPI_1` del Verdin opera a 1,8 V [6]; la conexión directa no es válida. La hoja `Computador_Abordo.SchDoc` ya resuelve esto con el traductor TXU0304 (U1): VCCA a +1V8_SOM, VCCB a 3V3, con MOSI, SCK y CS hacia el radio y MISO en sentido inverso, y la habilitación `OBC_SPI_OE` con resistencia de pull-down para mantener las salidas en alta impedancia durante el arranque [12]. Las señales GPIO0/2/3 y RESET se conectan sin traductor desde la hoja principal a los pines del CC1120; su adaptación a 1,8 V del SoM queda como parte del contrato de la sección 3.7.

5.4. Presupuesto de enlace preliminar

Se evalúa el enlace descendente (satélite → Medellín) a 435,5 MHz con elevación mínima de 10°. La distancia oblicua para $h = 550$ km y $R_T = 6371$ km es

$$d = \sqrt{(R_T + h)^2 - (R_T \cos\varepsilon)^2} - R_T \sin\varepsilon \approx 1815 \text{ km}, \tag{35}$$

y la pérdida de espacio libre

$$L_{fs} = 32{,}45 + 20\log_{10}(435{,}5) + 20\log_{10}(1815) \approx 150{,}4 \text{ dB}. \tag{36}$$

La potencia recibida es $P_r = P_t + G_t + G_r - L_{var} - L_{fs}$. Supuestos (declarados, no medidos): $G_t = -1$ dBi (antena de monopolo/dipolo), $G_r = 12$ dBi (Yagi en tierra), $L_{var} = 3$ dB (polarización, apuntamiento, atmósfera). La sensibilidad se escala con $S(R) = -123 + 10\log_{10}(R/1200)$ dBm, aproximación conservadora a partir del dato a 1,2 kbit/s. La Tabla 6 resume el margen $M = P_r - S$ y el volumen ideal descargable en 600 s.

Tabla 6: Margen de enlace descendente y volumen ideal por contacto de 600 s.

R (kbit/s)	S (dBm)	M con 14 dBm (dB)	M con 30 dBm (dB)	Volumen ideal (MB)
1,2	−123,0	−5,4	10,6	0,09
9,6	−114,0	−14,4	1,6	0,72
50	−106,8	−21,6	−5,6	3,75

Análisis. (1) La salida del CC1120 (del orden de 14–16 dBm) no cierra el enlace; se necesita una etapa de potencia externa de ≈1 W (30 dBm), coherente con los 2 W eléctricos de Tx del presupuesto heredado. Esta etapa no forma parte del diseño de referencia y queda como **TBD con fecha de cierre antes del diseño de la PCB de RF**. (2) Incluso con 1 W, el margen deseable de 6 dB solo se logra a velocidades cercanas a 1,2–2,4 kbit/s. (3) Con la tasa útil de 667 kbit/s derivada en la sección 3.11, el volumen descargable (<4 MB/día en el mejor caso de la tabla) está muy por debajo de los 50 MB de imágenes presupuestados. Por tanto, el CC1120 UHF queda dimensionado para **telemetría, comandos y descarga de imágenes muy reducidas**; la descarga masiva exige reducir el volumen por captura o añadir un enlace de mayor tasa (banda S), decisión ya anticipada como TBD en la práctica 3. Esta es la principal limitación de la solución y se declara como riesgo R1 en la sección 11.

5.5. Evaluación del transceptor y alternativas

Cumplimiento del CC1120 frente a los requisitos.

Requisito/ET	Resultado	Observación
ET-05, RN-01 (435–438 MHz)	Cumple	Banda 420–470 MHz con el diseño de referencia.
RF-02 (telemetría y comandos)	Cumple	Tasas de 1,2 a decenas de kbit/s; SPI de 4 hilos.
ET-06 ($\geq$ 9600 bit/s)	Cumple con límite	Cierra con etapa de potencia externa y margen reducido (Tabla 6).
Salida de potencia (2 W eléctricos de Tx, IF-03)	No cumple solo	El CI entrega $\approx$ 14–16 dBm; falta una etapa de $\approx$ 30 dBm.
Descarga de 50 MB/día de imágenes	No cumple	Ninguna tasa viable en UHF narrowband lo permite (véase abajo).

Alternativas con el mismo circuito de referencia. La nota del esquemático de TI indica que el mismo diseño sirve para CC1120 y CC1125, cambiando el cristal de 32 MHz por uno de 40 MHz [22]. El CC1125 es la variante de TI optimizada para sensibilidad y selectividad en banda estrecha; mejora el margen del enlace a tasas bajas, pero no aumenta la tasa máxima ni la potencia de salida, por lo que no resuelve ninguno de los dos incumplimientos. Otros dispositivos de la familia CC112x/CC120x difieren en pines, potencia o función (p. ej., solo transmisión), y deben verificarse uno a uno antes de asumir compatibilidad. La conclusión es que **cambiar de CI dentro de esta familia no resuelve la brecha; lo que la resuelve es la potencia de transmisión y reducir el volumen de datos**.

Alternativa de mayor tasa (cambio de enlace). Para cubrir los 667 kbit/s útiles sería necesario un transceptor distinto (banda S/2,4 GHz) y un circuito nuevo, no el de TI. Con una estimación en 2,4 GHz, $L_{fs} = 150{,}4 + 20\log_{10}(2400/435{,}5) \approx 165{,}2$ dB. A 667 kbit/s se requiere $P_r \approx -174 + 10\log_{10}(667 \times 10^3) + NF + E_b/N_0 \approx -100$ dBm (con $NF = 6$ dB y $E_b/N_0 = 10$ dB como supuestos). Con $P_t = 30$ dBm, $G_t = 6$ dBi (parche), $G_r = 25$ dBi (parábola en tierra) y 3 dB de pérdidas: $P_r = 30 + 6 + 25 - 3 - 165{,}2 = -107{,}2$ dBm, es decir un margen de ≈ -7 dB. Esa opción exige antena de 1U desplegable o potencia mayor y supera el alcance de esta PCB, por lo que se descarta para esta etapa.

Decisión. Se conserva el CC1120 (con la opción de sustituirlo por el CC1125 en el mismo circuito si la prueba de enlace exige más sensibilidad) y se modifica el sistema en tres puntos:

1. **Etapa de potencia RF externa de ≈1 W (30 dBm)** entre el pin PA del CC1120 y la antena, con conmutación Tx/Rx y habilitación `PA_EN` desde un GPIO del radio. Con una eficiencia del 50 % consume $1/0{,}5 = 2$ W en transmisión, a 5 V son 0,4 A, coherente con los 2000 mW de IF-03. Especificación: salida $\geq$ 30 dBm a 435–438 MHz, entrada $\leq$ 14 dBm, alimentación 5 V, impedancia 50 Ω. La referencia de componente se fija en la etapa de BOM.

2. **Productos de imagen a bordo.** El Verdin iMX8M Plus tiene capacidad para generar índices espectrales y miniaturas, por lo que se descargan productos reducidos y las imágenes RAW se conservan en la microSD para descarga selectiva.

3. **Modificación de requisitos.** RF-02 se limita a telemetría, comandos y productos de imagen reducidos por UHF; ET-06 se reformula como tasa de 4,8 kbit/s con margen de enlace ≥ 4 dB.

Presupuesto de datos y enlace revisado. Supuestos: 10 productos por día de 128×128 píxeles de 8 bits más 4 kB de metadatos ($16{,}4 + 4 = 20{,}4$ kB), telemetría de 100 B cada 120 s (720 registros, 72

kB), eficiencia del enlace $\eta = 0{,}7$ y tasa de 4,8 kbit/s:

$$D_{dia} = 10(20{,}4) + 72 = 276 \text{ kB}, \tag{37}$$

$$T_{contacto} \geq \frac{8D_{dia}}{\eta R} = \frac{8(276 \times 10^3)}{0{,}7(4800)} \approx 657 \text{ s}. \tag{38}$$

Se adopta un contacto diario total ≥ 700 s (dos pasos de ≈6 min), supuesto a verificar con el análisis orbital. La sensibilidad a 4,8 kbit/s es $S = -123 + 10\log_{10}(4800/1200) = -117{,}0$ dBm, y con $P_t = 30$ dBm: $P_r = -112{,}4$ dBm, margen de 4,6 dB, que sube a 6,6 dB si la antena terrestre tiene $G_r = 14$ dBi. Esto fija un requisito de la estación terrestre (Yagi de ≥ 14 dBi). Energía de transmisión: 2 W × 700 s = 1400 J ≈ 0,39 Wh por día, compatible con la batería 2S (ET-01). La descarga a 9,6 kbit/s también se admite como modo de contingencia con margen de 1,6 dB.

6. Restricciones para el diseño de la PCB

Esta sección deriva las condiciones que deberá cumplir el diseño físico a partir de las hojas de datos, el diseño de referencia del CC1120 [22], las especificaciones de la práctica 3 [2] y cálculos propios. En la matriz se distingue entre condiciones **exigidas por una fuente técnica** (F) e **inferencias propias** (I). Cuando un valor depende del apilamiento de capas de la guía de enrutamiento, se registra el objetivo eléctrico y qué falta por definir.

6.1. Cálculos de soporte

Ancho de pista para la rama de 5 V del SoM (3 A). Con la relación de IPC-2221 para capa externa, $I = k\,\Delta T^{0{,}44} A^{0{,}725}$, con $k = 0{,}048$, $I = 3$ A y un aumento admisible $\Delta T = 10\,^{\circ}\text{C}$:

$$A = \left(\frac{3}{0{,}048\,(10)^{0{,}44}}\right)^{1/0{,}725} \approx 74{,}2 \text{ mil}^2, \qquad w = \frac{A}{1{,}378 \text{ mil}} \approx 53{,}8 \text{ mil} \approx 1{,}37 \text{ mm (1 oz)}. \tag{39}$$

La corriente no basta para fijar el ancho: en vacío no hay convección y el calor sale solo por conducción y radiación, por lo que el valor es un mínimo. Se adopta como objetivo $w \geq 2$ mm o polígono. La resistencia lineal de 1 oz (35 μm, $\rho = 1{,}72 \times 10^{-8}\ \Omega\,\text{m}$) es $\rho/(tw) \approx 0{,}25$ mΩ/mm para 2 mm. Si se reserva 20 mΩ de los 50 mΩ de la sección de alimentación para el cobre, la longitud máxima del trayecto es $20/0{,}25 \approx 80$ mm.

Pérdida de tensión a 3 A. Para $R_{trayecto} = 50$ mΩ la caída máxima es $3(0{,}05) = 0{,}15$ V, coherente con el margen de 4,90–4,75 V ya definido.

Pares diferenciales USB 3. Se fija impedancia diferencial objetivo de 90 Ω ± 10 % (valor de la especificación USB). La geometría (ancho y separación) *depende del apilamiento* y se resuelve con el calculador de impedancia del fabricante cuando se defina el *stack-up*.

Línea RF. Impedancia objetivo 50 Ω ± 10 % en microstrip, con $\varepsilon_r \approx 4{,}2$ del FR-4 como supuesto preliminar; ancho resuelto con el mismo calculador.

6.2. Matriz única de restricciones

Tabla 7: Matriz de restricciones de la PCB (F: fuente técnica; I: inferencia propia).

ID y trazabilidad	Restricción y alcance	Fuente y fundamento	Aplicación y verificación
PCB-01; RNF-01, ET-03	Contorno $\leq 90 \times 90$ mm. Toda la PCB.	F: práctica 3 [2], ET-03.	Regla de contorno en el diseño físico; DRC. Pendiente.
PCB-02; IF-01, ET-01	Riel +5V_SOM: 3 A, caída total del trayecto ≤ 50 mΩ ($\pm 5\,\%$ en el módulo). Entrada de potencia $\rightarrow$ Verdin.	I: cálculo de caída de la sección de alimentación; F: tolerancia del módulo [6].	Directiva de ancho mínimo de red; medir resistencia en el diseño. Pendiente.
PCB-03; IF-01	Ancho de pista +5V_SOM ≥ 2 mm o polígono, 1 oz, $\Delta T \leq 10\,^{\circ}$C.	I: IPC-2221 (cálculo anterior); ancho mínimo 1,37 mm.	Regla de ancho en clase de redes `PWR`. Pendiente.
PCB-04; IF-01	Desacoplo del SoM junto a los contactos de +5V_SOM; retorno de masa directo.	F: guía de diseño de placa portadora Verdin [8].	Nota en el esquemático y regla de ubicación. Se verifica en el diseño físico.
PCB-05; IF-08	Pares USB3 del puerto USB_2: impedancia diferencial 90 $\Omega \pm 10\,\%$, longitudes igualadas dentro del par, sin cortes de plano de referencia. Zona J_CAM.	F: especificación USB 3.x y guía Verdin [8].	Directiva de par diferencial; geometría depende del *stack-up* (TBD).
PCB-06; IF-09	Bus SD de 4 bits a 25 MHz: pistas cortas, longitudes agrupadas, desacoplo del zócalo y ESD cerca del conector.	F: Toradex [10], ESD321 [18].	Clase de redes `SD`; tolerancia de longitud TBD según guía de enrutamiento.
PCB-07; IF-10, IF-11	SPI_1 hacia el traductor de niveles y CC1120: traductor cerca del radio, sin cruzar la zona RF.	I: separación de ruido digital y RF; F: niveles del CC1120 [21].	Regla de clase `SPI_COM`; revisión manual de ubicación.
PCB-08; IF-12, RN-02	Línea RF 50 $\Omega \pm 10\,\%$ entre red de adaptación y SMA P3, lo más corta posible, sin vías ni giros de 90°.	F: diseño de referencia CC112xEM [22]; I: objetivo de impedancia.	Directiva de impedancia en la red RF; ancho TBD con el *stack-up*.
PCB-09; IF-12, RN-02	Pad expuesto del CC1120 a masa con vías térmicas; plano de masa continuo bajo la zona RF.	F: referencia TI [22].	Nota en el esquemático; inspección de capas y DRC.
PCB-10; IF-12	Desacoplo del CC1120 (47 nF/10 nF) a ≤ 2 mm de cada pin AVDD/DVDD; cristal X1 y sus cargas junto a XOSC_Q1/Q2.	F: referencia TI [22]; I: distancia máxima.	Regla de ubicación; verificación manual.
PCB-11; IF-12, ET-05	Los valores de la red de adaptación RF no se modifican respecto a la referencia en 420–470 MHz.	F: referencia TI [22].	Revisión de la BOM contra la lista de partes de TI.

ID y trazabilidad	Restricción y alcance	Fuente y fundamento	Aplicación y verificación
PCB-12; IF-03, RNF-02	Separar zona RF de las conversiones DC-DC y de los buses de alta velocidad (USB3, SD).	I: RNF-02 (EMI).	Nota de ubicación; revisión manual.
PCB-13; IF-14, IF-16	I2C_1 y UART_1 hacia conectores GH: señales externas a 3,3 V, pull-ups dimensionados con la capacitancia del bus.	F: contrato de interfaces de la sección 3.	Nota en esquemático; cálculo de pull-ups.
PCB-14; RA-01, ET-07	Todos los componentes con rango −40 a +85 °C; disipación del SoM sujeta al estado térmico.	F: hojas de datos; [6].	Revisión de la BOM; análisis térmico pendiente.
PCB-15; RA-03	Conectores con retención mecánica; SMA y JST GH con anclaje; sin componentes pesados sin apoyo.	I: vibración de lanzamiento.	Nota de diseño; revisión mecánica posterior.
PCB-16; fabricación	Anchos, separaciones, taladros y anillos mayores que los mínimos del proveedor (sección 7).	F: capacidades del proveedor.	Reglas de diseño físico; DRC. Pendiente.

7. Condiciones de fabricación

Se toma como proveedor de referencia JLCPCB, por tener capacidades públicas para placas de 4 capas [23]. Consulta: 26 de octubre de 2026. No se genera pedido ni archivos de fabricación.

Tabla 8: Condiciones de fabricación preliminares.

Parámetro	Valor adoptado	Fundamento
Número de capas	4 (señal–masa–potencia–señal)	El proveedor ofrece 4 capas con impedancia controlada [23]; el diseño de referencia de TI usa 4 capas [22].
Material	FR-4; espesor total 1,6 mm (TBD)	Supuesto estándar; se confirma con el *stack-up* de la guía de enrutamiento.
Cobre	1 oz externo, 0,5 oz interno (supuesto)	Compatible con el cálculo de la pista de 3 A; interno por confirmar.
Pista/separación mínima del proveedor (4–6 capas)	3,5 mil (0,09 mm)	Capacidad publicada [23].
Pista/separación de diseño objetivo	$\geq$ 0,127 mm (5 mil)	Inferencia: margen sobre el mínimo para reducir riesgo de fabricación.
Taladro mínimo (multicapa)	0,2 mm	Capacidad publicada [23].

Parámetro	Valor adoptado	Fundamento
Taladro de vía de diseño	0,3 mm con anillo $\geq$ 0,15 mm	Inferencia: sobre el mínimo del proveedor (anillo 0,13 mm con 1 oz).
Distancia cobre–borde	$\geq$ 0,4 mm (inferencia, a confirmar)	Valor de documentación de terceros; se verifica con el proveedor.
Servicios especiales	Impedancia controlada (RF y USB3)	Se solicita con el *stack-up* por defecto del proveedor [23].

Las huellas del CC1120 (QFN-32 con pad expuesto) y de los pasivos 0402 son implementables con estas capacidades: la separación pad–pista de diseño de 0,127 mm supera el mínimo del proveedor. Queda pendiente confirmar el servicio de impedancia con el *stack-up* definitivo.

8. Incorporación de restricciones al esquemático

Las restricciones que Altium admite como reglas se registran con directivas *Parameter Set* asociadas a redes o grupos de redes; el resto queda como nota y entrada de la matriz. Esta correspondencia no equivale a que la regla ya funcione: el DRC de la geometría se comprobará en la guía de enrutamiento.

ID	Mecanismo propuesto	Redes o alcance	Estado
PCB-02, 03	Parameter Set de ancho mínimo y clase de redes `PWR`	+5V_SOM, +5V_EPS_IN y retorno	Pendiente de configurar en el diseño físico
PCB-05	Parameter Set de par diferencial (impedancia 90 Ω)	Pares USB3 de J_CAM	Pendiente; ancho por *stack-up*
PCB-06, 07	Clases de redes `SD` y `SPI_COM`	Bus SD y SPI_1	Pendiente
PCB-08	Parameter Set de impedancia 50 Ω	Red RF entre U1 y P3	Pendiente; ancho por *stack-up*
PCB-04, 09, 10, 12, 15	Nota de esquemático (no codificable como regla)	Zonas indicadas	Registrada como nota y entrada de la matriz
PCB-01, 14, 16	Regla del diseño físico / revisión de BOM	Contorno y componentes	Regla pendiente en el diseño físico

9. Organización jerárquica y estrategia de reutilización

El proyecto de Altium (`PCB_Project.PrjPcb`) tiene una hoja principal `Top_Sheet.SchDoc` y dos hojas subordinadas, una por bloque funcional:

- **Top_Sheet:** muestra los dos bloques y sus conexiones. Los puertos 3V3 y GND alimentan ambas hojas; cuatro señales SPI (MOSI, MISO, SCK, CS) unen los bloques; y GPIO0, GPIO2,

GPIO3 y RESET conectan el computador con los pines de control del radio. Las direcciones de los puertos coinciden entre las entradas de hoja y los puertos de las hojas hijas.

- **Computador_Abordo.SchDoc:** conectores del módulo Verdin (alimentación, SPI_1, UART, SD, recuperación y reinicio), traductores de niveles TXU0304 (SPI) y TXU0202 (UART de actitud), interruptor de alimentación de la microSD, zócalo microSD, conector JST GH de actitud y condensadores de desacoplo de +5V_SOM.
- **Comunicaciones.SchDoc:** CC1120, cristal, red de adaptación RF, desacoplo y conector coaxial.

Los alcances de los identificadores de red son locales a cada hoja salvo los puertos, lo que evita colisiones de nombres; los nombres de red usan prefijos de función (`OBC_`, `SD_`, `SPI_`).

Reutilización. Se identifican patrones reutilizables: (i) el bloque de adaptación de niveles (TXU0202 y TXU0304) repite la misma topología con distinto número de canales; (ii) el desacoplo de alimentación (47 nF/10 nF por pin) se repite en el radio y en el SoM; (iii) los conectores JST GH comparten símbolo y huella. Dado que cada función aparece una sola vez, no se usa diseño multicanal ni hojas repetidas; se evita introducir repetición artificial. El bloque de comunicaciones queda como hoja independiente y reutilizable para otra banda cambiando el cristal y la red RF.

10. Revisión eléctrica y coherencia

Se realizó una revisión manual de las hojas capturadas (hoja principal, computador y comunicaciones), complementaria al ERC de Altium. La Tabla 10 registra lo encontrado y su resolución.

Tabla 10: Registro de la revisión del esquemático.

#	Hallazgo	Resolución
1	En `Comunicaciones.SchDoc` los designadores están sin anotar (C?, L?, R?, U?, Y?, J?, FB?), y el panel de proyecto marca la hoja con estado pendiente.	Ejecutar *Annotate* sobre todo el proyecto antes del ERC y recompilar; no se aceptan designadores duplicados.
2	Conector de 2 posiciones en la hoja de comunicaciones conectado directamente a 3V3 y GND (redundante con la alimentación de la hoja principal).	Se convierte en *jumper* en serie entre 3V3 y la ferrita para medir la corriente del radio; en el diseño físico se puede sustituir por un puente de 0 Ω.
3	SPI_1 del SoM a 1,8 V frente a $V_{IH} \approx 2{,}6$ V del CC1120.	Resuelto con el TXU0304 (U1) en la hoja del computador, con `OBC_SPI_OE` en pull-down.
4	El esquemático de referencia incluye TPS79930 (U2) y TCXO; la implementación usa solo la ferrita y el cristal.	Coherente con las notas de TI; se documenta como variante (sección 5). Verificar que 3V3 no supere el máximo del CC1120 durante transitorios.

#	Hallazgo	Resolución
5	La etapa de potencia RF de 1 W no aparece en el esquemático actual.	Se incorpora como sub-bloque de la hoja de comunicaciones entre el pin PA y el coaxial, según la especificación de la sección 5.5.
6	Las líneas de alimentación 3V3 y +5V del bloque aparecen como etiquetas sin fuente en las hojas; falta el conector de entrada de potencia (J_EPS_PWR), con su protección.	Se incorpora el conector de potencia de la sección de conectores, con la protección de sobrecorriente seleccionada para el riel de 5 V (TPS25947/8).
7	GPIO0, GPIO2, GPIO3 y RESET del radio llegan a pines del SoM de 1,8 V sin traductor.	Se asignan a GPIO del Verdin con adaptación a 3,3 V mediante el traductor adicional de la familia TXU ya empleada.

ERC y control de calidad. El ERC se ejecuta sin desactivar comprobaciones globales. Las advertencias aceptadas se limitan a pines de alimentación de símbolos del SoM que se alimentan por red etiquetada y a pines no conectados (NC) del CC1120, que se marcan con *No ERC*. Cualquier error real se corrige antes de la entrega.

Cambios respecto a la práctica 3 (comunicaciones). (a) ET-06 pasa de $\geq$ 9600 bit/s a 4,8 kbit/s con margen de 4,6 dB y 9,6 kbit/s como contingencia; (b) se agrega una etapa de potencia RF de 1 W; (c) los 50 MB/día de imágenes se sustituyen por 276 kB/día de productos reducidos; (d) se añade un traductor de niveles para el SPI. Estos cambios afectan el presupuesto de energía (+2 W en Tx), el requisito de la estación terrestre ($G_r \geq 14$ dBi) y el espacio en la PCB.

11. Riesgos, limitaciones y asuntos pendientes

ID	Riesgo o limitación	Mitigación
R1	El enlace UHF no permite descargar imágenes completas.	Productos reducidos a bordo; imágenes RAW por descarga selectiva; enlace de mayor tasa en una versión futura.
R2	Margen de enlace de 4,6 dB, inferior al deseable de 6 dB.	Antena terrestre $\geq$ 14 dBi; modo a 1,2 kbit/s con 10,6 dB de margen.
R3	Consumo de 2 W durante Tx.	Operación en modos excluyentes; límite de 700 s/día.
R4	Frecuencia y potencia sujetas a regulación de la UIT y de la autoridad nacional.	Confirmar la asignación antes de cualquier transmisión.

ID	Riesgo o limitación	Mitigación
R5	Cifras de sensibilidad y consumo del CC1120 son datos típicos de la hoja de datos.	Se contrastan con la revisión vigente de la hoja de datos durante la selección de la BOM.
R6	El apilamiento de capas define los anchos de RF y USB3.	Se fija en la guía de enrutamiento.

12. Conclusiones

Se completó el diseño electrónico del procesador y de las comunicaciones. Se evaluó el CC1120 contra los requisitos: cumple frecuencia, telemetría y comandos, pero no potencia ni descarga masiva de imágenes. Las alternativas dentro de la misma familia no resuelven la brecha, por lo que se agregó una etapa de potencia, se redujo el volumen descargado y se redefinieron las especificaciones afectadas. Las restricciones eléctricas y de fabricación quedaron en una matriz única trazable.

Anexo A: estructura del repositorio y README

- `/Altium`: proyecto, hojas y librerías propias.
- `/Datasheets`: CC1120, CC112xEM, Verdin iMX8M Plus, TXU0304/TXU0202, TPS25947/8, ESD321, microSD Kingston, JST GH.
- `/Calculos`: hoja de cálculo con enlace, datos, energía y restricciones.
- `/Informe`: fuentes LaTeX y PDF.
- `README.md`: identifica la tarjeta (PCB integrada central y de comunicaciones del CubeSat UD34), los integrantes, la versión de Altium utilizada y las instrucciones para abrir `PCB_Project.PrjPcb`.

Los commits describen cada cambio de diseño y cada fuente se registra con fabricante, referencia, revisión y enlace.

Referencias

[1] Departamento de Ingeniería Electrónica, Universidad de Antioquia. *Práctica 4: Diseño Electrónico y Captura Esquemática*. Archivo suministrado: `lab004_2598575_20262.pdf`. Véanse descripción, procedimiento 1 y entregables.

[2] D. F. Yépez Taimal y S. Cáceres Vásquez. *Práctica 3: Requisitos, especificaciones y arquitectura electrónica del CubeSat UD34*. 28 de septiembre de 2026. Archivo suministrado: `Diseño_Lab3.pdf`. Véanse secciones 2–4 y 9–10; cuadros 16–19.

[3] XIMEA. *MQ022HG-IM-SM5X5-7NIR2: especificaciones del modelo*. https://www.ximea.com/products/hyperspectral-imaging/xispec-hyperspectral-miniature-cameras/imec-sm-range-600-1000-usb3-hyperspectral-camera. Consulta: 24 de octubre de 2026.

[4] XIMEA. *xiSpec2 Technical Documentation*. Versión 2.03 según portada, septiembre de 2026; pies de página V2.00. Secciones 3.4, 4.1 y 10.1. https://www.ximea.com/getattachment/

b750b3ca-2b30-42bf-bc83-4c5261ef52c6/xiSpec-Hyperspectral-HSI-mini-cameras_Technical-manual-DWL_manual.pdf. Consulta: 24 de octubre de 2026.

[5] XIMEA. *XIMEA Linux Software Package*, Supported platforms. https://www.ximea.com/support/wiki/apis/XIMEA_Linux_Software_Package. Consulta: 24 de octubre de 2026.

[6] Toradex. *Verdin iMX8M Plus V1.1 Datasheet*. Revisión documental 1.8, 22 de junio de 2026. Tablas 7, 30 y 72; secciones 5.5 y 8.5–8.6. https://docs.toradex.com/116795-verdin_imx8mp_datasheet.pdf. Consulta: 24 de octubre de 2026.

[7] Toradex. *PCN: 0063 Verdin iMX8M Plus Quad 4GB IT V1.1A to V1.1B*. Actualizado el 12 de diciembre de 2023. https://docs.toradex.com/114344-pcn-0063-v11a-v11b-20231127.pdf. Consulta: 24 de octubre de 2026.

[8] Toradex. *Verdin Carrier Board Design Guide*. Versión 1.2, 15 de septiembre de 2022. Sección 3, especialmente 3.1. https://docs.toradex.com/108140-verdin-carrier-board-design-guide.pdf. Consulta: 24 de octubre de 2026.

[9] Kingston. *Industrial microSD Memory Card*, serie SDCIT2. Ficha de dos páginas; identificador MKD-02122026. https://www.kingston.com/datasheets/sdcit2_en.pdf. Consulta: 25 de octubre de 2026.

[10] Toradex. *SD/MMC Card (Linux)*. https://developer.toradex.com/linux-bsp/application-development/peripheral-access/sdmmc-card-linux/. Consulta: 25 de octubre de 2026.

[11] J.S.T. Mfg. Co., Ltd., *GH connector: Product Profile*. https://www.jst-mfg.com/product/index.php?lang=2&series=105. Consultado el 25 de octubre de 2026.

[12] Texas Instruments, *TXU0202*, SCES942A, revisión de marzo de 2022. Secciones 6, 7.3, 7.5, 9.3 y 12.1. https://www.ti.com/lit/ds/symlink/txu0202.pdf. Consultado el 25 de octubre de 2026.

[13] Texas Instruments, *SN74AXC2T245*, SCES879A, febrero de 2024. https://www.ti.com/lit/ds/symlink/sn74axc2t245.pdf. Consultado el 25 de octubre de 2026.

[14] NXP Semiconductors, *i.MX 8M Plus Applications Processor Datasheet for Industrial Products*, IMX8MPIEC, rev. 2, febrero de 2023, tabla 26, p. 38. Copia del documento del fabricante: https://static6.arrow.com/aropdfconversion/cb2b2904debebb012b3268b4bb38d817cef2cc4d/imx8mpiec.pdf.

[15] YAGEO, *RC0603FR-0710KL, specification sheet*. https://www.yageogroup.com/component-documentation/download/specsheet/RC0603FR-0710KL.

[16] YAGEO, *RC0603FR-0747KL, specification sheet*. https://www.yageogroup.com/component-documentation/download/specsheet/RC0603FR-0747KL.

[17] KEMET/YAGEO Group, *C0603C104K3RACTU, specification sheet*. https://yageogroup.com/component-documentation/download/specsheet/C0603C104K3RACTU?lang=en.

[18] Texas Instruments, *ESD321*, SLVSEN8C, junio de 2025, secciones 4, 5.4–5.6 y 7.4. https://www.ti.com/lit/ds/symlink/esd321.pdf. Fuentes consultadas el 25 de octubre de 2026.

[19] Texas Instruments, *TPS25947xx*, SLVSFC9C, revisión C, mayo de 2026, secciones 4 y 6.5. https://www.ti.com/lit/ds/symlink/tps25947.pdf. Consultado el 26 de octubre de 2026.

[20] Texas Instruments, *TPS25948xx*, SLVSGT9D, revisión D, abril de 2026, secciones 4–6.5. https://www.ti.com/lit/ds/symlink/tps25948.pdf. Consultado el 26 de octubre de 2026.

[21] Texas Instruments. *CC1120: High-Performance RF Transceiver for Narrowband Systems*, hoja de datos. https://www.ti.com/product/CC1120.

[22] Texas Instruments. *CC112xEM 420–470 MHz Reference Design*, v1.1.0: esquemático, lista de partes y *layout*. Archivos suministrados: `CC112xEM_420_470_schematic.pdf`, `CC112xEM_layout.pdf`, `CC1120EM_420_470_Partlist.xls`.

[23] JLCPCB. *PCB Manufacturing & Assembly Capabilities*. https://api.jlcpcb.com/capabilities/Capabilities. Consulta: 26 de octubre de 2026.