#### Project6 Verilog 完成流水线 CPU 开发

#### 一、顶层设计



```
61 module mips (
                 input clk, input reset
          64
65
           PIPELINE_F pipeline_f(
.CLK(clk),
.Reset(reset),
.Stall(Stall),
                                                                            //输入来自MIES標件的时钟信号,控制ITU的时钟周期 /**/
//输入来自MIES標件的頁位信号,控制ITU是否青空 /**/
//输入来自冲突单元的暂停信号,控制ITU是否暂停 //输入来自冲突甲元的暂停信号,控到ITU是否暂停 //输入来自必跟昨(D级知路)的下一条PC可能的值,输入来自D级的跳转指令的IFU的下一个值 //输入来自D级的跳转指令的IFU的下一个值
    83
84
85
                  .PCSel (PCSel) .
                .NPCOut (NPCOut) ,
                .Instr_F(Instr_F),
.PCPlus4_F(PCPlus4_F)
                                                                            //輸出F级的指令
//輸出F级的PC+4
   86
87
                                                                                                                     To: D級寄存器
    89
         //F級部件产生指令和PC+4
  51
52 ////////
53 //D級音存器
  94 REGISTER D register_d(
95 .Instr_F(Instr_F),
96 .FCPlus4_F(FCPlus4_F),
97 .CLK(clk),
98 .Stall(Stall),
99 .Reset(reset),
                                                                          //輸入来自F級部件(IM)的指令
//輸入来自F級部件(IFU)的PC++4
//輸入来自MIPS模块的时钟信号
//輸入来自MIPS模块的更位信号
//輸入来自MIPS模块的更位信号
                                                                                                                                                                                        /xx/
                                                                            //輸出D級的指令 To: D級部件 E級寄存器 冲突单元
//輸出D級的PC+4 To: D級部件 E級寄存器
             .Instr_D(Instr_D),
.PCPlus4_D(PCPlus4_D)
 101
 103
         );
//D級寄存器产生D級的指令和PC+4
         106
107

    //BCIass
    cal_r cal_i load store

    //EXT 符号作展器
    //cal_i load store

    //EXT 符号作展器
    //cal_i load store

    //EXT 符号作展器
    //Bclass clars

    //EXT PACHER D SUPENISH
    //Bclass cal_r cal_i load store

    //CMP 比較器
    //Bclass cal_r cal_i load store

    //EXT PACHER D SUPENISH
    //Bclass cal_r cal_i load store

    //MFRSTD 接发指令在50度要读取的GRFRD209值
    //Bclass cal_r cal_i load store

 108
 110
            PIPELINE D pipeline_d(
.CLK(clk),
.Reset(reset),
.RegWrite W(RegWrite_W),
.RD W(RD_W),
.Instr D(Instr_D),
.MUNKFWDOUL(MUNKFWDOUT),
.PCPlusd D(CFDLusd_D),
.ALUOULPUT M(ALUOULPUT_M),
.ForwardRSD),
.ForwardRSD(ForwardRSD),
.ForwardRTD(ForwardRTD),
                                                                          //輸入来自MIPS模块的时钟信号
/输入来自MIPS模块的复位信号
/输入来自MISB存储的写入信号,控制是否写入寄存器堆
/输入来自MISB存储的写入地址,决定写入的地址
/输入来自MISB印件(MISREWI) 的写入数据,整转发所需
/输入来自MISB存储的IDL编址、转次所需
/输入来自MISB存在的IDL编址、转次所需
/输入来自MISB存在的IDL编址、转次所需
/输入来自一次单元的IRS转发控制信号
127
128
129
130
                                                                            //输入来自W级寄存器的PC+4,是用来输出display的
              .PCPlus4_W(PCPlus4_W),
              .EXTOut (EXTOut) , .NPCOut (NPCOut) ,
                                                                             // 輸出立即數扩展结果 To: E級寄存器
// 輸出下一条可能的PC值 To: E級部件
// 輸出PC选择信号
// 輸出BC选择信号,在D级就提前产生写信号,之后在流水线中传输
                                                                            //輸出立即数扩展结果
                .EXTOUT (EXTOUT),
.NPCOUT (NPCOUT),
.PCSel (PCSel),
.RegWrite_D(RegWrite_D),
.RSV_D(RSV_D),
.RTV_D(RTV_D)
                                                                                                                                                                                      To: E级寄存器
 133
                                                                             //輸出GRFRD1 To: E級寄存器
//輸出GRFRD2 To: E級寄存器
         //D級部件产生 立即数扩展结果 跳转指令后PC的值 PC选择信号 D级指令写信号 寄存器两个读取的值
 136
 138
 139
                                                                            //输入来自MIPS模块的时钟信号
//输入来自MIPS模块的更位信号,实质上是青空信号,相当于插入MOP
//输入来自小实单元的整体信号,实质上是青空信号,相当于插入MOP
//输入来自D级带存器的指9C+4
//输入来自D级带作(MFRID)的GRFRD1
//输入来自D级带作(MFRID)的GRFRD1
//输入来自D级带作(MFRID)的可信号
//输入来自D级带作。(CONTROLLER D)的写信号
//输入来自D级带存器的指令的容荷存器地址1
//输入来自D级带存器的指令的容荷存器地址2
               REGISTER_E register_e(
 140
               REGISTER E register_e(
.CLK(clk),
.Reset(reset),
.FlushF(Stall),
.Instr_D(Instr_D),
.FCPlus4_D(FCPlus4_D),
.RCP_Us4_D(FCPlus4_D),
.RTV_D(RTV_D),
.RTV_D(RTV_D),
.RTV_D(RTV_D),
.RTO_LD(EXTOUL),
.RegWrite_D(REXTOUL),
.RS_D(Instr_D[25:21]),
.RT_D(Instr_D[20:16]),
.RD_D(Instr_D[15:11]),
 141
 142
 143
 145
 146
                                                                            .Instr_E(Instr_E),
.PCPlus4_E(PCPlus4_E),
.RSV_E(RSV_E),
.RTV_E(RTV_E),
.EXTOut_E(EXTOut_E),
.RegWrite_E(RegWrite_E),
```

```
//輸出医級指令的疾育存益地址 TO: 波轄用・不管了,买除上它的作用在E級部件中横Instr_E代普了
//輸出医級指令的疾育存益地址 TO: 波轄用・不管了,买除上它的作用在E級部件中被Instr_E代普了
//輸出医級指令的写育存益地址 TO: 波轄用・不管了,买除上它的作用在E級部件中被Instr_E代替了
                   //E級部件
//ALU 算术逻辑运算单元
//CONTROLLER_E E級控制器
                                                                                                                                                 //cal_r cal_i load store //cal_r cal_i load store jal
         //MUXALUOutput 选择ALU的输出,
//用来区分一般的对寄存器进行算术操作的指令和对31号寄存器进行操作的指令的输出
                                                                                                                                                 //cal_r cal_i load store jal
         //MDXRDE 法接事正的写入寄存器的地址、由该核样輸出连接至冲突单元,不然E級的写地址会错误//calr cali load store jal
//MDXALUB 法择ALU的第二个操作就是寄存器数还是立即数 //calr cali load store
//METRSE 法検ALU的第二个操作数的转发 //calr cali load store
//METRSE 法体ALU的第二个操作数的转发 //calr cali load store
               PIPELINE_E pipeline_e(
                                                                            //输入周的特值号
//输入集自E级寄存器的指令
//输入集自E级寄存器的指令
//输入集自E级寄存器的GRFRD1
//输入集自E级寄存器的GRFRD1
//输入集自经验音样的MERTED1
//输入集自经验音器的HERTED1
//输入集自中突单元的RETE增值号
//输入集自中突单元的RETE增值号
//输入集自中突单元的RETE增值号
//输入集自生级寄存器的LFC+4,为对31号寄存器进行51章操作的数准备
                FIFELINE E pipeline e(
.CLK(clk),
.Reset(reset),
.Instr_E(Instr_E),
.RTV_E(RTV_E),
.RSV_E(RSV_E),
.EXTOUL F(EXTOULE),
.MUXERWDOUL (MUXERWDOUL),
.MUXERWDOUL (MUXERWDOUL),
.NILORINE MOREONEMENT
 182
                .ALUOutput_M(ALUOutput_M),
.ForwardRSE(ForwardRSE),
.ForwardRTE(ForwardRTE),
 186
 187
           Start(Start), //輸出系統模块自动信号 To: 冲突单元 Busy(Busy), //輸出系統模块整忙信号 To: 冲突单元 ALUOutput (ALUOutput), //輸出系統模块繁忙信号 To: 冲突单元 To: M级寄存器 WriteRd_E(WriteRd_E), //輸出具正的形成的写真结果 To: M级寄存器 //输出具正的形成的写真结果 To: M级寄存器 //输出更写入内存的影響。
 189
 190
191
192
                                                                           //输出再正的E级的与人地址 To: M级寄存器 /* 再正的经过的选择后的与人地址在E级确定*//输出要写入内存的数据,应该来自经过转发MFRTE选择器选择的数据 To: M级寄存器
193
194
195
196
197
198
199
200
         );
//E級部件产生 ALU的运算结果 E級的真正的写入地址 E級的真正的写入数据
              M扱寄存器
REGISTER M register_m(
.CLK(clk),
.Reset(reset),
.Instr_E(Instr_E),
.RTV E(WriteData_E),
                                                                          201
203
204
              .PCPlus4 E(PCPlus4 E),
.ALUOutput E(ALUOutput),
.RegWrite E(RegWrite_E),
.WriteRd_E(WriteRd_E),
205
206
207
208
              RegWrite_M(RegWrite_M),
.Instr_M(Instr_M),
.RTV M(RTV_M),
.PCPLus4_M(FCPLus4_M),
.ALUOucput_M(ALUOutput_M),
.RD_M(RD_M));
                                                                          //输出M级的写信号 TO: W级寄存器 冲突单元
//输出级的指令 TO: M级部件 W级寄存器 冲突单元
//输出级的的写入数据 TO: M级部件 W级寄存器
//输出级的PC+4 TO: M级部件 W级寄存器
//输出级的BMALU运算编集 TO: D级部件 E级部件 M级部件 W级寄存器
//输出级级的写寄存器地址 TO: W级寄存器 冲突单元
209
210
211
212
213
214
215
         216
217
221
              PIPELINE_M pipeline_m(
.CLK(clk),
                                                                            //输入来自MIPS模块的时钟信号
             Reset (reset),
ALUOutput M (ALUOutput M),
RTY M (RTV M),
Instr M (Instr M),
FOrwardRTM (ForwardRTM),
FOrwardRTM (ForwardRTM),
MUXRFWDOut (MUXRFWDOut),

MemOut (Mexim Manager M)

Memout (Mexim Manager M)
226
227
228
229
 230
231
232
 233
                .MemOut (MemOut)
                                                                           //輸出內存读数据 To: W級寄存器
234
         );
//M級部件产生 内存读数据
236
         // N级奇存器
REGISTER W register_w(
.CLK(clk), // 输入来自MIPS模块的时钟信号 /**/
.Reset(reset), // 输入来自MIPS模块的更位信号 /**/
.Instr_M(Instr_M), // 输入来自MIPS模块的更位信号 /**/
.ALUOUTPUT_M(ALUOUTPUT_M),
.ReadData_M (MEMOUT), // 输入来自级寄存器的ALU泛键结果
// NALUOUTPUT_M(ALUOUTPUT_M),
.ReadData_M (MEMOUT), // 输入来自级寄存器的写奇存器地址
// 输入来自级寄存器的写奇存器地址
// 输入来自级寄存器的写奇存器地址
 239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
                                                                                                                                                                                         /*此处输入MemOut*/
                                                                           //输出級的指令 To: 級級部件 冲突单元 //输出級的的EC+4 To: 級級部件 冲突单元 //输出级的内存读数据 To: 級級部件 //输出级的的存储数据 To: 级级部件 冲突单元 //输出级级的背荷器范围址 To: D级部件 冲突单元 //输出级的背荷器百倍等 To: D级部件 冲突单元
              .Instr_W(Instr_W),
.PCPlus4_W(PCPlus4_W),
.ALUOutput_W(ALUOutput_W),
.ReadData_W(ReadData_W),
                 RegWrite_W(RegWrite_W)
          //W级部件
```

```
259 //CONTROLLER W M級的控制器
260 //MUXRYWD 选择真正的写入數据
261 //GRF 擅能上存在的写入前存器维
262 // September of the properties of the prop
                                      PIPELINE W pipeline w(
.Instr_W(Instr_W),
.ReadData_W(ReadData_W),
.ALUOutput_W(ALUOutput_W),
.PCPlus4_W(PCPlus4_W),
                                                                                                                                                                                                                         //輸入来自W級寄存器的指令
//輸入来自W级寄存器的內存读數据
//輸入来自W级寄存器的ALU运算结果
//輸入来自W级寄存器的PC+4
                                                                                                                                                                                                                         //輸出寄存器要写入的数据
                                                                                                                                                                                                                                                                                                                                                                  To: D級部件 E級部件 M級部件
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          /*决定真正要写入的数据是在W级*/
                               /中突单元

HAZARDUNIT hazardunit(
Instr_D(Instr_D),
Instr_E(Instr_D),
Instr_M(Instr_M),
Instr_M(Instr_M),
Instr_W(Instr_M),
RegWrite_E(RegWrite_M),
RegWrite_M(RegWrite_M),
A3_E(WriteRd_E),
A3_M(RD_M),
Busy(Busy),
Start(Start),
                                                                                                                                                                                                                      //BClass cal_* cal_*
//输入来自0级寄存器的指令
//输入来自0级寄存器的指令
//输入来自0级寄存器的指令
//输入来自0级寄存器的指令
//输入来自0级寄存器的写信号
//输入来自0级寄存器的写信号
//输入来自10级寄存器的写地址
//输入来自10级寄存器的写地址
//输入来自10级寄存器的写地址
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             /*之前连线出错,连到了E级的写信号*/
                                                                                                                                                                                                                                                                                                                                                                                                                                               /*由于我的设计像7.58那样,是在E级处理RegDst的,所以得传入MUX后的RD E */
                                          .Stall(Stall),
.ForwardRSD(ForwardRSD),
.ForwardRTD(ForwardRTD),
                                                                                                                                                                                                                         //輸出暫停信号
                                                                                                                                                                                                                                                                                                                       To: F級部件 D級寄存器 E級寄存器
To: D級部件
To: D級部件
                                                                                                                                                                                                                      //輸出RSD转发信号
//輸出RSD转发信号
                                                                                                                                                                                                                       //輸出RSE转发信号
//輸出RTE转发信号
//輸出RTM转发信号
                                                                                                                                                                                                                                                                                                                              To: E級部件
To: E級部件
To: M級部件
                                                 .ForwardRSE (ForwardRSE) ,
                                            .ForwardRTE (ForwardRTE),
.ForwardRTM (ForwardRTM)
    .rorwa
295 );
296 endmodule
297
```

#### 二、模块设计

#### 1. PIPELINE\_F

#### (1) 端口定义

信号	方向	描述
CLK	I	时钟信号
Reset	I	复位信号
Stall	I	输入来自冲突单元的暂停信
		号
PCSel	I	来自D级部件的PC选择信号
NPCOut	I	来自 D 级部件的 NPC 输出
Instr_F	0	输出 F 级的指令
PCPlus4_F	0	输出 F 级的 PC+4

#### (2) 功能定义

序号	内部部件	功能描述
1	IM	存储和输出当前指令
2	IFU	存储和输出当前指令地址 PC
3	MUXPC	选择下一条指令地址

#### (3) 内部部件

#### 1) IM

# ①端口定义

信号	方向	描述
InstrAddr	I	输入指令地址
Instr_F	0	输出当前指令

#### ②功能定义

序号	功能名称	功能描述
1	取指令	根据 InstrAddr 指定的地址从
		IM 中取出指令

### **2)** IFU

### ①端口定义

信号	方向	描述
CLK	I	时钟信号
Reset	I	复位信号
Stall	I	来自冲突单元的暂停信号
PCIn	I	来自 MUXPC 的下一个 PC 值
PCOut	0	输出 PC 值

PCPlus4_F
-----------

序号	功能名称	功能描述
1	复位	当 Reset 信号有效时,PC 被
		置为 0x00003000

# 3) MUX\_PC (MUX\_2\_1\_32)

### ①端口定义

信号	方向	描述
PCPlus4_F	I	输入来自 IFU 的 PC+4
NPCOut	I	输入来自 D 级部件的 B 或 J
		类指令对应的 PC
PCSel	I	输入来自D级部件的PC选择
		信号
PCIn	0	输出下一条要更新的 PC 值

### ②功能定义

序号	功能名称	功能描述
1	选择下一条指令地址	当 PCSel 有效时选择
		NPCOut,即跳转指令的地址

#### 2. Regsiter\_D

#### (1) 模块接口

信号	方向	描述
Instr_F	I	来自 F 级部件的指令

PCPlus4_F	I	来自 F 级部件的 PC+4
CLK	I	时钟信号
Stall	I	来自冲突单元的暂停信号
Reset	I	复位信号
Instr_D	0	输出 D 级寄存器的指令
PCPlus4_D	0	输出 D 级寄存器的 PC+4

# 3. PIPELINE\_D

# (1) 端口定义

信号	方向	描述
CLK	I	时钟信号
Reset	I	复位信号
RegWrite_W	I	输入来自 W 级寄存器的写信
		号
RD_W	I	输入来自 W 级寄存器的写地
		址
Instr_D	I	输入来自 D 级寄存器的指令
MUXRFWDOut	I	输入来自 W 级部件的写数
		据,也是转发所需要的数据
PCPlus4_D	I	输入来自D级寄存器的PC+4

ALUOutput_M	I	输入来自 M 级寄存器的 ALU
		运算结果,也是转发所需要的
		数据
ForwardRSD	I	输入来自冲突单元的 RSD 转
		发控制信号
ForwardRTD	I	输入来自冲突单元的 RTD 转
		发控制信号
PCPlus4_W	I	输入来自 W 级寄存器的
		PC+4
EXTOut	О	输出 D 级部件产生的立即数
		扩展结果
NPCOut	0	输出 D 级部件的跳转指令产
		生的 PC 值
PCSel	О	输出D级部件产生的PC选择
		信号
RegWrite_D	0	输出 D 级部件的指令的写信
		号
RSV_D	0	输出寄存器堆读数据 1
RTV_D	0	输出寄存器堆读数据 2

# (2) 功能定义

序号	功能名称	功能描述
1	读数据	输出指令要读的 rs、rt 的寄存
		器对应的值
2	扩展立即数	扩展指令中的立即数作为E
		级的 ALU 操作数
3	计算跳转地址	计算跳转指令对应的跳转地

		址
4	控制跳转	判断当前指令是否为跳转指
		\$
5	写数据	将指令要写的数据写入 rd 寄
		存器中

### (3) 内部部件

#### 1) GRF

# ①模块接口

信号	方向	描述
GRF_Rs	I	读寄存器地址 1
GRF_Rt	I	读寄存器地址 2
GRF_Rd	I	写寄存器地址
GRF_WD	I	写寄存器数据
CLK	I	时钟信号
Reset	I	复位信号
RegWrite	I	寄存器写信号
PCPlus4_W	I	写指令的地址
GRF_RD1	0	读寄存器数据 1
GRF_RD2	0	读寄存器数据 2

序号	功能名称	功能描述
1	读数据	读出 GRF_Rs 和 GRF_Rt 地址

		对应寄存器中的数据到
		GRF_RD1、GRF_RD2
2	写数据	当 RegWrite 信号有效且时钟
		上升沿到来时,将 GRF_WD
		写入 GRF_Rd 对应的寄存器
		中

#### **2)** EXT

### ①模块接口

信号	方向	描述
Imm16	I	进行扩展的立即数
EXTSel	I	扩展选择信号
EXTOut	0	扩展结果

# ②功能定义

序号	功能名称	功能描述
1	零扩展	对立即数进行高位补 0 扩展
2	符号扩展	对立即数进行符号扩展至 32
		位
3	加载到高位	将立即数加载到高位,低位补
		0

#### **3)** CMP

信号	方向	描述
CMPD1	I	比较的第一个数
CMPD2	I	比较的第二个数
CMPOut	О	比较的结果
CMPZeroOut	О	第一个数与 0 的比较结果

序号	功能名称	功能描述
1	比较两个操作数	CMPOut:
		00: CMPD1 == CMPD2
		01: CMPD1>CMPD2
		10:CMPD1 <cmpd2< td=""></cmpd2<>
2	比较第一个数与 0	CMPZeroOut[0]:
		0:CMPD1 ≤ 0
		1:CMPD1 > 0
		CMPZeroOut[1]:
		0:CMPD1 == 0
		1:CMPD1 != 0

### **4)** NPC

信号	方向	描述
GRF_RD1(MFRSDOut)	I	输入 Ra 中存储的地址
PCPlus4_D	I	输入来自 D 级寄存器的 PC+4
Instr_D	I	输入 D 级寄存器的指令,实
		质上是传输指令中的偏移量

NPCSel	I	输入 NPC 选择信号
NPCOut	О	输出 B J JR 指令对应的 PC

序号	功能名称	功能描述
1	输出跳转地址	NPCSel00: B型指令地址
		NPCSel01: J型指令地址
		NPCSel10: JR 指令地址

# 5) MFRSD (MUX\_4\_1\_32)

# ①模块接口

信号	方向	描述
GRF_RD1	I	输入 GRF 的读数据 1
MUXRFWDOut	I	输入来自 W 级部件的 GRF 要
		写入的数据
ALUOutput_M	I	输入来自 M 级寄存器的 ALU
		运算结果
ForwardRSD	I	输入来自冲突单元的 RSD 转
		发信号
MFRSDOut	0	输出选择后的指令要用的
		GRF 操作数 1

序号	功能名称	功能描述
1	输出转发选择后的 GRF 读数	ForwardRSD:

据 1	00 GRF_RD1
	01 MUXRFWDOut
	10 ALUOutput_M

# 6) MFRTD (MUX\_4\_1\_32)

### ①模块接口

信号	方向	描述
GRF_RD2	I	输入 GRF 的读数据 2
MUXRFWDOut	I	输入来自 W 级部件的 GRF 要
		写入的数据
ALUOutput_M	I	输入来自 M 级寄存器的 ALU
		运算结果
ForwardRTD	I	输入来自冲突单元的 RTD 转
		发信号
MFRTDOut	О	输出选择后的指令要用的
		GRF 操作数 2

序号	功能名称	功能描述
1	输出转发选择后的 GRF 读数	ForwardRTD:
	据 2	00 GRF_RD2
		01 MUXRFWDOut
		10 ALUOutput_M

# 7) Controller\_D

### ①模块接口

信号	方向	描述
Instr_D	I	输入来自 D 级寄存器的指令
CMPOut	I	输入来自D级部件CMP的比
		较结果
CMPZeroOut	I	输入来自D级部件CMP的与
		零比较结果
NPCSel	0	输出给 NPC 的选择信号
EXTSel	О	输出给 EXT 的选择信号
RegWrite_D	0	输出给 E 级寄存器的 GRF 写
		信号
PCSel	0	输出给 F 级部件 MUXPC 的
		选择信号

序号	功能名称	功能描述
1	选择指令跳转类型	通过 NPCSel 选择指令跳转地
		址
2	选择是否跳转	通过 PCSel 选择是否跳转
3	选择立即数扩展类型	通过 EXTSel 选择扩展类型
4	判断指令是否进行写寄存器	通过 RegWrite_D 进行判断

操作	

# 4. Register\_E

# (1) 模块接口

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
FlushE	I	来自冲突单元的清空信号,实
		质上是 Stall
Instr_D	I	输入来自 D 级寄存器的指令
PCPlus4_D	I	输入来自 D 级寄存器的 PC+4
RSV_D	I	输入来自D级部件的RS的数
		据
RTV_D	I	输入来自D级部件的RT的数
		据
EXTOut_D	I	输入来自 D 级部件的 EXT 结
		果
RegWrite_D	I	输入来自 D 级部件的 GRF 写
		信号
RS_D	I	输入来自 D 级寄存器的 RS

		地址
RT_D	I	输入来自 D 级寄存器的 RT
RD_D	I	输入来自 D 级寄存器的 RD
Instr_E	О	输出 E 级的指令
PCPlus4E	О	输出 E 级的 PC+4
RSV_E	О	输出 E 级的 RS 对应的 GRF
		读数据1
RTV_E	О	输出 E 级的 RD 对应的 GRF
		读数据 2
EXTOut_E	О	输出 E 级的 EXT 结果
RegWrite_E	O	输出 E 的 GRF 写信号
RS_E	0	输出 E 级的 RS 地址
RT_E	0	输出 E 的 RT 地址
RD_E	О	输出 E 的 RD 地址

### 5, PIPELINE\_E

# (1) 模块接口

信号	方向	描述
Instr_E	I	输入来自 E 级寄存器的指令
RTV_E	I	输入来自 E 级寄存器的 GRF
		读数据 2
RSV_E	I	输入来自 E 级寄存器的 GRF
		读数据1

EXTOut_E	I	输入来自 E 级寄存器的扩展
		数
MUXRFWDOut	I	输入来自W级部件的GRF写数
		据,是转发所需数据
ALUOutput_M	I	输入来自 M 级寄存器的 ALU
		运算结果,是转发所需数据
ForwardRSE	I	输入来自冲突单元的 RSE 转
		发选择信号
ForwardRTE	I	输入来自冲突单元的 RTE 转
		发选择信号
PCPlus4_E	I	输入来自 E 级寄存器的 PC+4,
		也是 jal 类指令要写入 31 寄
		存器的数
ALUOutput	O	输出 ALU 运算结果
WriteRd_E	O	输出寄存器写地址
WriteData_E	О	输出内存写数据
Start	O	输出乘除模块开始运行信号
Busy	О	输出乘除模块正在运行信号

# (2) 功能定义

序号	功能名称	功能描述
1	ALU 运算	通过 ALU 进行指令要求的运
		算
2	选择 ALU 输出, ALU 输出可	如果是 JAL 类对 31 号寄存器
	作为 load store 类指令的地	进行地址写入的指令,置为
	址,可作为 cal 运算的结果,	PCPlus4_E+4,否则如果是正
	可作为 jal 指令的写入值	常的 ALU 运算, 就置为 ALU
		运算结果

3	选择写入寄存器地址	如果是三寄存器操作指令,置
		为 rd,如果是二寄存器操作
		指令,置为rt,如果是jal类
		指令,置为31
4	选择写入内存数据,仅仅针对	store 类指令要写入内存的数
	store 类指令	据可在 E 级部件通过转发获
		取

# (3) 内部部件

#### 1) **ALU**

### ①模块接口

信号	方向	描述
ALUOprand_A	I	ALU 操作数 A
ALUOprand_B	I	ALU 操作数 B
ALUSel	I	ALU 选择信号
ALUOutput	О	ALU 运算结果

序号	功能名称	功能描述
1	加运算	ALUOutput=ALUOprand_A+
		ALUOprand_B
2	减运算	ALUOutput=ALUOprand_A-
		ALUOprand_B
3	或运算	ALUOutput=ALUOprand_A
		ALUOprand_B
4	逻辑左移运算	ALUOutput=ALUOprand_B
		<< ALUOprand_A[4:0]

5	逻辑右移运算	ALUOutput=ALUOprand_B >
		> ALUOprand_A[4:0]
6	算术右移运算	ALUOutput=\$signed(ALUOpr
		and_B) >>>
		ALUOprand_A[4:0]
7	与运算	ALUOutput=ALUOprand_A
		& ALUOprand_B
8	小于则置位	ALUOutput=\$signed(ALUOpr
		and_A) <
		\$signed(ALUOprand_B)
9	异或运算	ALUOutput=ALUOprand_A ^
		ALUOprand_B
10	或非运算	ALUOutput=~(ALUOprand_A
		ALUOprand_B)
11	无符号小于则置位	ALUOutput=ALUOprand_A <
		ALUOprand_B

### 2) Controller\_E

信号	方向	描述
Instr_E	I	输入来自 E 级寄存器的指令
ALUSel	О	输出 ALU 操作选择信号
MUXALUBSel	0	输出 ALUB 功能选择信号,
		选择 ALU 操作数 B 是寄存器
		数还是立即数
RegDst	0	输出当前指令的写寄存器选
		择信号

ALUOutputSel	О	输出 ALU 的结果选择信号,
		是 jal 型对应的 PC+8 还是正
		常的 ALU 运算结果, 还是
		HI 或 LO 寄存器的值
Start	0	输出乘除模块开始工作的信
		号
MDSel	О	输出乘除模块功能选择信号
MUXALUASel	0	输出 ALUA 功能选择信号,
		选择 ALU 操作数 A 是寄存器
		RS,还是立即数

序号	功能名称	功能描述
1	选择 ALU 运算类型	通过 ALUSel 选择当前 E 级指
		令对应的 ALU 运算
2	选择 ALU 运算数	通过 MUXALUBSel 选择当
		前 E 级指令对应的 ALU 运算
		数是寄存器数还是立即数
3	选择写寄存器地址	通过 RegDst 选择当前 E 级指
		令写入寄存器的地址是 rt 还
		是 rd 还是 31
4	选择 ALU 输出	通过 ALUOutputSel 选择当前
		E 级指令要用的 ALU 输出是
		PC+8(JAL)还是正常的运
		算结果(正常运算指令),还
		是 HI 或 LO 寄存器的值

#### 3) MUXALUB

# ①模块接口

信号	方向	描述
MFRTEOut	I	输入 ALUB 转发多选器的选
		择结果,为寄存器操作数
EXTOut_E	I	输入来自 E 级寄存器的扩展
		数
MUXALUBSel	I	输入来自 E 级控制器的
MUXALUBSel	I	输入来自 E 级控制器的 MUXALUB 的选择信号

# ②功能定义

序号	功能名称	功能描述
1	选择 ALU 的第二个操作数	当MUXALUBSel为1时选择
		立即数,为0时选择寄存器操
		作数

#### 4) MFRSE

信号	方向	描述
RSV_E	I	来自 E 级寄存器的的 GEF 读
		数据 1
MUXRFWDOut	I	来自W级部件的GRF写回数
		据
ALUOutput_M	I	来自M级寄存器的ALU的输
		出
ForwardRSE	I	来自E级控制器的MFRSE的
		选择信号
MFRSEOut	0	输出 MFRSE 选择后的数据

序号	功能名称	功能描述
1	选择 ALU 的第一个操作数	ForwardRSE:
		00 RSV_E
		01 MUXRFWDOut
		10 ALUOutput_M

#### 5) MFRTE

#### ①模块接口

信号	方向	描述
RTV_E	I	来自 E 级寄存器的 GRF 的读
		数据 2
MUXRFWDOut	I	来自W级寄存器的GRF写回
		数据
ALUOutput_M	I	来自M级寄存器的ALU的输
		出
ForwardRTE	I	来自E级控制器的MFRTE的
		选择信号
MFRTEOut	0	输出 MFRTE 选择后的数据

序号	功能名称	功能描述
1	选择 ALU 的第二个操作数中	ForwardRTE:
	的寄存器数	00 RTV_E

	01 MUXRFWDOut
	10 ALUOutput_M

#### 6) MUXRDE

### ①模块接口

信号	方向	描述
RT_E	I	来自 E 级寄存器的 GRF 写地
		址 1
RD_E	I	来自 E 级寄存器的 GRF 写地
		址 2
5'b11111	I	31 号寄存器
RegDst	I	来自 E 级控制器的写寄存器
		选择信号
WriteRd_E	0	输出 E 级当前指令要写的寄
		存器地址

序号	功能名称	功能描述
1	选择当前指令要写入的寄存	RegDst:
	器地址	00 RT_E
		01 RD_E
		10 31

### 7) MUXALUOutput

### ①模块接口

信号	方向	描述
ALUOutput_ALU	I	输入来自 ALU 的运算结果
PCPlus4_E+4	I	输入来自 E 级寄存器的
		PCPlus4_E+4,作为 JAL 指令
		对应要输入的值
HI	I	输入来自 E 级乘除模块的 HI
		寄存器的值
LO	I	输入来自 E 级乘除模块的 LO
		寄存器的值
ALUOutputSel	I	输入来自 E 级寄存器 E 级的
		ALU 输出选择信号
ALUOutput	0	输出 E 级的 ALU 运算结果,
		其可能是正常指令的运算结
		果,也可能是对应 JAL 指令
		的 PC+8

序号	功能名称	功能描述
1	选择 E 级部件的 ALU 运算输	ALUOutputSel
	出是正常 ALU 运算指令的运	0 ALUOutput_ALU
	算结果还是 JAL 指令对应的	1 PCPlus4_E+4
	PC+8	

#### 8) MUXALUA

### ①模块接口

信号	方向	描述
MFRSEOut	I	输入 ALUA 转发多选器的选
		择结果,为寄存器操作数
EXTOut_E	I	输入来自 E 级寄存器的扩展
		数
MUXALUASel	I	输入来自 E 级控制器的
		MUXALUA 的选择信号
MUXALUAOut	0	输出 ALUA

#### ②功能定义

序号	功能名称	功能描述
1	选择 ALU 的第一个操作数	当MUXALUASel为1时选择
		来自 EXT 的立即数,为 0 时
		选择来自 RS 的寄存器数,为
		满足移位指令特设

#### 9) MULTDIVPART

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
Start	I	输入乘除模块开始工作信号

ALUOprand_A	I	输入乘除模块操作数 1
ALUOprand_B	I	输入乘除模块操作数 2
MDSel	I	输入乘除模块控制信号
HI	0	输出 HI 寄存器的值
LO	0	输出 LO 寄存器的值
Busy	0	输出乘除模块正在工作的信
		号

序号	功能名称	功能描述
1	进行乘除相关运算	MDSel:
		1: MULT
		2: MULTU
		3: DIV
		4: DIVU
		5: MTHI
		6: MTLO
2	输出正在工作标志	Busy = Counter > 0;

# 6. Register\_M

# (1) 模块接口

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
Instr_E	I	输入来自 E 级寄存器的指令
RTV_E	I	输入来自 E 级部件的要写入
		内存的数据
PCPlus4_E	I	输入来自 E 级寄存器的的
		PC+4
ALUOutput_E	I	输入来自 E 级部件的 ALU 运
		算结果
RegWrite_E	I	输入来自 E 级寄存器的 GRF
		写信号
WriteRd_E	I	输入来自 E 级部件的当前指
		令对应的写寄存器地址
RegWrite_M	0	输出 M 级寄存器的 GRF 写信
		号
Instr_M	О	输出 M 级寄存器的指令
RTV_M	0	输出 M 级寄存器的要写入内
		存的数据
PCPlus4_M	0	输出 M 级寄存器的 PC+4
ALUOutput_M	0	输出M级寄存器的ALU运算
		结果
RD_M	0	输出 M 级寄存器的写寄存器
		地址

# 7. PIPELINE\_M

# (1) 模块接口

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
ALUOutput_M	I	输入M级寄存器的ALU运算
		结果,作为存取内存的地址
RTV_M	I	输入来自 M 级寄存器的写入
		内存数据
Instr_M	I	输入来自 M 级寄存器的指令
ForwardRTM	I	输入来自冲突单元的 RTM 转
		发控制信号
PCPlus4_M	I	输入来自 M 级寄存器的
		PC+4,用来 display
MUXRFWDOut	I	输入来自W级部件的GRF写
		入数据,是转发所需数据
MemOut	0	输出 M 级部件读出的内存数
		据

# (2) 功能定义

序号	功能名称	功能描述
1	读内存	根据输入的 ALUOutput_M 作
		为内存地址读出内存中的数
		据
2	写内存	当写内存信号有效且在时钟

		上升沿将数据写入对应的内
		存地址
3	复位	当 Reset 信号有效且时钟上
		升沿到来时将所有内存数据
		置零

### (3) 内部部件

### 1) **DM**

# ①模块接口

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
MemWrite	I	输入来自 M 级控制器的内存
		写使能信号
MemAddr	I	输入来自 M 级寄存器额内存
		写地址,即 ALU 运算结果
MemWD	I	输入来自 MFRTM 的内存写
		数据
PCPlus4_M	I	输入来自 M 级寄存器的
		PC+4,用来 display
MemOut	0	输出内存读数据

# ②功能定义

### (4)

序号	功能名称	功能描述
1	读内存	根据输入的 ALUOutput_M 作
		为内存地址读出内存中的数

		据
2	写内存	当写内存信号有效且在时钟
		上升沿将数据写入对应的内
		存地址
3	复位	当 Reset 信号有效且时钟上
		升沿到来时将所有内存数据
		置零

### 2) Controller\_M

# ①模块接口

信号	方向	描述
Instr_M	I	来自 M 级的指令
MemWrite	О	输出内存写使能信号
StoreSel	0	输出写入内存的数据选择信
		号

序号	功能名称	功能描述
1	判断是否写内存	根据当前的 M 级指令输出
		MemWrite 信号控制是否写内
		存
2	选择写入内存的数据	根据当前 M 级指令输出

	StoreSel 信号选择写入内存
	的数据

#### 3) MFRTM

### ①模块接口

信号	方向	描述
RTV_M	I	输入来自 M 级寄存器的 GRF
		读数据 2
MUXRFWDOut	I	输入来自 W 级部件的 GRF 写
		回数据,是转发所需数据
ForwardRTM	I	输入来自冲突单元的
		MFRTM 选择信号
MFRTMOut	0	输出 MFRTM 的转发选择结
		果,作为写入内存的数据

# ②功能定义

序号	功能名称	功能描述
1	选择写入内存的数据	ForwardRTM:
		O RTV_M
		1 MUXRFWDOut

#### 4) StoreBE

信号	方向	描述
MFRTMOut	I	输入经过转发选择后的要存

		储的数据
StoreSel	I	输入来自 M 级控制器的数据
		存储方式选择信号
BSel	I	输入存储数据的字段选择信
		号
MemRD	I	输入存储地址当前对应的数
		据
MemWD	0	输出要存入存储地址的数据

序号	功能名称	功能描述
1	选择写入内存的数据的字段	BSel:
		00: [7:0]
		01: [15:8]
		10: [23:16]
		11: [31:24]
2	选择写入内存的数据的方式	StoreSel:
		00: sw
		01: sb
		10: sh

### 8. Register\_W

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
Instr_M	I	输入来自 M 级寄存器的指令
PCPlus4_M	I	输入来自 M 级寄存器的
		PC+4

I	来自M级寄存器的ALU输出
I	输入来自 M 级部件的内存读
	数据
I	输入来自 M 级寄存器的 GRF
	写地址
I	输入来自 M 级寄存器的 GRF
	写信号
О	输出 W 级寄存器的指令
0	输出 W 级寄存器的 PC+4
0	输出W级寄存器的ALU输出
0	输出 W 级寄存器的内存读数
	据
О	输出 W 级寄存器的 GRF 写地
	址地址
0	输出 W 级寄存器的 GRF 写信
	号
	I I O O O O O O O

# 9. PIPELINE\_W

# (1) 模块接口

信号	方向	描述
Instr_W	I	输入来自 W 级寄存器的指令
ReadData_W	I	输入来自 W 级寄存器的内存
		读数据
ALUOutput_W	I	输入来自 W 级寄存器的 ALU
		运算结果
PCPlus4_W	I	输入来自 W 级寄存器的
		PC+4
MFRDWDOut	0	输出经过选择后的 GRF 要写
		入的数据

### (2) 功能定义

序号	功能名称	功能描述
1	选择写入 GRF 的数据	MemtoReg_W:
		0 ALUOutput_W
		1 ReadData_W

# (3) 内部部件

# 1) Controller\_W

### ①模块接口

信号	方向	描述
Instr_W	I	来自 W 级的指令
MemtoReg_W	О	MUXRFWD 的选择信号
LoadSel	О	输出内存取出的数据的选择
		信号

序号	功能名称	功能描述
1	输出选择写入 GRF 的数据的	Memtoreg:
	控制信号	load 指令 1,其他指令 0
2	输出选择写入 GRF 的内存读	LoadSe I:
	数据的方式的选择信号	000 lw
		001 lb
		010 lub

	011 lh
	100 Ihu

#### 2) MUXRFWD

### ①模块接口

信号	方向	描述
ReadData_W	I	来自 W 级的内存数据
ALUOutput_W	I	来自 W 级的 ALU 输出
MemtoReg_W	I	MUXRFWD 选择信号
MUXRFWDOut	0	输出寄存器写入数据

# ②功能定义

序号	功能名称	功能描述
1	选择写入 GRF 的数据	MemtoReg_W:
		0 ALUOutput_W
		1 ReadData_W

#### 3) LoadBE

信号	方向	描述
ReadData_W	I	输入来自 W 级寄存器的内存
		数据
BSel	I	输入要读取的内存读数据的
		字段选择信号
LoadSel	I	输入要读取的内存读数据的
		数据形式的选择信号
ReadData	O	输出指令要读取的数据

序号	功能名称	功能描述
1	选择指令要读取的内存的数	BSel:
	据的字段	00: [7:0]
		01: [15:8]
		10: [23:16]
		11: [31:24]
2	选择指令要读取的内存的数	LoadSel:
	据的形式	000 lw
		001 lb
		010 lub
		011 lh
		100 Ihu

#### 10, CONTROLLER

```
21 'define OPCODE 31:26
22 'define FUNC 5:0
23 'define RS 25:21
24 'define RT 20:16
25 'define RT 20:16
25 'define RT 15:11
26 'define RCLASS 6'b000000
27 'define RCGIMN 6'b000001
28
29 'define LBU 6'b100000
31 'define LBU 6'b100001
32 'define LBU 6'b100001
33 'define LH 6'b100001
34 'define LH 6'b100011
35 'define SH 6'b100001
36 'define SW 6'b101011
37 'define ADD 6'b100000
38 'define ADDU 6'b100001
40 'define ADDU 6'b100001
41 'define ADDU 6'b001001
42 'define ADDU 6'b100001
43 'define ADDU 6'b1000101
44 'define ADDU 6'b1000101
45 'define ADDU 6'b1000101
46 'define ADDU 6'b1000101
47 'define ADDU 6'b1000101
48 'define ADDU 6'b1000101
49 'define ADDU 6'b1000101
50 'define ADDU 6'b1000101
51 'define CR 6'b1001010
52 'define SRL 6'b100110
53 'define SLL 6'b000000
51 'define SLL 6'b000010
51 'define SLL 6'b000010
```

```
'define SRAV
'define SRA
'define SLT
'define SLTU
'define SLTI
'define SLTIU
'define SLTIU
'define LUI
                                                                      6'b000111
 54
55
56
57
58
59
60
61
62
63
64
65
66
67
70
71
72
73
74
75
77
78
79
80
81
                    define BLEZ
'define BGTZ
'define BLTZ
'define BGEZ
                                                                        6'b000111
                                                                       5'b00000///////
                                                                       5'b00001//////
6'b000010
                     define J
define JAL
                                                                        6'b000011
                     define JR
define JALR
                                                                        6'b00100
                                                                       6'b001001
                     define MULT
define MULTU
                                                                       6'b011000
                                                                      6'b011001
                     define DIV
                                                                       6'b011010
                                                                      6'b011011
                     define MFHI
                                                                      6'b010000
                     define MFLO
                                                                      6'b010010
                     define MTHI
                                                                      6'b010001
                    'define MTHI 6'b010001
'define MTLO 6'b010011
                 module CONTROLLER_D(
                        odule CONTROLLER D(
input [31:0] Instr_D,
input CMPOut,
input [1:0] CMPZeroOut,
//拼接传输的, (ifeqz,ifgtz)
output [1:0] NPCSel,
output [3:0] EXTSel,
                                                                                                                                                                                                  //輸入来自D級寄存器的指令
//輸入来自D級部件(CMP)的比较结果
   82
83
 84
85
86
                                                                                                                                                                                                                         //輸出給D級部件NPC的NPC选择信号
//輸出給D級部件EXT的EXT选择信号
                           output RegWrite_D,
output PCSel
 87
88
89
90
91
92
93
94
95
96
97
98
                                                                                                                                                                                                                         //輸出给E級寄存器的当前D級指令的与寄存器信号
//輸出给F级部件的PC选择信号
                           wire [5:0] opcode = Instr_D['OPCODE], func = Instr_D['FUNC];
                            assign NPCSel[0] = (opcode == `J) || (opcode == `JAL); //Bclass Jclass JR assign NPCSel[1] = (opcode == `RCLASS && func == `JR) || (opcode == `RCLASS && func == `JR);
                         assign EXTSel[0] = (opcode == `LW) || (opcode == `SW) || (opcode == `ADDI) || (opcode == `ADDIU) || (opcode == `RCLASS && func == `SEL) || (opcode == `SE) || (opcode == `LBU) || (opcode == `LB
                       assign EXTSel[1] = (opcode == `LUI) || (opcode == `RCLASS && func == `SLL) || (opcode == `RCLASS && func == `SRA)||
(opcode == `RCLASS && func == `SRA);
101
102
103
                          assign EXTSel[2] = 0;//还没用到
assign EXTSel[3] = 0;//还没用到
104
105
                       assign RegWrite_D = (opcode == 'LW) || (opcode == 'RCLASS && func == 'ADDU) || (opcode == 'RCLASS && func == 'SUBU) || (opcode == 'ADDU) || (opcode == 'RCLASS && func == 'NDDU) || (opcode == 'RCLASS && func == 'SRL) || (opcode == 'RCLASS && func == 
106
107
109
110
111
               assign PCSel = (CMPOut && (opcode == `BEQ)) || (~CMPOut && (opcode == `BNE)) ||
                                                                            ((-CMPZeroOut[0] && -CMPZeroOut[1]) && (opcode == 'REGIMM && Instr_D['RT] == 'BLTZ))||
(CMPZeroOut[0] && (opcode == 'BGTZ))|| (-CMPZeroOut[0] && (opcode == 'BLEZ))||
((CMPZeroOut[0])|| (CMPZeroOut[1]) && (opcode == 'REGIMM && Instr_D['RT] == 'BGEZ))|| (opcode == 'JAL)|| (opcode == 'JAL)|| (opcode == 'JAL)|| (opcode == 'JAL)|| (opcode == 'JALR)||
(opcode == 'JAL)|| (opcode == 'JALR)||
(/Bclass Jclass JR jal
120
121
123
124
                126
128
129
130
131
132
133
                                                                                                                                                                         //处理JAL
//处理普通的运算指令和对RA进行操作的指令的ALU輸出的问题
                             );
wire [5:0] opcode = Instr_E['OPCODE], func = Instr_E['FUNC];
                           assign ALUSe1[1] = (opcode == `ORI) || (opcode == `RCLASS && func == `OR) || (opcode == `RCLASS && func == `ANDI) || (opcode == `RANDI) || (opcode == `RCLASS && func == `SLL) || (opcode == `RCLASS && func == `SLTI) || (opcode == `RCLASS && func == `SLTU) || (opcode == `SLTIU);|
                           assign ALUSel[2] = (opcode == `RCLASS && func == `AND) || (opcode == `ANDI) || (opcode == `RCLASS && func == `SRL)|| (opcode == `RCLASS && func == `SRL)|| (opcode == `RCLASS && func == `SRA) || (opcode == `RCLASS && func == `SRA)||
```

```
assign ALUSel[3] = (opcode == 'RCLASS && func == 'XOR) || (opcode == 'XOR) || (opcode == 'RCLASS && func == 'SLTU); (opcode == 'SLTIU);
154
155
156
157
160
161
162
163
164
165
166
167
170
171
173
174
175
176
177
178
180
181
181
183
                             assign MUXALUASel =(opcode == `RCLASS && func == `SLL) || (opcode == `RCLASS && func == `SRL)||(opcode == `RCLASS && func == `SRA);
                          assign MUXALUBSel = (opcode == 'RCLASS & func == 'SLL) || (opcode == 'RCLASS & func == 'SRA)|| (opcode == 'RCLASS & func == 'SRA)|| (opcode == 'RDLAS) || (opcode == 'ADDI) || (opcode == 'ADDI) || (opcode == 'ADDI) || (opcode == 'SB) || (opcode == 'RCLASS & func == 'ADDI) || (opcode == 'RCLASS & f
                             assign ALUOutputSel[0] = (opcode == `JAL) || (opcode == `RCLASS && func == `JALR) || (opcode == `RCLASS &&func == `MFLO);
//jal 增加一位,选择乘除的输出,还得看选择的是HI还是LO
                           assign ALUOutputSel[1] = (opcode == `RCLASS && func == `MFHI) || (opcode == `RCLASS && func == `MFLO);
                           assign MDSel[0] = (opcode == 'RCLASS && func == 'MULT) || (opcode == 'RCLASS && func == 'DIV) || (opcode == 'RCLASS && func == 'MTHI);
185
                             assign MDSel[1] = (opcode == 'RCLASS && func == 'MULTU) || (opcode == 'RCLASS && func == 'DIV) || (opcode == 'RCLASS && func == 'MTHI);
assign MDSel[2] = (opcode == 'RCLASS && func == 'MTUD);
(opcode == 'RCLASS && func == 'MTHI) || (opcode == 'RCLASS && func == 'MTHI);
(opcode == 'RCLASS && func 
186
187
                   module CONTROLLER M(
input [31:0] Instr_M,
output [1:0] StoreSel,
output MemWrite
  192
  194
  196
                           wire [5:0] opcode = Instr M['OPCODE], func = Instr M['FUNC];
                           assign StoreSel[0] = (opcode == `SB);
assign StoreSel[1] = (opcode == `SH);
  199
  201
                            assign MemWrite = (opcode == `SW) || (opcode == `SB) || (opcode == `SH); //store
  202
  203
                endmodule

////
///

module CONTROLLER W(
input [31:0] Instr W,
output [2:0] LoadSel,
output [1:0] MemtoReg_W
  204
  206
  207
  208
  209
  210
211
                            );
wire [5:0] opcode = Instr_W['OPCODE], func = Instr_W['FUNC];
                             assign LoadSel[0] = (opcode == `LB) || (opcode == `LH);
assign LoadSel[1] = (opcode == `LBU) || (opcode == `LH);
assign LoadSel[2] = (opcode == `LHU);
                          assign MemtoReg_W = (opcode == `JAL)? 2: //load jal ((opcode == `LW) || (opcode == `LBU) || (opcode == `LH) || (opcode == `LHU))? 1:
219
220
221
222
                                                                                                                                                            0:
              endmodule
```

	op	func	NPC	EXT	PC	Reg	Reg	ALU	ALU	MUX	Mem	Mem
	code		Sel	Sel	Sel	Write	Dst	Out	Sel	ALU	Write	toReg
								put		В		
								Sel		Sel		
addu	00000	10000	X	X	0	1	1	0	0	0	0	0
	0	1										
add	00000	10000	X	X	0	1	1	0	0	0	0	0
	0	0										
addi	00100	N/A	X	1	0	1	0	0	0	1	0	0
	0											

Subu													
Subu   00000   10001   X	addiu	00100	N/A	X	1	0	1	0	0	0	1	0	0
Sub			10001					<del></del>					
Sub	subu			X	X	0	1	1	0	1	0	0	0
O		0	1										
ori         00110 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	sub	00000	10001	$\mathbf{X}$	X	0	1	1	0	1	0	0	0
ori         00110 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		0	0					1				!	
1	ori			X	0	0	1			2.	1	0	0
or or 00000	ULI		14/12	1=			•		•	_	*		
SII			10010	*7	*7				<u></u>	<del></del>	<u></u>		-
SII   00000   00000   X   Sel   Sel   PC   Reg   Reg   Dst   Dut   Sel   ALU   MUX   Mem   toReg	or			X	X	U	1 1	1	U	2	U	U	0
Note												!	<u> </u>
SIV   00000   00010   X   X   X   0   1   1   0   3   0   0   0   0   0   0   0   0	sll	00000	00000	X	3	0	1	1	0	3	0	0	0
Sel		0	0		1							!	
Sel		ор	func	NPC	EXT	PC	Reg	Reg	ALU	ALU	MUX	Mem	Mem
Silv   00000   00010   X   X   X   0   1   1   0   3   0   0   0   0   0   0   0   0													
silv         00000         00010         X         X         0         1         1         0         3         0         0         0           srl         00000         00001         X         3         0         1         1         0         4         0         0         0           srl         00000         00001         X         X         0         1         1         0         4         0         0         0           srl         00000         00001         X         X         0         1         1         0         4         0         0         0           srav         00000         00001         X         X         0         1         1         0         5         0         0         0           srav         00000         00011         X         X         0         1         1         0         5         0         0         0           and         00000         10010         X         X         0         1         1         0         6         0         0         0           slt         00000         10101         X         X<				~									
Silv   00000   00010   X													
Srl   00000   00001   X   X   X   0   1   1   0   4   0   0   0   0   0   0   0   0	-11-7	22222	20010	v	v	Δ.	1	1		2		Δ.	0
srl         00000         00001         X         3         0         1         1         0         4         0         0         0           srlv         00000         00011         X         X         0         1         1         0         4         0         0         0           sra         00000         00001         X         3         0         1         1         0         5         0         0         0           srav         00000         00011         X         X         0         1         1         0         5         0         0         0           srav         00000         00011         X         X         0         1         1         0         5         0         0         0           and         00000         10010         X         X         0         1         1         0         6         0         0         0           slt         00000         10101         X         X         0         1         1         0         7         1         0         0           sltu         00000         10101         X         X	SIIV			Λ	Λ	U	1 1	1	U	3	U	U	U
srlv         00000 00011								1		<u> </u>		ļ	
srlv         00000         00011         X         X         0         1         1         0         4         0         0         0           sra         00000         00001         X         3         0         1         1         0         5         0         0         0           srav         00000         00011         X         X         0         1         1         0         5         0         0         0           and         00000         10010         X         X         0         1         1         0         6         0         0         0           and         00101         N/A         X         0         0         1         0         0         6         1         0         0           slt         00000         10101         X         X         0         1         1         0         7         1         0         0           sltu         00000         10101         X         X         0         1         1         0         10         0         0           sltu         00101         N/A         X         1         0 <td>srl</td> <td></td> <td></td> <td>X</td> <td>3</td> <td>0</td> <td>1</td> <td>1</td> <td>0</td> <td>4</td> <td>0</td> <td>0</td> <td>0</td>	srl			X	3	0	1	1	0	4	0	0	0
sra         00000         00001         X         3         0         1         1         0         5         0         0         0           srav         00000         00011         X         X         0         1         1         0         5         0         0         0           and         00000         10010         X         X         0         1         1         0         6         0         0         0           andi         00110         N/A         X         0         0         1         1         0         6         0         0         0           slt         00000         10101         X         X         0         1         1         0         7         0         0         0           slti         00101         N/A         X         1         0         1         0         7         1         0         0           sltu         00000         10101         X         X         0         1         1         0         10         0         0           slti         00101         N/A         X         1         0         1 <td></td> <td>0</td> <td>0</td> <td></td> <td>!</td> <td></td> <td>  !</td> <td>1</td> <td></td> <td></td> <td></td> <td>!</td> <td></td>		0	0		!		!	1				!	
sra         00000         00001         X         3         0         1         1         0         5         0         0         0           srav         00000         00011         X         X         0         1         1         0         5         0         0         0           and         00000         10010         X         X         0         1         1         0         6         0         0         0           andi         00110         N/A         X         0         0         1         1         0         6         0         0         0           slt         00000         10101         X         X         0         1         1         0         7         0         0         0           slti         00101         N/A         X         1         0         1         0         7         1         0         0           sltu         00000         10101         X         X         0         1         1         0         10         0         0           slti         00101         N/A         X         1         0         1 <td>srlv</td> <td>00000</td> <td>00011</td> <td>X</td> <td>X</td> <td>0</td> <td>1</td> <td>1</td> <td>0</td> <td>4</td> <td>0</td> <td>0</td> <td>0</td>	srlv	00000	00011	X	X	0	1	1	0	4	0	0	0
sra         00000 0 00001 1 1 2 2 3 0 0 1 1 1 0 0 5 0 0 0 0 0 0 0 0 0 0 0 0					!		!	1				!	
srav         00000 00011	cra			Y	3	<u> </u>	1	1	<u> </u>	5	<u>n</u>	0	n
srav         00000 0 00011 1	51 a			Δ	3	V			U	3	U	<b>U</b>	U
and one of the control of th						<u> </u>		<u> </u>	<u> </u>	<del>-</del>			
and 00000 0 0 0         10010 0 0         X         X         0         1         1         0         6         0         0         0           andi 00110 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	srav			X	X	U	1 1	1	U	5	U	0	0
andi         00110         N/A         X         0         0         1         0         0         6         1         0         0           slt         00000         10101         X         X         0         1         1         0         7         0         0         0           slti         00101         N/A         X         1         0         1         0         0         7         1         0         0           sltu         00000         10101         X         X         0         1         1         0         10         0         0         0           sltiu         00101         N/A         X         1         0         1         0         0         10         1         0         0           xor         00000         10011         X         X         0         1         1         0         8         0         0         0           xori         00111         N/A         X         0         0         1         0         0         8         1         0         0								<u> </u>					
andi         00110         N/A         X         0         0         1         0         0         6         1         0         0           slt         00000         10101         X         X         0         1         1         0         7         0         0         0           slti         00101         N/A         X         1         0         1         0         0         7         1         0         0           sltu         00000         10101         X         X         0         1         1         0         10         0         0         0           sltiu         00101         N/A         X         1         0         1         0         0         10         1         0         0           xor         00000         10011         X         X         0         1         1         0         8         0         0         0           xori         00111         N/A         X         0         0         1         0         0         8         1         0         0	and	00000	10010	X	X	0	1	1	0	6	0	0	0
slt         00000         10101         X         X         0         1         1         0         7         0         0         0           slti         00101         N/A         X         1         0         1         0         0         7         1         0         0           sltu         00000         10101         X         X         0         1         1         0         10         0         0         0           sltiu         00101         N/A         X         1         0         1         0         0         10         1         0         0           xor         00000         10011         X         X         0         1         1         0         8         0         0         0           xori         00111         N/A         X         0         0         1         0         0         8         1         0         0		0	0		1							!	
slt         00000         10101         X         X         0         1         1         0         7         0         0         0           slti         00101         N/A         X         1         0         1         0         0         7         1         0         0           sltu         00000         10101         X         X         0         1         1         0         10         0         0         0           sltiu         00101         N/A         X         1         0         1         0         0         10         1         0         0           xor         00000         10011         X         X         0         1         1         0         8         0         0         0           xori         00111         N/A         X         0         0         1         0         0         8         1         0         0	andi	00110	N/A	X	0	0	1	0	0	6	1	0	0
slt         00000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			- "		-			1				,	
Sti   00101   N/A   X   1   0   1   0   0   7   1   0   0	elt		10101	v	v	<u> </u>	1	1	<u> </u>	7	h	h	<u> </u>
slti         00101	SIL			Λ	Λ	U	1 1	1	U	'	U	U	<b>"</b>
sltu         00000         10101         X         X         0         1         1         0         10         0         0         0           sltiu         00101         N/A         X         1         0         1         0         0         10         1         0         0           xor         00000         10011         X         X         0         1         1         0         8         0         0         0           xori         00111         N/A         X         0         0         1         0         0         8         1         0         0							!			<del> </del>			
sltu         00000 0 10101 1	slti		N/A	X	1	0	1	0	0	7	1	0	0
0         1		0										!	
sltiu         00101 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	sltu	00000	10101	X	X	0	1	1	0	10	0	0	0
xor         00000         10011         X         X         0         1         1         0         8         0         0         0           xori         00111         N/A         X         0         0         1         0         0         8         1         0         0		0	1					1				,	
1         00000         10011         X         X         0         1         1         0         8         0         0         0           xori         00111         N/A         X         0         0         1         0         0         8         1         0         0	sltiu	00101	N/A	X	1	0	1	0	0	10	1	0	0
xor         00000   0         10011   X   X   X   0         1   1   0   8   0         0   0   0           xori         00111   N/A   X   0   0   1   0   0   8   1   0   0			- "					1				1	
0         0	WOM.		10011	v	v		1	1	<u> </u>	•	<u> </u>		<u> </u>
xori 00111 N/A X 0 0 1 0 0 8 1 0 0	XOF			Λ	Λ	U	1 1	1	U	o	U	U	"
						<u> </u>	<u> </u>			<u> </u>			
0	xori		N/A	X	0	0	1	0	0	8	1	0	0
		0						[				<u></u>	

nor	00000	10011 1	X	X	0	1	1	0	9	0	0	0
lui	00111 1	N/A	X	2	0	1	0	0	0	1	0	0
lw	10001 1	N/A	X	1	0	1	0	0	0	1	0	1
lb	10000 0	N/A	X	1	0	1	0	0	0	1	0	1
lbu	10010 0	N/A	X	1	0	1	0	0	0	1	0	1
lh	10000 1	N/A	X	1	0	1	0	0	0	1	0	1
	op code	func	NPC Sel	EXT Sel	PC Sel	Reg Write	Reg Dst	ALU Out put Sel	ALU Sel	MUX ALU B Sel	Mem Write	Mem toReg
lhu	10010 1	N/A	X	1	0	1	0	0	0	1	0	1
sw	10101 1	N/A	X	1	0	0	X	0	0	1	1	0
sb	10100 0	N/A	X	1	0	0	X	0	0	1	1	0
sh	10100 1	N/A	X	1	0	0	X	0	0	1	1	0
beq	00010	N/A	0	X	1	0	X	X	0	0	0	0
bne	00010	N/A	0	X	1	0	X	X	0	0	0	0
blez	00011	N/A	0	X	1	0	X	X	0	0	0	0
bgtz	00011 1	N/A	0	X	1	0	X	X	0	0	0	0
bltz	00000	00000	0	X	1	0	X	X	0	0	0	0
bgez	00000	00001	0	X	1	0	X	X	0	0	0	0
j	00001 0	N/A	1	X	1	0	X	X	0	X	0	0
jr	00000	00100	2	X	1	0	X	X	0	X	0	0
jal	00001 1	N/A	1	X	1	1	2	1	0	X	0	0

jalr	00000	00100	2	X	1	1	1	1	0	X	0	0
mult	00000	01100 0	0	0	0	0	0	0	0	0	0	0
multu	00000	01100 1	0	0	0	0	0	0	0	0	0	0
div	00000	01101 0	0	0	0	0	0	0	0	0	0	0
divu	00000	01101 1	0	0	0	0	0	0	0	0	0	0
	ор	func	NPC	EXT	PC	Reg	Reg	ALU	ALU	MUX	Mem	Mem
	code		Sel	Sel	Sel	Write	Dst	Out	Sel	ALU	Write	toReg
								put		В		
								Sel		Sel		
mfhi	00000	01000 0	0	0	0	1	1	2	X	X	0	0
mflo	00000	01001 0	0	0	0	1	1	3	X	X	0	0
mthi	00000	01000 1	0	0	0	0	0	0	0	0	0	0
mtlo	00000	01001 1	0	0	0	0	0	0	0	0	0	0

#### 特殊指令的控制信号:

#### (1) 移位类指令

	op	fun	NP	EX	PC	Reg	Reg	AL	AL	MU	MU	Me	Me
	cod	c	C	T	Sel	Wri	Dst	U	U	XA	XA	m	m
	e		Sel	Sel		te		Out	Sel	LU	LU	Wri	toR
								put		ASe	В	te	eg
								Sel		l	Sel		
sll	000	000	X	3	0	1	1	0	3	1	0	0	0
	000	000											
sllv	000	000	X	X	0	1	1	0	3	0	0	0	0
	000	100											
srl	000	000	X	3	0	1	1	0	4	1	0	0	0
	000	010											
srlv	000	000	X	X	0	1	1	0	4	0	0	0	0
	000	110											
sra	000	000	X	3	0	1	1	0	5	1	0	0	0
	000	011											

srav	000	000	X	X	0	1	1	0	5	0	0	0	0
	000	111											

#### (2) 跳转类指令

	op	func	NPC	EXT	PC	Reg	Reg	ALU	ALU	MUX	Mem	Mem
	code		Sel	Sel	Sel	Write	Dst	Out	Sel	ALU	Write	toReg
								put		В		
								Sel		Sel		
beq	00010	N/A	0	X	1	0	X	X	0	0	0	0
	0											
bne	00010	N/A	0	X	1	0	X	X	0	0	0	0
	1											
blez	00011	N/A	0	X	1	0	X	X	0	0	0	0
	0											
bgtz	00011	N/A	0	X	1	0	X	X	0	0	0	0
	1											
bltz	00000	00000	0	X	1	0	X	X	0	0	0	0
	1											
bgez	00000	00001	0	X	1	0	X	X	0	0	0	0
	1											

#### (3) 小于则置位类指令

	op	func	NPC	EXT	PC	Reg	Reg	ALU	ALU	MUX	Mem	Mem
	code		Sel	Sel	Sel	Write	Dst	Out	Sel	ALU	Write	toReg
								put		В		
								Sel		Sel		
slt	00000	10101	X	X	0	1	1	0	7	0	0	0
	0	0										
slti	00101	N/A	X	1	0	1	0	0	7	1	0	0
	0											

sltu	00000	10101	X	X	0	1	1	0	7	10	0	0
	0	1										
sltiu	00101	N/A	X	1	0	1	0	0	7	10	0	0
	1											

#### (4) Load 和 Store 类指令

	op	fun	NP	EX	PC	Reg	Reg	AL	AL	MU	Me	Sto	Me	Lo
	cod	c	C	T	Sel	Wr	Dst	U	U	XA	m	reS	m	ad
	e		Sel	Sel		ite		Out	Sel	LU	Wr	el	toR	Sel
								put		В	ite		eg	
								Sel		Sel				
lw	100	N/	X	1	0	1	0	0	0	1	0	X	1	000
	011	A												
lb	100	N/	X	1	0	1	0	0	0	1	0	X	1	001
	000	A												
lbu	100	N/	X	1	0	1	0	0	0	1	0	X	1	010
	100	A												
lh	100	N/	X	1	0	1	0	0	0	1	0	X	1	011
	001	A												
lhu	100	N/	X	1	0	1	0	0	0	1	0	X	1	100
	101	A												
sw	101	N/	X	1	0	0	X	0	0	1	1	00	0	X
	011	A												
sb	101	N/	X	1	0	0	X	0	0	1	1	01	0	X
	000	A												
sh	101	N/	X	1	0	0	X	0	0	1	1	10	0	X
	001	A												

### (5) 乘除类指令

	op	fun	NP	EX	PC	Reg	Reg	AL	AL	MU	star	MD	Me	Me
	cod	С	C	T	Sel	Wr	Dst	U	U	XA	t	Sel	m	m
	e		Sel	Sel		ite		Out	Sel	LU			Wr	toR
								put		В			ite	eg
								Sel		Sel				
mul	000	011	0	0	0	0	0	0	0	0	1	1	0	0
t	000	000												
mul	000	011	0	0	0	0	0	0	0	0	1	2	0	0
tu	000	001												
div	000	011	0	0	0	0	0	0	0	0	1	3	0	0
	000	010												
div	000	011	0	0	0	0	0	0	0	0	1	4	0	0
u	000	011												
mf	000	010	0	0	0	1	1	2	X	X	0	0	0	0
hi	000	000												
mfl	000	010	0	0	0	1	1	3	X	X	0	0	0	0
0	000	010												
mt	000	010	0	0	0	0	0	0	0	0	1	5	0	0
hi	000	001												
mtl	000	010	0	0	0	0	0	0	0	0	1	6	0	0
0	000	011												

# (1) Controller\_D

# ①模块接口

信号	方向	描述
Instr_D	I	输入来自 D 级寄存器的指令
CMPOut	I	输入来自D级部件CMP的比
		较结果
NPCSel	0	输出给 NPC 的选择信号
EXTSel	0	输出给 EXT 的选择信号
RegWrite_D	0	输出给 E 级寄存器的 GRF 写
		信号
PCSel	0	输出给 F 级部件 MUXPC 的
		选择信号

## ②功能定义

序号	功能名称	功能描述
1	选择指令跳转类型	通过 NPCSel 选择指令跳转地
		址
2	选择是否跳转	通过 PCSel 选择是否跳转
3	选择立即数扩展类型	通过 EXTSel 选择扩展类型
4	判断指令是否进行写寄存器	通过 RegWrite_D 进行判断
	操作	

# (2) Controller\_E

## ①模块接口

信号	方向	描述
Instr_E	I	输入来自 E 级寄存器的指令
ALUSel	О	输出 ALU 操作选择信号
MUXALUBSel	О	输出 ALUB 功能选择信号,

		选择 ALU 操作数 B 是寄存器
		数还是立即数
MUXALUASel	0	输出 ALUA 功能选择信号,
		选择 ALU 操作数 A 是来自寄
		存器RS还是立即数的位移字
		段
RegDst	О	输出当前指令的写寄存器选
		择信号
ALUOutputSel	О	输出 ALU 的结果选择信号,
		是 jal 型对应的 PC+8 还是正
		常的 ALU 运算结果
Start	О	输出乘除模块的运行开始信
		号
MDSel	О	输出乘除模块的操作选择信
		号

## ②功能定义

序号	功能名称	功能描述
1	选择 ALU 运算类型	通过 ALUSel 选择当前 E 级指
		令对应的 ALU 运算
2	选择 ALU 运算数	通过 MUXALUBSel 选择当
		前 E 级指令对应的 ALU 运算
		数是寄存器数还是立即数
3	选择写寄存器地址	通过 RegDst 选择当前 E 级指
		令写入寄存器的地址是 rt 还
		是 rd 还是 31
4	选择 ALU 输出	通过 ALUOutputSel 选择当前
		E 级指令要用的 ALU 输出是
		PC+8(JAL)还是正常的运
		算结果(正常运算指令)

6	选择乘除模块是否开始工作	通过 Start 信号控制乘除模块
		是否开始工作
7	选择乘除模块运算类型	通过 MDSel 选择乘除模块的
		运算类型

# (3) Controller\_M

## ①模块接口

信号	方向	描述
Instr_M	I	来自 M 级的指令
MemWrite	О	输出内存写使能信号
StoreSel	О	输出内存写数据的形式选择
		信号

## ②功能定义

序号	功能名称	功能描述
1	判断是否写内存	根据当前的 M 级指令输出
		MemWrite 信号控制是否写内
		存
2	选择内存写入数据的形式	根据当前的 M 级指令输出
		StoreSel 信号控制内存写入
		数据的形式

# (4) Controller\_W

## ①模块接口

信号	方向	描述
Instr_W	I	来自 W 级的指令

MemtoReg_W	О	MUXRFWD 的选择信号
LoadSel	О	输出读内存指令要读的数据
		的形式控制信号

### ②功能定义

序号	功能名称	功能描述
1	输出选择写入 GRF 的数据的	load 指令 1,其他指令 0
	控制信号	
2	输出读内存指令要读的形式	LoadSe I :
	控制信号	000 lw
		001 lb
		010 lub
		011 lh
		100 Ihu

### 11, HAZARDUNIT

```
21 | define OPCODE 31:26
22 | define FN S:0
23 | define RS 25:21
24 | define RD 25:21
25 | define RD 15:11
26 | define RD 15:11
27 | define RD 15:11
28
29 | define LBU 6'bl00000
31 | define LBU 6'bl00000
31 | define LBU 6'bl00010
32 | define LBU 6'bl00010
33 | define LBU 6'bl00010
34 | define LBU 6'bl00010
35 | define LW 6'bl00010
36 | define SW 6'bl01010
37 | define ADD 6'bl00001
38 | define ADD 6'bl00001
40 | define ADD 6'bl00001
41 | define ADD 6'bl00001
42 | define ADD 6'bl00001
43 | define ADD 6'bl00010
44 | define ADD 6'bl00010
45 | define ADD 6'bl00010
46 | define ADD 6'bl00010
47 | define ADD 6'bl00010
48 | define ADD 6'bl00010
49 | define ADD 6'bl00010
40 | define ADD 6'bl00010
41 | define ADD 6'bl00010
42 | define ADD 6'bl00010
43 | define ADD 6'bl00010
44 | define ADD 6'bl00010
45 | define ADD 6'bl00010
46 | define ADD 6'bl00010
47 | define ADD 6'bl00010
48 | define ADD 6'bl00010
49 | define ADD 6'bl00010
50 | define SLL 6'b000000
51 | define SLL 6'b000000
51 | define SRL 6'b00010
53 | define SRL 6'b00010
```

```
'define SRAV'
'define SRA'
'define SLT
'define SLTU'
'define SLTI
54 55 56 57 58 59 60 61 62 63 64 65 66 67 71 72 73 74 75 76 77 78 79
                                                                                                         6'b101011
6'b1010101
6'b101011
                                                                                                      6'b001011
6'b001011
6'b001011
6'b000101
6'b000111
5'b00001///
5'b00001///
                                                                  SLTI
SLTIU
LUI
BEQ
BNE
BLEZ
                                                                    BLEZ
BGTZ
BLTZ
BGEZ
                                  define JAT.
                                  define JR
define JALR
                                                                                                         6'b001000
                                                                                                        6'b001001
                                  define MULT
define MULTU
                                                                                                         6'b011000
                                                                                                      6'b011001
                                  define DIV
define DIVU
                                                                                                         6'b011010
                                                                                                        6'b011011
6'b010000
                                  define MFHI
                                  define MFLO
                                                                                                      6'b010001
                                  define MTHI
                                    define MTLO
                                                                                                           6'b010011
                           module HAZARDUNIT(
                                         unle marandown1(
input Start,
input Busy,
input Busy,
input Busy,
input [31:0] Instr_D, Instr_E, Instr_M, Instr W,//権入指令
input RegWrite_E, RegWrite_M, RegWrite_W,//传入写信号
input [4:0] A3 E, A3 M, A3 W,//传入A3 M万便,不然在这里判断很麻烦
output Stall,
output [1:0] ForwardRSD, ForwardRTD, ForwardRSE, ForwardRTE,
        80
        81
        82
        83
     84
85
86
                                        output ForwardRTM
    87
      88
89
                                      ### Control of the c
      90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
106
107
108
119
111
112
113
114
115
116
117
118
                                             DECODER Tnew M decoder tnew m(
.Instr(Instr M),
.Tnew(Tnew M)
                                            );
//产生Tuse
                                             //Tuse和Tnew更多的是用来判断暂停的
                                         //在D級还有o个周期需要使用RS beg jr

assign Tuse_RSO = (Instr_D['OPCODE] == 'BEQ) || (Instr_D['OPCODE] == 'BNE) || (Instr_D['OPCODE] == 'REGIMM && Instr_D['RT] == 'BLT2) ||

(Instr_D['OPCODE] == 'RCLASS) && (Instr_D['FUNC] == 'JR)) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'JALR);
                                        | //在D級还有1个周期需要使用RS cal_r cal_i load store |
| assign Tuse_RS1 = ((Instr_D['OPCODE] == 'RCLASS) && (Instr_D['FUNC] == 'ADDU) | | | | | |
| ((Instr_D['OPCODE] == 'RCLASS) && (Instr_D['FUNC] == 'SUBU)) | | |
| ((Instr_D['OPCODE] == 'RCLASS) && (Instr_D['FUNC] == 'SUBU)) | | |
| ((Instr_D['OPCODE] == 'RCLASS) && (Instr_D['FUNC] == 'SADD) | | | (Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'SADD) | | |
| ((Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'ADD) | | | (Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'NOB) | | |
| ((Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'OR) | | ((Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'NOR) | | (Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'NOR) | | (Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'NOR) | | (Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'NOR) | | (Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'SBADY) | | (Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'SBADY) | | (Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'SBADY) | | (Instr_D['OPCODE] == 'RCLASS && (Instr_D['OPCODE] == 'RCLA
 120
  121
  122
  123
  124
  125
  126
  127
  128
  129
  130
    131
    132
  133
    134
    135
  137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
                                            //在D級还有0个周期需要使用RT beq
assign Tuse_RT0 = (Instr_D[^OPCODE] == `BEQ) || (Instr_D[^OPCODE] == `BNE);
                                                                                                                                      //在D級还有1个周期需要使用RT
assign Tuse_RT1 = ((Inst
```

```
//在D级还有2个周期需要使用RT
         //在D級还有2个周期需要使用RT store
assign Tuse_RT2 = (Instr_D[`OPCODE] == `SW) || (Instr_D[`OPCODE] == `SB) || (Instr_D[`OPCODE] == `SH);
156
157
         //如果在D级还有0个周期要使用RS,而E级指令仍需1个周期才能产生所要写入的数据
assign Stall_RSO_E1 = Tuse_RSO && (Tnew_E == 2'b01) && (Instr_D['RS] == A3_E) && RegWrite_E;
159
161
         //如果在p級还有o个周期要使用RS,而E級指令仍需2个周期才能产生所要写入的數据
assign Stall_RSO_E2 = Tuse_RSO && (Tnew_E == 2'bl0) && (Instr_D['RS] == A3_E) && RegWrite_E;
162
163
164
165
166
167
170
171
172
173
174
175
176
177
178
180
181
182
183
184
185
         //如果在D级还有0个周期要使用RS,而纳斯指令仍需1个周期才能产生所要写入的数据
assign Stall_RSO_M1 = Tuse_RSO && (Tnew_M == 2'b01) && (Instr_D['RS] == A3_M) && RegWrite_M;
         //如果在D级还有1个周期要使用RS,而E级指令仍需2个周期才能产生的要写入的数据
assign Stall_RS1_E2 = Tuse_RS1 &6 (Tnew_E == 2'b10) &6 (Instr_D[`RS] == A3_E) &6 RegWrite_E;
         assign Stall_RS = Stall_RS0_E1 || Stall_RS0_E2 || Stall_RS0_M1 || Stall_RS1_E2;
         //如果在D级还有0个周期要使用RT,而E级指令仍需1个周期才能产生所要写入的数据
assign Stall_RTO_E1 = Tuse_RTO &6 (Tnew_E == 2'b01) &6 (Instr_D['RT] == A3_E) &6 RegWrite_E;
         //如果在D级还有0个周期要使用RT,而E级指令仍需2个周期才能产生所要写入的数据
assign Stall_RTO_E2 = Tuse_RTO && (Tnew_E == 2'blo) && (Instr_D['RT] == A3_E) && RegWrite_E;
         //如果在D级还有0个周期要使用RT,而纳级指令仍需1个周期才能产生所要写入的数据
assign Stall_RTO_M1 = Tuse_RTO && (Tnew_M == 2'b01) && (Instr_D['RT] == A3_M) && RegWrite_M;
         //如果在D级还有1个周期要使用RT,而E级指令仍需2个周期才能产生所要写入的数据
assign Stall_RT1_E2 = Tuse_RT1 66 (Tnew_E == 2'b10) 66 (Instr_D['RT] == A3_E) 66 RegWrite_E;
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
         assign Stall_RT = Stall_RT0_E1 || Stall_RT0_E2 || Stall_RT0_M1 || Stall_RT1_E2;
         assign Stall = Stall_RS || Stall_RT || MDStall;
         //产生Forward
//跳转指令之后规定不能再接跳转指令
//中干对一条指令如SW的RT可能存在多
         //在D級的指令(beq)需要用到RS.但是如果别的指令在这里需要的话。会提前转发
assign ForwardRSD = ((Instr_D['RS] == A3_M') && (Tnew_M == 0) && (A3_M != 0) && RegWrite_M)? 1:
((Instr_D['RS] == A3_M') && (A3_M != 0) && RegWrite_M)? 1:
         209
210
         //在M级的指令(sw)需要用到RT
         213
214
216 endmodule
```

### (1) 模块接口

信号	方向	描述
Start	I	输入来自 E 级部件的 E 级控
		制器的乘除模块运行开始标
		志
Busy	I	输入来自 E 级部件的 E 级乘
		除模块的运行中的信号
Instr_D	I	输入来自 D 级寄存器的指令
Instr_E	I	输入来自 E 级寄存器的指令
Instr_M	I	输入来自 M 级寄存器的指令
Instr_W	I	输入来自 W 级寄存器的指令
RegWrite_E	I	输入来自 E 级的写使能信号
RegWrite_M	I	输入来自 M 级的写使能信号

RegWrite_W	I	输入来自 W 级的写使能信号
A3_E	I	输入来自 E 级的写地址
A3_M	I	输入来自 M 级的写地址
A3_W	I	输入来自 W 级的写地址
Stall	О	输出暂停信号
ForwardRSD	O	输出 RSD 转发控制信号
ForwardRTD	О	输出 RTD 转发控制信号
ForwardRSE	О	输出 RSE 转发控制信号
ForwardRTE	O	输出 RTE 转发控制信号
ForwardRTM	О	输出 RTM 转发控制信号

## (2) 功能定义

序号	功能名称	功能描述
1	判断暂停	当前 D 级指令所需使用的寄
		存器的时间周期大于 E、M、
		W 级相同的寄存器写入指令
		的产生写入数据时间周期时,
		需要暂停。有两类寄存器和八
		种情况
		RS0_E1 RS0_E2
		RS0_M1 RS1_E2
		RT0_E1 RT0_E2
		RT0_M1 RT1_E2
2	判断转发	当前 D 级指令所需使用的寄

存器的时间周期小于或等于
E、M、W 级相同的寄存器写
入指令的产生写入数据时间
周期时,可以转发。有两类寄
存器和五种情况
FRSD FRTD
FRSE FRTE
FRTM

	cal_r		ca	l_i	sto	loa					
					re	d					
	addu	subu	ori	lui	sw	lw	beq	jr	jal	nop	j
Tuse_RS0	0	0	0	0	0	0	1	1	Х	Х	Х
Tuse_RS1	1	1	1	1	1	1	0	0	Х	Х	Х
Tuse_RT0	0	0	х	х	0	х	1	Х	Х	Х	Х
Tuse_RT1	1	1	х	х	0	х	0	Х	Х	Х	Х
Tuse_RT2	0	0	х	х	1	Х	0	Х	Х	Х	Х
Tnew	1	1	1	1	3	2	3	3	3	3	3

注: Tnew=3 代表不产生写入寄存器数据

1	IF	/ID当前指	<b>*</b>			ID/EX(	new)/E				EX/MEM(Tnew)/M				MEM/WB (Tnew)/W				
2	指令类型	源寄存器	Tuse	cal_r 1/rd	cal_i 1/rt	load 2/rt	jal O/ra	jalr 0/rd	mfhilo 0/ro	cal_r 0/rd	cal_i 0/rt	load 1/rt	jal O/ra	jalr 0/rd	cal_r 0/re	cal_i 0/rt	load 0/rt	jal O/ra	jalr
4	jr	rs	0	stall	stall	stall			stall			stall							
5	bgez	rs	0	stall	stall	stall			stall			stall							
6	blez	rs	0	stall	stall	stall			stall			stall							
7	bgtz	rs	0	stall	stall	stall			stall			stall							
8	bltz	rs	0	stall	stall	stall			stall			stall							
9	bne	rs/rt	0	stall	stall	stall			stall			stall							
10	beq	rs/rt	0	stall	stall	stall			stall			stall							
11	cal_r	rs/rt	1			stall													
12	cal_i	rs	1			stall													
13	load	rs	1			stall													
14	store	rs	1			stall													
15	store	rt	2																
16	jalr	rs	0	stall	stall	stall			stall			stall							
17	sll	rt	1			stall													
18	srl	rt	1			stall													
19	sra	rt	1			stall													
20	mult	rs/rt	1			stall													
21	multu	rs/rt	1			stall													_
22	div	rs/rt	1			stall													$\perp$
23	divu	rs/rt	1			stall													$\perp$
24	mthilo	rs	1			stall													

### (3) 内部部件 DECODER

```
'ADDU:begin
    Tnew = 2'bol;
end
'SUBU:begin
    Tnew = 2'bol;
end
'ADD:begin
    Tnew = 2'bol;
end
'SUB:begin
    Tnew = 2'bol;
end
'OR:begin
    Tnew = 2'bol;
end
'AND:begin
    Tnew = 2'bol;
end
'AND:begin
    Tnew = 2'bol;
end
'NOR:begin
    Tnew = 2'bol;
end
'NOR:begin
    Tnew = 2'bol;
end
'SUL'begin
    Tnew = 2'bol;
end
'SLL'begin
    Tnew = 2'bol;
end
      87
88
89
90
91
92
93
96
97
89
99
100
102
103
104
105
106
107
110
111
112
113
114
115
116
117
118
119
                                                                                                                                                                 'SRLV:begin
Tnew = 2'b01;
end
'SRR:begin
Tnew = 2'b01;
end
'SRRV:begin
Tnew = 2'b01;
end
  120
121
122
123
124
125
126
127
130
131
132
133
134
135
136
139
141
142
143
144
145
146
147
148
149
150
                                                                                                                                                                 Thew = 2'b01;
end
'SLT:begin
Thew = 2'b01;
end
'SLTU:begin
Thew = 2'b01;
                                                                                                                                                                 Thew = 2'b01;
end
'JALR:begin
Thew = 2'b00;
end
'MFHI:begin
Thew = 2'b01;
                                                                                                               Thew = 2'b01;
end
'MFIO:begin
Thew = 2'b01;
end
default:begin///////////
Thew = 2'b11;
end
endcase
'LHU:begin
Thew = 2'b10;
end
'LH:begin
Thew = 2'b10;
                                                                                                                  end
'LBU:begin
Tnew = 2'bl0;
153
154
155
156
157
160
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
180
181
182
183
184
185
                                                                                                                    Tnew = 2'bl0;
end
'LB:begin
Tnew = 2'bl0;
                                                                                                                  'LB:begin
Tnew = 2'bl0;
end
'SLTIU:begin
Tnew = 2'b01;
end
'SLTI:begin
Tnew = 2'b01;
end
'SLTI:begin
Tnew = 2'b01;
end
'ANDI:begin
Tnew = 2'b01;
end
'ANDI:begin
Tnew = 2'b01;
end
'ADDI:begin
Tnew = 2'b01;
end
'ORI:begin
Tnew = 2'b01;
end
                                                                                                                    Thew = 2'b01;
end
'LUI:begin
Thew = 2'b01;
end
'LW:begin
Thew = 2'b10;
```

```
end

`JAL:begin

Tnew = 2'b00;
         186
187
188
199
190
191
192
195
196
197
198
199
201
202
203
204
205
206
207
208
209
210
211
212
213
221
213
                                                                                                  end
'AND:begin
   Tnew = 2'b00;
end
'XOR:begin
   Tnew = 2'b00;
end
'NOR:begin
   Tnew = 2'b00;
end
           end

'SLL:begin

Tnew = 2'b00;
                                                                                                  end

'SLLV:begin

Tnew = 2'b00;
                                                                                                    end

'SRL:begin

Tnew = 2'b00;
                                                                                                  Thew = 2'b00;
end 'SRLV:begin
Thew = 2'b00;
end 'SRAN:begin
Thew = 2'b00;
end 'SRAV:begin
Thew = 2'b00;
end 'SLT:begin
Thew = 2'b00;
end 'SLTU:begin
Thew = 2'b00;
                                    end

'SLTU:bega.

Tnew = 2'bub.

end

'JALR:begin

Tnew = 2'b00;
end

'MFHI:begin

Tnew = 2'b00;
end

'MFLO:begin

Tnew = 2'b00;
end

default:begin/////////

Tnew = 2'b11;
end
end
end
end
end
'LHU:begin

Tnew = 2'b01;
end

'LH:begin

Tnew = 2'b01;
end

'LB:begin

Tnew = 2'b01;
end

'SSLTIU:begin

Tnew = 2'b01;
end

'SITIU:begin

Tnew = 2'b00;
end
'SITI:begin

Tnew = 2'b00;
end
         252
253
254
255
256
257
258
259
         260
261
262
263
264
265
268
269
270
271
272
273
274
275
276
277
280
281
282
283
284
```

#### 12、MUX

```
21 module MUX 2 1 32(
22 input [31:0] A,
23 input [31:0] B,
24 input [31:0] C
26 );
27 assign C = Sel ? B : A;
28 endmodule
29

module MUX 4 1 32(
31 input [31:0] B,
32 input [31:0] B,
33 input [31:0] B,
34 input [31:0] C,
34 input [31:0] C,
35 input [31:0] Sel,
36 output [31:0] E
37 );
38 assign E = (Sel == 2'b00)? A:
39 (Sel == 2'b10)? C:
41
42 endmodule
43

module MUX 4 1 5(
45 input [4:0] A, B, C, D,
47 input [4:0] E
48 );
49 assign E = (Sel == 2'b00)? A:
50 (Sel == 2'b10)? C:
51 (Sel == 2'b10)? C:
52 endmodule
```

### 三、测试程序

```
# basic compute
ori $t0 $0 1
ori $t1 $0 2
addu $t2 $t0 $t1
add $t3 $t2 $t1
lui $t4 0xffff
ori $t4 $t4 0xfff0
addu $t5 $t3 $t4
add $t6 $t5 $t4
lui $t0 0x7fff
ori $t0 $t0 0x1234
addiu $t0 $t0 0xffff
```

addi \$t0 \$t0 0xffff add \$t7 \$t0 \$t6 lui \$t8 Oxaaaa addu \$t9 \$t7 \$t8 addiu \$t9 \$t9 Oxffffaaaa addiu \$t9 \$t9 -1 addi \$t9 \$t9 -1 subu \$s0 \$t9 \$t7 subu \$s1 \$t7 \$t9 subu \$s2 \$s1 \$s0 lui \$t0 0xffff ori \$t0 \$t0 0xfff0 ori \$t1 \$0 10 sub \$s3 \$t1 \$t0 sub \$s4 \$t0 \$t1 sub \$s3 \$s4 \$s3

#### # load store

addi \$s7 \$0 8 addi \$t4 \$t4 -1 sw \$t4 -8 (\$s7)1b \$t0 -8 (\$s7)addi \$t5 \$t5 2 sb \$t5 -4(\$s7) lbu \$t1 -7(\$s7) 1h \$t2 -4 (\$s7)subu \$t6 \$t6 \$s7 sb \$t6 -3 (\$s7)lhu \$t3 -4 (\$s7)sh \$t7 -2 (\$s7)lw \$t0 -4 (\$s7)ori \$s0 \$s0 1 sw \$s0 0(\$s7) ori \$s1 \$s1 2 sh \$s1 4(\$s7) lw \$t1 0(\$s7) addi \$s2 \$s2 -2 sb \$s2 6(\$s7) lh \$t3 6(\$s7) sub \$s3 \$s3 \$s7 sb \$s3 7(\$s7) lbu \$t0 7(\$s7)

```
# logic
```

lui \$t0 0xabcd

lui \$t1 0xcdef

ori \$t0 \$t0 0x1234

ori \$t1 \$t1 0x5678

and \$t2 \$t0 \$t1

or \$t3 \$t2 \$t1

and \$t4 \$t3 \$t2

or \$t5 \$t4 \$t3

andi \$t6 \$t5 0xa8b6

ori \$t7 \$t6 0x12b4

xor \$t8 \$t7 \$t6

xor \$t9 \$t8 \$t7

xori \$t0 \$t9 0x7823

andi \$t1 \$t0 0xffff

nor \$t2 \$t1 \$t0

nor \$t3 \$t2 \$t1

xori \$t4 \$t3 0xabcd

nor \$t5 \$t4 \$t3

#### #branch

ori \$t0 \$0 1

ori \$t1 \$0 2

lui \$t2 Oxffff

ori \$t2 \$t2 Oxffff

sub \$t2 \$t2 \$t0

sub \$t2 \$t2 \$t0

bne \$t0 \$t1 mark1

lui \$t4 Oxffff

mark1 back:

ori \$s0 \$0 1

beq \$t3 \$t4 mark2

addi \$t3 \$t3 1

mark2 back:

bltz \$t2 mark3

addi \$t2 \$t2 1

mark3 back:

addi \$t2 \$t2 1

blez \$t2 mark4

subu \$t2 \$t2 \$t1

mark4\_back:

bgtz \$t2 mark5

add \$t2 \$t2 \$t1

mark5 back:

bgez \$t2 mark6
addi \$t2 \$t2 1
mark6\_back:
j end
nop

#### mark1:

ori \$s0 \$0 2

bne \$t4 \$0 mark1 back

lui \$t3 Oxffff

mark2:

addi \$t4 \$t4 1

beq \$t3 \$t4 mark2\_back

nop

mark3:

sub \$t2 \$t2 \$t0

bltz \$t2 mark3 back

nop

mark4:

blez \$t2 mark4\_back

addi \$t2 \$t2 112

mark5:

bgtz \$t2 mark5\_back

sub \$t2 \$t2 \$t1

mark6:

bgez \$0 mark6\_back

end:

#shift

lui \$t0 0xfff0

ori \$t0 \$t0 0xabcd

ori \$t1 \$0 3

sll \$t2 \$t0 2

sllv \$t2 \$t2 \$t1

srl \$t2 \$t2 3

addi \$t1 \$t1 -1

srlv \$t2 \$t2 \$t1

addi \$t1 \$t1 3

srlv \$t2 \$t2 \$t1

lui \$t3 0x8000

or \$t2 \$t3 \$t2

sra \$t2 \$t2 4

addi \$t1 \$t1 -3

srav \$t2 \$t2 \$t1
lui \$t3 0x7fff
ori \$t3 \$t3 0xffff
and \$t2 \$t2 \$t3
sra \$t2 \$t2 2
srav \$t2 \$t2 \$t1

#jump
j mark7
ori \$s0 \$0 0xfffff
mark7\_back:
jal mark8
nop
ori \$s0 \$0 0xaaaa
addiu \$s3 \$s3 8
jr \$s3
nop
ori \$s0 \$0 0xbbbb
j mark9
nop

#### mark7:

j mark7\_back
addu \$s1 \$s0 \$s0
mark8:
addiu \$s2 \$ra 16
jalr \$s3 \$s2
lui \$s7 0xfffff
mark9:
jr \$ra
nop

jal mark10
lui \$s6 Oxffff
mark10:
addi \$s5 \$ra 16
jalr \$s4 \$s5
lui \$t7 Oxbbbb
lui \$t9 Oxcccc
j end\_2
ori \$s7 Oxffff
lui \$t9 Oxffff
lui \$t8 Oxaaaa
jr \$s4

#### end\_2:

#mult\_div ori \$t0 \$0 3 ori \$t1 \$0 4 lui \$t2 Oxffff ori \$t2 \$t2 0xfff0 lui \$t3 0x7000 ori \$t3 \$t3 0xffff lui \$t4 0xabcd ori \$t4 \$t4 Oxefef mult \$t0 \$t1 mflo \$s0 mthi \$t4 mfhi \$t4 mult \$t2 \$t3 mfhi \$s1 mflo \$s2 multu \$t3 \$t2 mfhi \$s1 mflo \$s2 or \$s3 \$s1 \$0 mthi \$s2 mtlo \$s3 multu \$t2 \$t4 mfhi \$s3 mflo \$s4 div \$t0 \$t1 mfhi \$s0 mflo \$s1 div \$t2 \$t0 mfhi \$s2 mflo \$s3 divu \$t2 \$t0 mfhi \$s2 mflo \$s3 div \$t3 \$t4 mfhi \$s2 mflo \$s3 mthi \$0 mtlo \$0 mflo \$s3 mfhi \$s2 divu \$t4 \$t3

```
mflo $s1
#setbit
ori $t0 $0 2
ori $t1 $0 5
lui $t2 0x7000
lui $t3 Oxffff
ori $t3 $t3 Oxffff
slt $s0 $t0 $t3
slt $s0 $t3 $t0
slt $s0 $t3 $t3
slti $s1 $t2 0x7fff
slti $s1 $t3 0
slti $s1 $t3 -1
sltu $s2 $t0 $t3
sltu $s2 $t3 $t2
sltiu $s3 $t1 0x0fff
sltiu $s3 $t3 1
```

mfhi \$s0

```
90@00003000: $ 8 <= 00000001
110@00003004: $ 9 <= 00000002
130@00003008: $10 <= 00000003
150@0000300c: $11 <= 00000005
170@00003010: $12 <= ffff0000
190@00003014: $12 <= fffffff0
210@00003018: $13 <= fffffff5
230@0000301c: $14 <= ffffffe5
250@00003020: $ 8 <= 7fff0000
270@00003024: $ 8 <= 7fff1234
290@00003028: $ 1 <= 00000000
310@0000302c: $ 1 <= 0000ffff
330@00003030: $ 8 <= 80001233
350@00003034: $ 1 <= 00000000
370@00003038: $ 1 <= 0000ffff
390@0000303c: $ 8 <= 80011232
410@00003040: $15 <= 80011217
430@00003044: $24 <= aaaa0000
450@00003048: $25 <= 2aab1217
470@0000304c: $25 <= 2aaabcc1
490@00003050: $25 <= 2aaabcc0
510@00003054: $25 <= 2aaabcbf
530@00003058: $16 <= aaa9aaa8
550@0000305c: $17 <= 55565558
570@00003060: $18 <= aaacaab0
590@00003064: $ 8 <= ffff0000
610@00003068: $ 8 <= fffffff0
63000000306c: $ 9 <= 0000000a
650@00003070: $19 <= 0000001a
670@00003074: $20 <= ffffffe6
690@00003078: $19 <= ffffffcc
710@0000307c: $23 <= 00000008
730@00003080: $12 <= ffffffef
730@00003084: *00000000 <= ffffffef
770@00003088: $ 8 <= ffffffef
790@0000308c: $13 <= fffffff7
790@00003090: *00000004 <= 000000f7
```

```
850@00003098: $10 <= 000000f7
                    870@0000309c: $14 <= ffffffdd
                    870@000030a0: *00000004 <= 0000ddf7
                    910@000030a4: $11 <= 0000ddf7
                    910@000030a8: *00000004 <= 1217ddf7
                    950@000030ac: $ 8 <= 1217ddf7
                    970@000030b0: $16 <= aaa9aaa9
                    970@000030b4: *00000008 <= aaa9aaa9
ISim>
# run 1.00us
                  1010@000030b8: $17 <= 5556555a
                  1010@000030bc: *0000000c <= 0000555a
                   1050@000030c0: $ 9 <= aaa9aaa9
                  1070@000030c4: $18 <= aaacaaae
                  1070@000030c8: *0000000c <= 00ae555a
                   1110@000030cc: $11 <= 000000ae
                   1130@000030d0: $19 <= ffffffc4
                  1130@000030d4: *0000000c <= c4ae555a
                  1170@000030d8: $ 8 <= 000000c4
                   1190@000030dc: $ 8 <= abcd0000
                   1210@000030e0: $ 9 <= cdef0000
                  1230@000030e4: $ 8 <= abcd1234
                   1250@000030e8: $ 9 <= cdef5678
                   1270@000030ec: $10 <= 89cd1230
                  1290@000030f0: $11 <= cdef5678
1310@000030f4: $12 <= 89cd1230
                  1330@000030f8: $13 <= cdef5678
                   1350@000030fc: $14 <= 00000030
                   1370@00003100: $15 <= 000012b4
                  1390@00003104: $24 <= 00001284
                   1410@00003108: $25 <= 00000030
                  1430@0000310c: $ 8 <= 00007813
                   1450@00003110: $ 9 <= 00007813
                  1470@00003114: $10 <= ffff87ec
                   1490@00003118: $11 <= 00000000
                  1510@0000311c: $12 <= 0000abcd
                  1530@00003120: $13 <= ffff5432
1550@00003124: $ 8 <= 00000001
                  1570@00003128: $ 9 <= 00000002
                  1590@0000312c: $10 <= ffff0000
1610@00003130: $10 <= ffffffff
                  1630@00003134: $10 <= fffffffe
1650@00003138: $10 <= fffffffd
                  1690@00003140: $12 <= ffff0000
                  1710@0000317c: $16 <= 00000002
                  1750@00003184: $11 <= ffff0000
                  1770@00003144: $16 <= 00000001
                  1810@0000314c: $11 <= ffff0001
1830@00003188: $12 <= ffff0001
                  1930@00003154: $10 <= fffffffe
1950@00003194: $10 <= fffffffd
ISim>
# run 1.00us
                  2030@00003158: $10 <= fffffffe
                  2090@00003160: $10 <= fffffffc
                  2150@000031a4: $10 <= 0000006c
2210@00003168: $10 <= 0000006e
                  2270@000031ac: $10 <= 0000006c
2330@00003170: $10 <= 0000006d
                  2370@000031b4: $ 8 <= fff00000
                  2430@000031b4: $ 8 <= fff00000
                  2450@000031b8: $ 8 <= fff0abcd
                  2470@000031bc: $ 9 <= 00000003
                  2490@000031c0: $10 <= ffc2af34
                  2510@000031c4: $10 <= fe1579a0
                  2530@000031c8: $10 <= 1fc2af34
                  2550@000031cc: $ 9 <= 00000002
2570@000031d0: $10 <= 07f0abcd
                  2590@000031d4: $ 9 <= 00000005
```

830@00003094: \$ 9 <= 000000ff

```
2610@000031d8: $10 <= 003f855e
                        2630@000031dc: $11 <= 80000000
                       2650@000031e0: $10 <= 803f855e
                       2670@000031e4: $10 <= f803f855
2690@000031e8: $ 9 <= 00000002
                        2710@000031ec: $10 <= fe00fe15
                       2730@000031f0: $11 <= 7fff0000
                       2750@000031f4: $11 <= 7fffffff
2770@000031f8: $10 <= 7e00fe15
                       2790@000031fc: $10 <= 1f803f85
                       2810@00003200: $10 <= 07e00fe1
2850@00003208: $16 <= 0000ffff
2890@00003234: $17 <= 0001fffe
                       2910@0000320c: $31 <= 00003214
                       2950@00003238: $18 <= 00003224
                       2990@0000323c: $19 <= 00003244
ISim>
# run 1.00us
                       3010@00003240: $23 <= ffff0000
3030@00003224: $16 <= 0000bbb
                       3130@00003214: $16 <= 0000aaaa
                       3150@00003218: $19 <= 0000324c
                       3230@0000324c: $31 <= 00003254
3250@00003250: $22 <= ffff0000
                        3270@00003254: $21 <= 00003264
                        3310@00003258: $20 <= 00003260
                       3330@0000325c: $15 <= bbbb0000
3370@00003268: $23 <= ffffffff
                        3390@00003278: $ 8 <= 00000003
                       3410@0000327c: $ 9 <= 00000004
3430@00003280: $10 <= ffff0000
3450@00003284: $10 <= fffffff0
                        3470@00003288: $11 <= 70000000
                       3490@0000328c: $11 <= 7000ffff
3510@00003290: $12 <= abcd0000
3530@00003294: $12 <= abcdefef
```

3690@0000329c: \$16 <= 0000000c

```
3750@000032a4: $12 <= abcdefef
                3910@000032ac: $17 <= fffffff8
                3930@000032b0: $18 <= fff00010
ISim>
# run 1.00us
                4090@000032b8: $17 <= 7000fff7
                4110@000032bc: $18 <= fff00010
                4130@000032e0: $19 <= 7000fff7
                4370@000032d0: $19 <= abcdefe4
                4390@000032d4: $20 <= 43210110
                4650@000032dc: $16 <= 00000003
                4670@000032e0: $17 <= 00000000
                4930@000032e8: $18 <= ffffffff
                4950@000032ec: $19 <= fffffffb
ISin
# run 1.00us
                5210@000032f4: $18 <= 00000000
                5230@000032f8: $19 <= 55555550
                5490@00003300: $18 <= 1bceefee
                5510@00003304: $19 <= ffffffff
                5610@00003310: $19 <= 00000000
                5630@00003314: $18 <= 00000000
                5890@0000331c: $16 <= 3bcceff0
                5910@00003320: $17 <= 00000001
                5930@00003324: $ 8 <= 00000002
                5950@00003328: $ 9 <= 00000005
                5970@0000332c: $10 <= 70000000
                5990@00003330: $11 <= ffff0000
ISim>
# run 1.00us
                6010@00003334: $11 <= ffffffff
                6030@00003338: $16 <= 00000000
                6050@0000333c: $16 <= 00000001
                6070@00003340: $16 <= 00000000
                6090@00003344: $17 <= 00000000
                6110@00003348: $17 <= 00000001
                6130@0000334c: $17 <= 00000000
                 6150@00003350: $18 <= 00000001
                 6170@00003354: $18 <= 00000000
                 6190@00003358: $19 <= 00000001
                 6210@0000335c: $19 <= 00000000
ISim>
# run 1 00us
```

#### 四、思考题

#### 1. 为什么需要有单独的乘法部件而不是整合进ALU? 为何需要有独立的HI、LO寄存器?

实际中乘除法运算有延时,并且在我们的 CPU 设计中也模拟了该延迟,但是正常的 ALU 运算不模拟延迟,所以如果乘除部件整合进 ALU 的话会增加 CPU 的工作延迟,如果设置单独 的乘法部件的话,在进行乘除运算的同时不会影响其他运算指令的运行,能提高 CPU 工作效率,还有就是乘除部件整合进 ALU 的话,还会增加 ALU 的控制信号和复杂度,非常不便。

设置独立的 HI、LO 寄存器是因为,通用寄存器堆中的每一个寄存器都可以被读写,如果 HI、LO 混进通用寄存器堆的话,很容易产生乘除数据被修改的意外情况。其次,如果 HI、LO 寄存器混进通用寄存器堆的话,就会造成乘除指令要进行写入寄存器的操作,从而会影响到其他写回寄存器指令的运行,还得设置相应的暂停机制。

#### 2. 参照你对延迟槽的理解, 试解释"乘除槽"。

MIPS 的延迟槽是伴随着流水线的结构而产生的。实验中考虑更多的是分支延迟槽,只有分支指令进入 ID 级执行后,下一条指令的地址才能被获知,假若无延迟槽,在等待下一条指令地址的时候必须让流水线暂停一个周期,而有了延迟槽之后,在等待下一条指令地址的过程中可以执行分支指令的下一条指令,这样做的好处是提前假设分支不发生,执行了下

一条指令,提高效率,还有就是即使分支发生了,分支指令的下一条指令也会被执行,提高了指令运行的效率。

# 3. 为何上文文末提到的 Ib 等指令使用的数据扩展模块应该在 MEM/WB 之后, 而不能在 DM 之后?

在实际情况中,DM的写入一般是先写入到 cache 中,然后再向主存储器写入,即只要写入 cache,向主存储器写入的过程与 CPU 时钟周期,但是 DM的读取,最坏情况下是从主存储器中读取数据,这就意味着,平均情况下 DM的写入要比读取快。所以,假若把数据扩展模块放在 DM之后,读取数据在 M 级会经过 DM 和扩展部件,会使读取的时钟周期变长,进而会增加流水线的 CPU 时钟周期。但是如果放在 MEM/WB 之后的话,LOAD 类指令在 M 级的执行时间不变,在 W 级写入寄存器时不影响后续存取指令在 M 级的执行,所以大概率不会增加 CPU 时钟周期。

#### 4. 举例说明并分析何时按字节访问内存相对于按字访问内存性能上更有优势。 (Hint: 考虑 C 语言中字符串的情况)

C语言中每个字符占一字节的存储空间,如果按字访问的话,在运行 C程序时为避免字符串的读取错误,势必会将一个字符存储在一个字内,造成巨大的空间浪费。所以相比于按字存储,按字节存储则方便和节省空间得多。

# 5. 如何概括你所设计的 CPU 的设计风格? 为了对抗复杂性你采取了哪些抽象和规范手段?

我觉得我的设计风格更偏向于第一种"侦测者"型。从产生数据冲突的原因入手,展示了数据冲突产生的逻辑所在,代码短小,很多时候加指令时不用改动。

对抗复杂性:一、在总体设计中多抽象了一层不同的流水级部件 F、D、E、M、W 级,这样做的好处是将不同的流水级部件封装到一个模块中,只保留其与其他模块的接口,从而其内部的连线不会对其他模块产生影响,使顶层连线更为简单和清晰。二、在设计流水线信号时会在信号后面加上下划线和流水级的缩写,表明这个信号所处的流水线级。三、使用宏定义避免大量输入 01 识别码而产生的输入错误。

#### 6. 你对流水线 CPU 设计风格有何见解?

在设计暂停和转发时,按逻辑进行设计会更加抓住 CPU 的本质,但是不直观;按指令类型进行设计,直观但是又略显冗杂。

# 7. 在本实验中你遇到了哪些不同指令组合产生的冲突? 你又是如何解决的? 相应的测试样例是什么样的? 请有条理的罗列出来。(非常重要)

序号	类型	Tuse_R	Tuse_R	Tnew_E	冲突寄存	解决方案	测试程序
		S	Т		器		
1	R-J	0		1	RS	暂停1个	ori \$ra
						时钟周期	\$0,0x0000300c
						后从 M 到	jr \$ra
						D转发	
2	L-J	0		2	RS	暂停2个	lw \$ra,0(\$0)
						时钟周期	jr \$ra
						后从W到	
						D转发	

_		_			4	#C/字 . A	
3	R-B	0	0	1	RS 或 RT	暂停1个	addu \$t1,\$t1,\$t2
						时钟周期	beq \$t1,\$t2,loop
						后从 M 到	
						D转发	
4	L-B	0	0	2	RS 或 RT	暂停两个	lw \$t1,0(\$0)
						时钟周期	beq \$t1,\$t2,loop
						后从w到	
						D转发	
5	R-R	1	1	1	RS 或 RT	从M到E	addu \$t1,\$t1,\$t2
						转发	subu \$t1,\$t1,\$t2
6	L-R	1	1	2	RS 或 RT	暂停一个	lw \$t1,0(\$0)
						时钟周期	addu \$t1,\$t1,\$t2
						后从w到	
						E转发	
7	R-R	1		1	RS	从M到E	ori \$t1,\$0,1
						级转发	lui \$t1,1
8	L-R	1		2	RS	暂停一个	lw \$t1,0(\$0)
						时钟周期	lui \$t1,1
						后从W到	
						E转发	
9	R-S	1	2	1	RS	从M到E	lui \$t1,1
						级转发	sw \$t1,0(\$0)
10	L-S	1	2	2	RS	暂停1个	lw \$t1,0(\$0)
						周期后从	sw \$t2,0(\$t1)
						w到E级	
						转发	
11	L-S	1	2	2	RT	从W到M	lw \$t1,0(\$0)
						级转发	sw \$t1,0(\$0)

序号	类型	Tuse_	Tuse_RT	Tnew_	冲突寄存	解决方案	测试程序
		RS		М	器		
1	L-R-J	0		1	RS	暂停一个	lw \$ra,0(\$0)
						周期后从	lui \$t2,1
						W到D级	jr \$ra
						转发	
2	L-R-B	0	0	1	RT 或 RT	暂停一个	lw \$t1,0(\$0)
						周期后从	lui \$t2,1
						W到D级	beq \$t1,\$t2,loop
						转发	
3	L-R-R	1	1	1	RS 或 RT	从W到E	lw \$t1,0(\$0)
						级转发	lui \$t2,1
							addu \$t1,\$t3,\$t1
4	L-R-R	1		1	RS	从W到E	lw \$t1,0(\$0)
						级转发	lui \$t2,1

							ori \$t1,\$t1,1
5	L-R-S	1	2	1	RS	从W到E	lw \$t1,0(\$0)
						级转发	lui \$t2,1
							sw \$t1,0(\$0)
6	R-R-J	0		0	RS	从M级到	addu \$ra,\$t1,\$t2
						D级转发	lui \$t2,1
							jr \$ra
7	R-R-B	0	0	0	RS 或 RT	从M级到	addu \$t1,\$t1,\$t2
						D级转发	lui \$t3,1
							beq \$t1,\$t2,loop

序号	类型	Tuse_	Tuse_RT	Tnew_	冲突寄存	解决方案	测试程序
		RS		W	器		
1	R-N-N-	0		0	RS	从W到D	addu \$ra,\$t1,\$t2
	J					级转发	nop
							nop
							jr \$ra
2	R-N-N-	0	0	0	RS 或 RT	从W到D	addu \$t1,\$t1,\$t2
	В					级转发	nop
							nop
							beq \$t1,\$t2,loop