


Project6 Verilog 完成流水线 CPU 开发

一、顶层设计



```

61 module mips(
62     input clk,
63     input reset
64 );
65 wire Stall, PCSel, RegWrite_W, RegWrite_D, RegWrite_E, RegWrite_M, ForwardRTM, Busy, Start;
66 wire [1:0] ForwardRSD, ForwardRTD, ForwardRSE, ForwardRTE;
67 wire [4:0] RD_W, RS_E, RT_E, RD_E, WriteRd_E, RD_M;
68 wire [31:0] NPCOut, Instr_F, PCPlus4_F, Instr_D, PCPlus4_D, MUXRFWDout, ALUOutput_M, EXTOut, RSV_D, RTV_D,
69     Instr_E, PCPlus4_E, RSV_E, RTV_E, EXTOut_E, ALUOutput, WriteData_E, Instr_M, RTV_M,
70     PCPlus4_M, MemOut, Instr_W, ReadData_W, PCPlus4_W, ALUOutput_W;
71 ///////////////////////////////////////////////////
72 //F级部件
73 //IM 指令存储单元          //Bclass cal_r cal_i Jclass load store jal
74 //IFU 取指令单元          //Bclass cal_r cal_i Jclass load store jal
75 //MUXPC 选择下一条PC值的多路器 //Bclass Jclass jal
76
77
78
79 PIPELINE_F pipeline_f(
80     .CLK(clk), //输入来自MIPS模块的时钟信号，控制IFU的时钟周期 /**/
81     .Reset(reset), //输入来自MIPS模块的复位信号，控制IFU是否清空 /**/
82     .Stall(Stall), //输入来自冲突单元的暂停信号，控制IFU是否暂停
83     .PCSel(PCSel), //输入来自D级部件（D级NPC）的下一条PC的选择信号，选择IFU下一个值
84     .NPCOut(NPCOut), //输入来自D级部件（D级NPC）的下一条PC可能的值，输入来自D级的跳转指令的IFU的下一个值
85
86     .Instr_F(Instr_F), //输出F级的指令 To: D级寄存器
87     .PCPlus4_F(PCPlus4_F) //输出F级的PC+4 To: D级寄存器
88 );
89 //F级部件产生指令和PC+4
90
91
92 ///////////////////////////////////////////////////
93 //D级寄存器
94
95 REGISTER_D register_d(
96     .Instr_F(Instr_F), //输入来自F级部件（IM）的指令
97     .PCPlus4_F(PCPlus4_F), //输入来自F级部件（IFU）的PC++4
98     .CLK(clk), //输入来自MIPS模块的时钟信号 /**/
99     .Stall(Stall), //输入来自冲突单元的暂停信号 /**/
100     .Reset(reset), //输入来自MIPS模块的复位信号 /**/
101
102     .Instr_D(Instr_D), //输出D级的指令 To: D级部件 E级寄存器 冲突单元
103     .PCPlus4_D(PCPlus4_D) //输出D级的PC+4 To: D级部件 E级寄存器
104 );
105 //D级寄存器产生D级的指令和PC+4
106
107 ///////////////////////////////////////////////////
108 //D级部件
109 //GRF 寄存器堆 //Bclass cal_r cal_i load store jal
110 //EXT 符号扩展器 //cal_i load store
111 //NPC PC计算选择器 //Bclass Jclass jal
112 //CMP 比较器 //Bclass
113 //CONTROLLER_D D级控制器 //Bclass cal_r cal_i Jclass load store jal
114 //MFRSD 转发指令在D级要读取的GRFRD1的值 //Bclass cal_r cal_i load store
115 //MFRD 转发指令在D级要读取的GRFRD2的值 //Bclass cal_r load store
116
117 PIPELINE_D pipeline_d(
118     .CLK(clk), //输入来自MIPS模块的时钟信号 /**/
119     .Reset(reset), //输入来自MIPS模块的复位信号 /**/
120     .RegWrite_W(RegWrite_W), //输入来自W级寄存器的写入信号，控制是否写入寄存器堆
121     .RD_W(RD_W), //输入来自W级寄存器的写入地址，决定写入的地址
122     .Instr_D(Instr_D), //输入来自D级寄存器的指令
123     .MUXRFWDout(MUXRFWDout), //输入来自W级部件（MUXRFWD）的写入数据，暨转发所需
124     .PCPlus4_D(PCPlus4_D), //输入来自D级寄存器的PC+4
125     .ALUOutput_M(ALUOutput_M), //输入来自M级寄存器的ALU输出，转发所需
126     .ForwardRSD(ForwardRSD), //输入来自冲突单元的RS转发控制信号
127     .ForwardRTD(ForwardRTD), //输入来自冲突单元的RT转发控制信号 ..... ..
128
129     .PCPlus4_W(PCPlus4_W), //输入来自W级寄存器的PC+4，是用来输出display的
130
131     .EXTOut(EXTOut), //输出立即数扩展结果 To: E级寄存器
132     .NPCOut(NPCOut), //输出下一条可能的PC值 To: F级部件
133     .PCSel(PCSel), //输出PC选择信号 To: F级部件
134     .RegWrite_D(RegWrite_D), //输出D级指令的写信号，在D级就提前产生写信号，之后在流水线中传输 To: E级寄存器
135     .RSV_D(RSV_D), //输出GRFRD1 To: E级寄存器
136     .RTV_D(RTV_D), //输出GRFRD2 To: E级寄存器
137 );
138 //D级部件产生 立即数扩展结果 跳转指令后PC的值 PC选择信号 D级指令写信号 寄存器两个读取的值
139
140 ///////////////////////////////////////////////////
141 //E级寄存器
142 REGISTER_E register_e(
143     .CLK(clk), //输入来自MIPS模块的时钟信号 /**/
144     .Reset(reset), //输入来自MIPS模块的复位信号 /**/
145     .FlushE(Stall), //输入来自冲突单元的暂停信号，实质上是清空信号，相当于插入NOP
146     .Instr_D(Instr_D), //输入来自D级寄存器的指令
147     .PCPlus4_D(PCPlus4_D), //输入来自D级寄存器的PC+4
148     .RSV_D(RSV_D), //输入来自D级部件（MFRSD）的GRFRD1
149     .RTV_D(RTV_D), //输入来自D级部件（MFRD）的GRFRD2
150     .EXTOut_D(EXTOut), //输入来自D级部件（EXT）的扩展数
151     .RegWrite_D(RegWrite_D), //输入来自D级部件（CONTROLLER_D）的写信号
152     .RS_D(Instr_D[25:21]), //输入来自D级寄存器的指令的读寄存器地址1
153     .RT_D(Instr_D[20:16]), //输入来自D级寄存器的指令的读寄存器地址2
154     .RD_D(Instr_D[15:11]), //输入来自D级寄存器的指令的写寄存器地址
155
156     .Instr_E(Instr_E), //输出E级的指令 To: E级部件 E级寄存器 冲突单元
157     .PCPlus4_E(PCPlus4_E), //输出E级的PC+4 To: E级部件 M级寄存器
158     .RSV_E(RSV_E), //输出E级的GRFRD1 To: E级部件
159     .RTV_E(RTV_E), //输出E级的GRFRD2 To: E级部件 /*store类型要用这个值存储，但是得经过E级部件选择*/
160     .EXTOut_E(EXTOut_E), //输出E级的扩展数 To: E级部件
161     .RegWrite_E(RegWrite_E), //输出E级的写入信号 To: M级寄存器 冲突单元

```

```

160 .RS_E(RS_E), //输出E级指令的读寄存器地址1 To: 没啥用，不管了，实际上它的作用在E级部件中被Instr_E代替了
161 .RT_E(RT_E), //输出E级指令的读寄存器地址2 To: 没啥用，不管了，实际上它的作用在E级部件中被Instr_E代替了
162 .RD_E(RD_E) //输出E级指令的写寄存器地址 To: 没啥用，不管了，实际上它的作用在E级部件中被Instr_E代替了
163 );
164 //E级部件
165 //MUXRDE 选择真正的写入寄存器的地址，应该将其输出连接至冲突单元，不然E级的写地址会错误
166 //ALU 算术逻辑运算单元 //cal_r cal_i load store jal
167 //CONTROLLER_E E级控制器 //cal_r cal_i load store jal
168
169 //MUXALUOutput 选择ALU的输出， //cal_r cal_i load store jal
170 //用来区分一般的对寄存器进行算术操作的指令和对31号寄存器进行操作的指令的输出
171
172 //MUXRDE 选择真正的写入寄存器的地址，应该将其输出连接至冲突单元，不然E级的写地址会错误
173 //MUXALUB 选择ALU的第二个操作数是寄存器数还是立即数 //cal_r cal_i load store jal
174 //MFRSE 选择ALU的第一个操作数的转发 //cal_r cal_i load store
175 //MFRTE 选择ALU的第二个操作数的转发 //cal_r cal_i load store
176
177 PIPELINE_E pipeline_e(
178 .CLK(clk), //输入时钟信号
179 .Reset(reset), //输入复位信号
180 .Instr_E(Instr_E), //输入来自E级寄存器的指令
181 .RTV_E(RTV_E), //输入来自E级寄存器的GRFED2
182 .RSV_E(RSV_E), //输入来自E级寄存器的GRFED1
183 .EXTOut_E(EXTOut_E), //输入来自E级寄存器的扩展数
184 .MUXRFDOut(MUXRFDOut), //输入来自W级部件(MUXRFD)的写入数据，转发所需
185 .ALUOutput_M(ALUOutput_M), //输入来自M级寄存器的ALU输出，转发所需
186 .ForwardRSE(ForwardRSE), //输入来自冲突单元的RSE控制信号
187 .ForwardRTE(ForwardRTE), //输入来自冲突单元的RTE控制信号
188 .PCPlus4_E(PCPlus4_E), //输入来自E级寄存器的PC+4，为对31号寄存器进行jal类操作的数据准备
189
190 .Start(Start), //输出乘除模块启动信号 To: 冲突单元
191 .Busy(Busy), //输出乘除模块繁忙信号 To: 冲突单元
192 .ALUOutput(ALUOutput), //输出ALU的运算结果 To: M级寄存器
193
194 .WriteRd_E(WriteRd_E), //输出真正的E级的写入地址 To: M级寄存器 /*真正的经过的选择后的写入地址在E级确定*/
195 .WriteData_E(WriteData_E) //输出要写入内存的数据，应该来自经过转发MFRTE选择器选择的数据 To: M级寄存器
196 );
197 //E级部件产生 ALU的运算结果 E级的真正的写入地址 E级的真正的写入数据
198
199 //M级寄存器
200 REGISTER_M register_m(
201 .CLK(clk), //输入来自MIPS模块的时钟信号 /**/
202 .Reset(reset), //输入来自MIPS模块的复位信号 /**/
203 .Instr_M(Instr_M), //输入来自M级寄存器的指令
204 .RTV_M(RTV_M), //输入来自M级寄存器(MFRTE)的内存写入数据 /**/ /*此处应为来自E级部件的输出，而不是来自E级寄存器的值*/
205 .PCPlus4_M(PCPlus4_M), //输入来自E级寄存器的PC+4
206 .ALUOutput_M(ALUOutput_M), //输入来自E级部件(MUXALUOutput)的ALU运算结果
207 .RegWrite_M(RegWrite_M), //输入来自E级寄存器的写信号
208 .WriteRd_M(WriteRd_M), //输入来自E级部件(MUXRDE)的真正的写寄存器地址
209
210 .RegWrite_M(RegWrite_M), //输出M级的写信号 To: W级寄存器 冲突单元
211 .Instr_M(Instr_M), //输出M级的指令 To: M级部件 W级寄存器 冲突单元
212 .RTV_M(RTV_M), //输出M级的写入数据 To: M级部件
213 .PCPlus4_M(PCPlus4_M), //输出M级的PC+4 To: M级部件 W级寄存器
214 .ALUOutput_M(ALUOutput_M), //输出M级的ALU运算结果 To: D级部件 E级部件 M级部件 W级寄存器
215 .RD_M(RD_M) //输出M级的写寄存器地址 To: W级寄存器 冲突单元
216 );
217
218 //M级部件
219 //DM 内存单元 //load store
220 //CONTROLLER_M M级控制器 //load store
221 //MFRIM 选择写入寄存器的值的转发 //store
222 //如果添加LB LB SH SB之类的指令，在此加两个MUX即可 //load store
223
224 PIPELINE_M pipeline_m(
225 .CLK(clk), //输入来自MIPS模块的时钟信号 /**/
226
227 .Reset(reset), //输入来自MIPS模块的复位信号 /**/
228 .ALUOutput_M(ALUOutput_M), //输入来自M级寄存器的ALU输出 作为存取内存的地址
229 .RTV_M(RTV_M), //输入来自M级寄存器的写入数据，这也是经过E级转发选择后的数据
230 .Instr_M(Instr_M), //输入来自M级寄存器的指令
231 .ForwardRTM(ForwardRTM), //输入来自冲突单元的RT转发控制信号
232 .PCPlus4_M(PCPlus4_M), //输入来自M级寄存器的PC+4 display所用
233 .MUXRFDOut(MUXRFDOut), //输入来自W级部件(MUXRFD)写数据，转发所需
234
235 .MemOut(MemOut) //输出内存读数据 To: W级寄存器
236 );
237 //M级部件产生 内存读数据
238
239 //W级寄存器
240 REGISTER_W register_w(
241 .CLK(clk), //输入来自MIPS模块的时钟信号 /**/
242 .Reset(reset), //输入来自MIPS模块的复位信号 /**/
243 .Instr_M(Instr_M), //输入来自M级寄存器的指令
244 .PCPlus4_M(PCPlus4_M), //输入来自M级寄存器的PC+4
245 .ALUOutput_M(ALUOutput_M), //输入来自M级寄存器的ALU运算结果
246 .ReadData_M(MemOut), //输入来自M级部件(DM)的内存读数据 /**/ /*此处输入MemOut*/
247 .RD_M(RD_M), //输入来自M级寄存器的写寄存器地址
248 .RegWrite_M(RegWrite_M), //输入来自M级寄存器的写寄存器数据
249
250 .Instr_W(Instr_W), //输出W级的指令 To: W级部件 冲突单元
251 .PCPlus4_W(PCPlus4_W), //输出W级的PC+4 To: W级部件
252 .ALUOutput_W(ALUOutput_W), //输出W级的ALU运算结果 To: W级部件
253 .ReadData_W(ReadData_W), //输出W级的内存读数据 To: W级部件
254 .RD_W(RD_W), //输出W级的寄存器写地址 To: D级部件 冲突单元
255 .RegWrite_W(RegWrite_W) //输出W级的寄存器写信号 To: D级部件 冲突单元
256 );
257
258 //W级部件

```



```
259 //CONTROLLER W 级的控制器 //cal_r cal_i load jal
260 //MUXRFWD 选择真正的写入数据 //cal_r cal_i load jal
261 //GRF 理论上存在的写入寄存器堆
262
263 PIPELINE_W pipeline_w(
264     .Instr_W(Instr_W), //输入来自W级寄存器的指令
265     .ReadData_W(ReadData_W), //输入来自W级寄存器的内存读数据
266     .ALUOutput_W(ALUOutput_W), //输入来自W级寄存器的ALU运算结果
267     .PCPlus4_W(PCPlus4_W), //输入来自W级寄存器的PC+4
268
269     .MUXRFWDOut(MUXRFWDOut) //输出寄存器要写入的数据 To: D级部件 E级部件 M级部件 /*决定真正要写入的数据是在W级*/
270 );
271 //W级部件产生 写入寄存器的值
272
273 ////////////////////////////////////////
274 //冲突单元 //Bclass cal_r cal_i Jclass load store jal
275 HAZARDUNIT hazardunit(
276     .Instr_D(Instr_D), //输入来自D级寄存器的指令
277     .Instr_E(Instr_E), //输入来自E级寄存器的指令
278     .Instr_M(Instr_M), //输入来自M级寄存器的指令
279     .Instr_W(Instr_W), //输入来自W级寄存器的指令
280     .RegWrite_E(RegWrite_E), //输入来自E级寄存器的写信号 /*之前连线出错，连到了E级的写信号*/
281     .RegWrite_M(RegWrite_M), //输入来自M级寄存器的写信号
282     .RegWrite_W(RegWrite_W), //输入来自W级寄存器的写信号
283     .A3_E(WriteRd_E), //输入来自E级寄存器的写地址 /**/ /*由于我的设计像7.58那样，是在E级处理RegDat的，所以得传入MUX后的RD_E */
284     .A3_M(RD_W), //输入来自M级寄存器的写地址 /**/
285     .A3_W(RD_W), //输入来自W级寄存器的写地址 /**/
286     .Busy(Busy), //输入来自E级部件的繁忙信号
287     .Start(Start), //输入来自E级部件的启动信号
288
289     .Stall(Stall), //输出暂停信号 To: F级部件 D级寄存器 E级寄存器
290     .ForwardRSD(ForwardRSD), //输出RSD转发信号 To: D级部件
291     .ForwardRTD(ForwardRTD), //输出RTD转发信号 To: D级部件
292
293     .ForwardRSE(ForwardRSE), //输出RSE转发信号 To: E级部件
294     .ForwardRTE(ForwardRTE), //输出RTE转发信号 To: E级部件
295     .ForwardRTM(ForwardRTM), //输出RTM转发信号 To: M级部件
296 );
297 endmodule
```

二、模块设计

1、PIPELINE_F

(1) 端口定义

信号	方向	描述
CLK	I	时钟信号
Reset	I	复位信号
Stall	I	输入来自冲突单元的暂停信号
PCSel	I	来自 D 级部件的 PC 选择信号
NPCOut	I	来自 D 级部件的 NPC 输出
Instr_F	O	输出 F 级的指令
PCPlus4_F	O	输出 F 级的 PC+4

(2) 功能定义

序号	内部部件	功能描述
1	IM	存储和输出当前指令
2	IFU	存储和输出当前指令地址 PC
3	MUXPC	选择下一条指令地址

（3）内部部件

1) IM

①端口定义

信号	方向	描述
InstrAddr	I	输入指令地址
Instr_F	O	输出当前指令

②功能定义

序号	功能名称	功能描述
1	取指令	根据 InstrAddr 指定的地址从 IM 中取出指令

2) IFU

①端口定义

信号	方向	描述
CLK	I	时钟信号
Reset	I	复位信号
Stall	I	来自冲突单元的暂停信号
PCIn	I	来自 MUXPC 的下一个 PC 值
PCOut	O	输出 PC 值

PCPlus4_F	O	输出当前 PC+4
-----------	---	-----------

②功能定义

序号	功能名称	功能描述
1	复位	当 Reset 信号有效时, PC 被置为 0x00003000

3) MUX_PC (MUX_2_1_32)

①端口定义

信号	方向	描述
PCPlus4_F	I	输入来自 IFU 的 PC+4
NPCOut	I	输入来自 D 级部件的 B 或 J 类指令对应的 PC
PCSel	I	输入来自 D 级部件的 PC 选择信号
PCIn	O	输出下一条要更新的 PC 值

②功能定义

序号	功能名称	功能描述
1	选择下一条指令地址	当 PCSel 有效时选择 NPCOut,即跳转指令的地址

2、 Regsiter_D

(1) 模块接口

信号	方向	描述
Instr_F	I	来自 F 级部件的指令

PCPlus4_F	I	来自 F 级部件的 PC+4
CLK	I	时钟信号
Stall	I	来自冲突单元的暂停信号
Reset	I	复位信号
Instr_D	O	输出 D 级寄存器的指令
PCPlus4_D	O	输出 D 级寄存器的 PC+4

3、PIPELINE_D

(1) 端口定义

信号	方向	描述
CLK	I	时钟信号
Reset	I	复位信号
RegWrite_W	I	输入来自 W 级寄存器的写信号
RD_W	I	输入来自 W 级寄存器的写地址
Instr_D	I	输入来自 D 级寄存器的指令
MUXRFWDOut	I	输入来自 W 级部件的写数据，也是转发所需要的数据
PCPlus4_D	I	输入来自 D 级寄存器的 PC+4

ALUOutput_M	I	输入来自 M 级寄存器的 ALU 运算结果,也是转发所需要的数据
ForwardRSD	I	输入来自冲突单元的 RSD 转发控制信号
ForwardRTD	I	输入来自冲突单元的 RTD 转发控制信号
PCPlus4_W	I	输入来自 W 级寄存器的 PC+4
EXTOut	O	输出 D 级部件产生的立即数扩展结果
NPCOut	O	输出 D 级部件的跳转指令产生的 PC 值
PCSel	O	输出 D 级部件产生的 PC 选择信号
RegWrite_D	O	输出 D 级部件的指令的写信号
RSV_D	O	输出寄存器堆读数据 1
RTV_D	O	输出寄存器堆读数据 2

(2) 功能定义

序号	功能名称	功能描述
1	读数据	输出指令要读的 rs、rt 的寄存器对应的值
2	扩展立即数	扩展指令中的立即数作为 E 级的 ALU 操作数
3	计算跳转地址	计算跳转指令对应的跳转地

		址
4	控制跳转	判断当前指令是否为跳转指令
5	写数据	将指令要写的数据写入 rd 寄存器中

(3) 内部部件

1) GRF

①模块接口

信号	方向	描述
GRF_Rs	I	读寄存器地址 1
GRF_Rt	I	读寄存器地址 2
GRF_Rd	I	写寄存器地址
GRF_WD	I	写寄存器数据
CLK	I	时钟信号
Reset	I	复位信号
RegWrite	I	寄存器写信号
PCPlus4_W	I	写指令的地址
GRF_RD1	O	读寄存器数据 1
GRF_RD2	O	读寄存器数据 2

②功能定义

序号	功能名称	功能描述
1	读数据	读出 GRF_Rs 和 GRF_Rt 地址

		对应寄存器中的数据到 GRF_RD1、GRF_RD2
2	写数据	当 RegWrite 信号有效且时钟 上升沿到来时，将 GRF_WD 写入 GRF_Rd 对应的寄存器 中

2) EXT

①模块接口

信号	方向	描述
Imm16	I	进行扩展的立即数
EXTSel	I	扩展选择信号
EXTOut	O	扩展结果

②功能定义

序号	功能名称	功能描述
1	零扩展	对立即数进行高位补 0 扩展
2	符号扩展	对立即数进行符号扩展至 32 位
3	加载到高位	将立即数加载到高位, 低位补 0

3) CMP

①模块接口

信号	方向	描述
CMPD1	I	比较的第一个数
CMPD2	I	比较的第二个数
CMPOut	O	比较的结果
CMPZeroOut	O	第一个数与 0 的比较结果

②功能定义

序号	功能名称	功能描述
1	比较两个操作数	CMPOut: 00: CMPD1 == CMPD2 01: CMPD1 > CMPD2 10: CMPD1 < CMPD2
2	比较第一个数与 0	CMPZeroOut[0]: 0: CMPD1 ≤ 0 1: CMPD1 > 0 CMPZeroOut[1]: 0: CMPD1 == 0 1: CMPD1 != 0

4) NPC

①模块接口

信号	方向	描述
GRF_RD1(MFRSDOut)	I	输入 Ra 中存储的地址
PCPlus4_D	I	输入来自 D 级寄存器的 PC+4
Instr_D	I	输入 D 级寄存器的指令，实质上是传输指令中的偏移量

NPCSel	I	输入 NPC 选择信号
NPCOut	O	输出 B J JR 指令对应的 PC

②功能定义

序号	功能名称	功能描述
1	输出跳转地址	NPCSel00: B 型指令地址 NPCSel01: J 型指令地址 NPCSel10: JR 指令地址

5) MFRSD (MUX_4_1_32)

①模块接口

信号	方向	描述
GRF_RD1	I	输入 GRF 的读数据 1
MUXRFWDOut	I	输入来自 W 级部件的 GRF 要写入的数据
ALUOutput_M	I	输入来自 M 级寄存器的 ALU 运算结果
ForwardRSD	I	输入来自冲突单元的 RSD 转发信号
MFRSDOut	O	输出选择后的指令要用的 GRF 操作数 1

②功能定义

序号	功能名称	功能描述
1	输出转发选择后的 GRF 读数	ForwardRSD:

	据 1	00 GRF_RD1 01 MUXRFWDOut 10 ALUOutput_M
--	-----	---

6) MFRTD (MUX_4_1_32)

①模块接口

信号	方向	描述
GRF_RD2	I	输入 GRF 的读数据 2
MUXRFWDOut	I	输入来自 W 级部件的 GRF 要写入的数据
ALUOutput_M	I	输入来自 M 级寄存器的 ALU 运算结果
ForwardRTD	I	输入来自冲突单元的 RTD 转发信号
MFRTDOut	O	输出选择后的指令要用的 GRF 操作数 2

②功能定义

序号	功能名称	功能描述
1	输出转发选择后的 GRF 读数 据 2	ForwardRTD: 00 GRF_RD2 01 MUXRFWDOut 10 ALUOutput_M

7) Controller_D

①模块接口

信号	方向	描述
Instr_D	I	输入来自 D 级寄存器的指令
CMPOut	I	输入来自 D 级部件 CMP 的比 较结果
CMPZeroOut	I	输入来自 D 级部件 CMP 的与 零比较结果
NPCSel	O	输出给 NPC 的选择信号
EXTSel	O	输出给 EXT 的选择信号
RegWrite_D	O	输出给 E 级寄存器的 GRF 写 信号
PCSel	O	输出给 F 级部件 MUXPC 的 选择信号

②功能定义

序号	功能名称	功能描述
1	选择指令跳转类型	通过 NPCSel 选择指令跳转地 址
2	选择是否跳转	通过 PCSel 选择是否跳转
3	选择立即数扩展类型	通过 EXTSel 选择扩展类型
4	判断指令是否进行写寄存器	通过 RegWrite_D 进行判断

	操作	
--	----	--

4、Register_E

(1) 模块接口

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
FlushE	I	来自冲突单元的清空信号,实质上是 Stall
Instr_D	I	输入来自 D 级寄存器的指令
PCPlus4_D	I	输入来自 D 级寄存器的 PC+4
RSV_D	I	输入来自 D 级部件的 RS 的数据
RTV_D	I	输入来自 D 级部件的 RT 的数据
EXTOut_D	I	输入来自 D 级部件的 EXT 结果
RegWrite_D	I	输入来自 D 级部件的 GRF 写信号
RS_D	I	输入来自 D 级寄存器的 RS

		地址
RT_D	I	输入来自 D 级寄存器的 RT
RD_D	I	输入来自 D 级寄存器的 RD
Instr_E	O	输出 E 级的指令
PCPlus4E	O	输出 E 级的 PC+4
RSV_E	O	输出 E 级的 RS 对应的 GRF 读数据 1
RTV_E	O	输出 E 级的 RD 对应的 GRF 读数据 2
EXTOut_E	O	输出 E 级的 EXT 结果
RegWrite_E	O	输出 E 的 GRF 写信号
RS_E	O	输出 E 级的 RS 地址
RT_E	O	输出 E 的 RT 地址
RD_E	O	输出 E 的 RD 地址

5、PIPELINE_E

(1) 模块接口

信号	方向	描述
Instr_E	I	输入来自 E 级寄存器的指令
RTV_E	I	输入来自 E 级寄存器的 GRF 读数据 2
RSV_E	I	输入来自 E 级寄存器的 GRF 读数据 1

EXTOut_E	I	输入来自 E 级寄存器的扩展数
MUXRFWDOut	I	输入来自 W 级部件的 GRF 写数据，是转发所需数据
ALUOutput_M	I	输入来自 M 级寄存器的 ALU 运算结果，是转发所需数据
ForwardRSE	I	输入来自冲突单元的 RSE 转发选择信号
ForwardRTE	I	输入来自冲突单元的 RTE 转发选择信号
PCPlus4_E	I	输入来自 E 级寄存器的 PC+4，也是 jal 类指令要写入 31 寄存器的数
ALUOutput	O	输出 ALU 运算结果
WriteRd_E	O	输出寄存器写地址
WriteData_E	O	输出内存写数据
Start	O	输出乘除模块开始运行信号
Busy	O	输出乘除模块正在运行信号

(2) 功能定义

序号	功能名称	功能描述
1	ALU 运算	通过 ALU 进行指令要求的运算
2	选择 ALU 输出, ALU 输出可作为 load store 类指令的地址, 可作为 cal 运算的结果, 可作为 jal 指令的写入值	如果是 JAL 类对 31 号寄存器进行地址写入的指令, 置为 PCPlus4_E+4, 否则如果是正常的 ALU 运算, 就置为 ALU 运算结果

3	选择写入寄存器地址	如果是三寄存器操作指令,置为 rd, 如果是二寄存器操作指令, 置为 rt, 如果是 jal 类指令, 置为 31
4	选择写入内存数据, 仅仅针对 store 类指令	store 类指令要写入内存的数据可在 E 级部件通过转发获取

（3）内部部件

1) ALU

①模块接口

信号	方向	描述
ALUOpnd_A	I	ALU 操作数 A
ALUOpnd_B	I	ALU 操作数 B
ALUSel	I	ALU 选择信号
ALUOutput	O	ALU 运算结果

②功能定义

序号	功能名称	功能描述
1	加运算	$ALUOutput = ALUOpnd_A + ALUOpnd_B$
2	减运算	$ALUOutput = ALUOpnd_A - ALUOpnd_B$
3	或运算	$ALUOutput = ALUOpnd_A ALUOpnd_B$
4	逻辑左移运算	$ALUOutput = ALUOpnd_B \ll ALUOpnd_A[4:0]$

5	逻辑右移运算	$ALUOutput = ALUOp\text{rand_B} > > ALUOp\text{rand_A}[4:0]$
6	算术右移运算	$ALUOutput = \$signed(ALUOp\text{rand_B}) >>> ALUOp\text{rand_A}[4:0]$
7	与运算	$ALUOutput = ALUOp\text{rand_A} \& ALUOp\text{rand_B}$
8	小于则置位	$ALUOutput = \$signed(ALUOp\text{rand_A}) < \$signed(ALUOp\text{rand_B})$
9	异或运算	$ALUOutput = ALUOp\text{rand_A} \wedge ALUOp\text{rand_B}$
10	或非运算	$ALUOutput = \sim(ALUOp\text{rand_A} ALUOp\text{rand_B})$
11	无符号小于则置位	$ALUOutput = ALUOp\text{rand_A} < ALUOp\text{rand_B}$

2) Controller_E

①模块接口

信号	方向	描述
Instr_E	I	输入来自 E 级寄存器的指令
ALUSel	O	输出 ALU 操作选择信号
MUXALUBSel	O	输出 ALUB 功能选择信号，选择 ALU 操作数 B 是寄存器数还是立即数
RegDst	O	输出当前指令的写寄存器选择信号

ALUOutputSel	O	输出 ALU 的结果选择信号，是 jal 型对应的 PC+8 还是正常的 ALU 运算结果，还是 HI 或 LO 寄存器的值
Start	O	输出乘除模块开始工作的信号
MDSel	O	输出乘除模块功能选择信号
MUXALUASel	O	输出 ALUA 功能选择信号，选择 ALU 操作数 A 是寄存器 RS，还是立即数

②功能定义

序号	功能名称	功能描述
1	选择 ALU 运算类型	通过 ALUSel 选择当前 E 级指令对应的 ALU 运算
2	选择 ALU 运算数	通过 MUXALUBSel 选择当前 E 级指令对应的 ALU 运算数是寄存器数还是立即数
3	选择写寄存器地址	通过 RegDst 选择当前 E 级指令写入寄存器的地址是 rt 还是 rd 还是 31
4	选择 ALU 输出	通过 ALUOutputSel 选择当前 E 级指令要用的 ALU 输出是 PC+8 (JAL) 还是正常的运算结果 (正常运算指令)，还是 HI 或 LO 寄存器的值

3) MUXALUB

①模块接口

信号	方向	描述
MFRTEOut	I	输入 ALUB 转发多选器的选择结果, 为寄存器操作数
EXTOut_E	I	输入来自 E 级寄存器的扩展数
MUXALUBSel	I	输入来自 E 级控制器的 MUXALUB 的选择信号
MUXALUBOut	O	输出 ALUB

②功能定义

序号	功能名称	功能描述
1	选择 ALU 的第二个操作数	当 MUXALUBSel 为 1 时选择立即数, 为 0 时选择寄存器操作数

4) MFRSE

①模块接口

信号	方向	描述
RSV_E	I	来自 E 级寄存器的 GEF 读数据 1
MUXRFWDOut	I	来自 W 级部件的 GRF 写回数据
ALUOutput_M	I	来自 M 级寄存器的 ALU 的输出
ForwardRSE	I	来自 E 级控制器的 MFRSE 的选择信号
MFRSEOut	O	输出 MFRSE 选择后的数据

②功能定义

序号	功能名称	功能描述
1	选择 ALU 的第一个操作数	ForwardRSE: 00 RSV_E 01 MUXRFWDOut 10 ALUOutput_M

5) MFRTE

①模块接口

信号	方向	描述
RTV_E	I	来自 E 级寄存器的 GRF 的读数据 2
MUXRFWDOut	I	来自 W 级寄存器的 GRF 写回数据
ALUOutput_M	I	来自 M 级寄存器的 ALU 的输出
ForwardRTE	I	来自 E 级控制器的 MFRTE 的选择信号
MFRTEOut	O	输出 MFRTE 选择后的数据

②功能定义

序号	功能名称	功能描述
1	选择 ALU 的第二个操作数中的寄存器数	ForwardRTE: 00 RTV_E

		01 MUXRFWDOut 10 ALUOutput_M
--	--	---------------------------------

6) MUXRDE

①模块接口

信号	方向	描述
RT_E	I	来自 E 级寄存器的 GRF 写地址 1
RD_E	I	来自 E 级寄存器的 GRF 写地址 2
5'b11111	I	31 号寄存器
RegDst	I	来自 E 级控制器的写寄存器选择信号
WriteRd_E	O	输出 E 级当前指令要写的寄存器地址

②功能定义

序号	功能名称	功能描述
1	选择当前指令要写入的寄存器地址	RegDst: 00 RT_E 01 RD_E 10 31

7) MUXALUOutput

①模块接口

信号	方向	描述
ALUOutput_ALU	I	输入来自 ALU 的运算结果
PCPlus4_E+4	I	输入来自 E 级寄存器的 PCPlus4_E+4, 作为 JAL 指令对应要输入的值
HI	I	输入来自 E 级乘除模块的 HI 寄存器的值
LO	I	输入来自 E 级乘除模块的 LO 寄存器的值
ALUOutputSel	I	输入来自 E 级寄存器 E 级的 ALU 输出选择信号
ALUOutput	O	输出 E 级的 ALU 运算结果, 其可能是正常指令的运算结果, 也可能是对应 JAL 指令的 PC+8

②功能定义

序号	功能名称	功能描述
1	选择 E 级部件的 ALU 运算输出是正常 ALU 运算指令的运算结果还是 JAL 指令对应的 PC+8	ALUOutputSel 0 ALUOutput_ALU 1 PCPlus4_E+4

8) MUXALUA

①模块接口

信号	方向	描述
MFRSEOut	I	输入 ALUA 转发多选器的选择结果，为寄存器操作数
EXTOut_E	I	输入来自 E 级寄存器的扩展数
MUXALUASel	I	输入来自 E 级控制器的 MUXALUA 的选择信号
MUXALUAOut	O	输出 ALUA

②功能定义

序号	功能名称	功能描述
1	选择 ALU 的第一个操作数	当 MUXALUASel为 1 时选择来自 EXT 的立即数，为 0 时选择来自 RS 的寄存器数，为满足移位指令特设

9) MULTDIVPART

①模块接口

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
Start	I	输入乘除模块开始工作信号

ALUOp _{rand_A}	I	输入乘除模块操作数 1
ALUOp _{rand_B}	I	输入乘除模块操作数 2
MDSel	I	输入乘除模块控制信号
HI	O	输出 HI 寄存器的值
LO	O	输出 LO 寄存器的值
Busy	O	输出乘除模块正在工作的信号

②功能定义

序号	功能名称	功能描述
1	进行乘除相关运算	MDSel: 1: MULT 2: MULTU 3: DIV 4: DIVU 5: MTHI 6: MTLO
2	输出正在工作标志	Busy = Counter > 0;

6、Register_M

(1) 模块接口

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
Instr_E	I	输入来自 E 级寄存器的指令
RTV_E	I	输入来自 E 级部件的要写入内存的数据
PCPlus4_E	I	输入来自 E 级寄存器的 PC+4
ALUOutput_E	I	输入来自 E 级部件的 ALU 运算结果
RegWrite_E	I	输入来自 E 级寄存器的 GRF 写信号
WriteRd_E	I	输入来自 E 级部件的当前指令对应的写寄存器地址
RegWrite_M	O	输出 M 级寄存器的 GRF 写信号
Instr_M	O	输出 M 级寄存器的指令
RTV_M	O	输出 M 级寄存器的要写入内存的数据
PCPlus4_M	O	输出 M 级寄存器的 PC+4
ALUOutput_M	O	输出 M 级寄存器的 ALU 运算结果
RD_M	O	输出 M 级寄存器的写寄存器地址

7、PIPELINE_M

(1) 模块接口

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
ALUOutput_M	I	输入 M 级寄存器的 ALU 运算结果，作为存取内存的地址
RTV_M	I	输入来自 M 级寄存器的写入内存数据
Instr_M	I	输入来自 M 级寄存器的指令
ForwardRTM	I	输入来自冲突单元的 RTM 转发控制信号
PCPlus4_M	I	输入来自 M 级寄存器的 PC+4，用来 display
MUXRFWDOut	I	输入来自 W 级部件的 GRF 写入数据，是转发所需数据
MemOut	O	输出 M 级部件读出的内存数据

(2) 功能定义

序号	功能名称	功能描述
1	读内存	根据输入的 ALUOutput_M 作为内存地址读出内存中的数据
2	写内存	当写内存信号有效且在时钟

		上升沿将数据写入对应的内存地址
3	复位	当 Reset 信号有效且时钟上升沿到来时将所有内存数据置零

(3) 内部部件

1) DM

①模块接口

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
MemWrite	I	输入来自 M 级控制器的内存写使能信号
MemAddr	I	输入来自 M 级寄存器额内存写地址，即 ALU 运算结果
MemWD	I	输入来自 MFRTM 的内存写数据
PCPlus4_M	I	输入来自 M 级寄存器的 PC+4，用来 display
MemOut	O	输出内存读数据

②功能定义

(4)

序号	功能名称	功能描述
1	读内存	根据输入的 ALUOutput_M 作为内存地址读出内存中的数

		据
2	写内存	当写内存信号有效且在时钟上升沿将数据写入对应的内存地址
3	复位	当 Reset 信号有效且时钟上升沿到来时将所有内存数据置零

2) Controller_M

①模块接口

信号	方向	描述
Instr_M	I	来自 M 级的指令
MemWrite	O	输出内存写使能信号
StoreSel	O	输出写入内存的数据选择信号

②功能定义

序号	功能名称	功能描述
1	判断是否写内存	根据当前的 M 级指令输出 MemWrite 信号控制是否写内存
2	选择写入内存的数据	根据当前 M 级指令输出

		StoreSel 信号选择写入内存的数据
--	--	----------------------

3) MFRTM

①模块接口

信号	方向	描述
RTV_M	I	输入来自 M 级寄存器的 GRF 读数据 2
MUXRFWDOut	I	输入来自 W 级部件的 GRF 写回数据，是转发所需数据
ForwardRTM	I	输入来自冲突单元的 MFRTM 选择信号
MFRTMOut	O	输出 MFRTM 的转发选择结果，作为写入内存的数据

②功能定义

序号	功能名称	功能描述
1	选择写入内存的数据	ForwardRTM: 0 RTV_M 1 MUXRFWDOut

4) StoreBE

①模块接口

信号	方向	描述
MFRTMOut	I	输入经过转发选择后的要存

		储的数据
StoreSel	I	输入来自 M 级控制器的数据 存储方式选择信号
BSel	I	输入存储数据的字段选择信号
MemRD	I	输入存储地址当前对应的数据
MemWD	O	输出要存入存储地址的数据

②功能定义

序号	功能名称	功能描述
1	选择写入内存的数据的字段	BSel : 00: [7:0] 01: [15:8] 10: [23:16] 11: [31:24]
2	选择写入内存的数据的方式	StoreSel : 00: sw 01: sb 10: sh

8、Register_W

信号	方向	描述
CLK	I	输入时钟信号
Reset	I	输入复位信号
Instr_M	I	输入来自 M 级寄存器的指令
PCPlus4_M	I	输入来自 M 级寄存器的 PC+4

ALUOutput_M	I	来自 M 级寄存器的 ALU 输出
ReadData_M	I	输入来自 M 级部件的内存读数据
RD_M	I	输入来自 M 级寄存器的 GRF 写地址
RegWrite_M	I	输入来自 M 级寄存器的 GRF 写信号
Instr_W	O	输出 W 级寄存器的指令
PCPlus4_W	O	输出 W 级寄存器的 PC+4
ALUOutput_W	O	输出 W 级寄存器的 ALU 输出
ReadData_W	O	输出 W 级寄存器的内存读数据
RD_W	O	输出 W 级寄存器的 GRF 写地址地址
RegWrite_W	O	输出 W 级寄存器的 GRF 写信号

9、PIPELINE_W

(1) 模块接口

信号	方向	描述
Instr_W	I	输入来自 W 级寄存器的指令
ReadData_W	I	输入来自 W 级寄存器的内存读数据
ALUOutput_W	I	输入来自 W 级寄存器的 ALU 运算结果
PCPlus4_W	I	输入来自 W 级寄存器的 PC+4
MFRDWDOut	O	输出经过选择后的 GRF 要写入的数据

(2) 功能定义

序号	功能名称	功能描述
1	选择写入 GRF 的数据	MemtoReg_W: 0 ALUOutput_W 1 ReadData_W

(3) 内部部件

1) Controller_W

①模块接口

信号	方向	描述
Instr_W	I	来自 W 级的指令
MemtoReg_W	O	MUXRFWD 的选择信号
LoadSel	O	输出内存取出的数据的选择信号

②功能定义

序号	功能名称	功能描述
1	输出选择写入 GRF 的数据的控制信号	MemtoReg: load 指令 1, 其他指令 0
2	输出选择写入 GRF 的内存读数据的方式的选择信号	LoadSel: 000 lw 001 lb 010 lub

		011 lh
		100 lhu

2) MUXRFWD

①模块接口

信号	方向	描述
ReadData_W	I	来自 W 级的内存数据
ALUOutput_W	I	来自 W 级的 ALU 输出
MemtoReg_W	I	MUXRFWD 选择信号
MUXRFWDOut	O	输出寄存器写入数据

②功能定义

序号	功能名称	功能描述
1	选择写入 GRF 的数据	MemtoReg_W: 0 ALUOutput_W 1 ReadData_W

3) LoadBE

①模块接口

信号	方向	描述
ReadData_W	I	输入来自 W 级寄存器的内存数据
BSel	I	输入要读取的内存读数据的字段选择信号
LoadSel	I	输入要读取的内存读数据的数据形式的选择信号
ReadData	O	输出指令要读取的数据

②功能定义

序号	功能名称	功能描述
1	选择指令要读取的内存的数据的字段	BSel : 00: [7:0] 01: [15:8] 10: [23:16] 11: [31:24]
2	选择指令要读取的内存的数据的形式	LoadSel : 000 lw 001 lb 010 lub 011 lh 100 lhu

10、CONTROLLER

```
21  *define OPCODE 31:26
22  *define FUNC 5:0
23  *define RS 25:21
24  *define RT 20:16
25  *define RD 15:11
26  *define RCLASS 6'b000000
27  *define REGIMM 6'b000001
28
29  *define LB 6'b100000
30  *define LBU 6'b100100
31  *define LH 6'b100001
32  *define LHU 6'b100101
33  *define LW 6'b100011
34  *define SB 6'b101000
35  *define SH 6'b101001
36  *define SW 6'b101011
37  *define ADD 6'b100000
38  *define ADDU 6'b100001
39  *define ADDI 6'b001000
40  *define ADDIU 6'b001001
41  *define SUB 6'b100010
42  *define SUBU 6'b100011
43  *define AND 6'b100100
44  *define ANDI 6'b001100
45  *define OR 6'b100101
46  *define ORI 6'b001101
47  *define XOR 6'b100110
48  *define XORI 6'b001110
49  *define NOR 6'b100111
50  *define SLLV 6'b000100
51  *define SLL 6'b000000
52  *define SRLV 6'b000110
53  *define SRL 6'b000010
```

```

54 `define SRAV 6'b000111
55 `define SRA 6'b000011
56 `define SLT 6'b101010
57 `define SLTU 6'b101011
58 `define SLTI 6'b001010
59 `define SLTIU 6'b001011
60 `define LUI 6'b001111
61 `define BEQ 6'b000100
62 `define BNE 6'b000101
63 `define BLEZ 6'b000110
64 `define BGTZ 6'b000111
65 `define BLTZ 5'b000000////////
66 `define BGEZ 5'b000001////////
67 `define J 6'b000010
68 `define JAL 6'b000011
69 `define JR 6'b001000
70 `define JALR 6'b001001
71 `define MULT 6'b011000
72 `define MULTU 6'b011001
73 `define DIV 6'b011010
74 `define DIVU 6'b011011
75 `define MFHI 6'b010000
76 `define MFLO 6'b010010
77 `define MTHI 6'b010001
78 `define MTLO 6'b010011
79
80 module CONTROLLER_D(
81     input [31:0] Instr_D, //输入来自D级寄存器的指令
82     input CMPOut, //输入来自D级部件(CMP)的比较结果
83     input [1:0] CMPZeroOut,
84     //拼接传输的, (ifeqz, ifgtz)
85     output [1:0] NPCSel, //输出给D级部件NPC的NPC选择信号
86     output [3:0] EXTSEL, //输出给D级部件EXT的EXT选择信号
87
88     output RegWrite_D, //输出给E级寄存器的当前D级指令的与寄存器信号
89     output PCSel, //输出给E级部件的PC选择信号
90 );
91 wire [5:0] opcode = Instr_D[`OPCODE], func = Instr_D[`FUNC];
92
93 assign NPCSel[0] = (opcode == `J) || (opcode == `JAL); //Bclass Jclass JR
94 assign NPCSel[1] = (opcode == `RCLASS && func == `JR) || (opcode == `RCLASS && func == `JALR);
95
96 assign EXTSEL[0] = (opcode == `LW) || (opcode == `SW) || (opcode == `ADDI) || (opcode == `ADDIU) ||
97     (opcode == `RCLASS && func == `SLL) || (opcode == `RCLASS && func == `SRL) ||
98     (opcode == `RCLASS && func == `SRA) || (opcode == `SLTI) || (opcode == `SLTIU) ||
99     (opcode == `SB) || (opcode == `SH) || (opcode == `LB) || (opcode == `LBU) || (opcode == `LH) || (opcode == `LHU);
100 //应该是SW LW要SIGN_EXT而不是BEQ store load cal_i
101 assign EXTSEL[1] = (opcode == `LUI) || (opcode == `RCLASS && func == `SLL) || (opcode == `RCLASS && func == `SRL) ||
102     (opcode == `RCLASS && func == `SRA);
103
104 assign EXTSEL[2] = 0; //还没用到
105 assign EXTSEL[3] = 0; //还没用到
106
107 assign RegWrite_D = (opcode == `LW) || (opcode == `RCLASS && func == `ADDU) || (opcode == `RCLASS && func == `SUBU) || (opcode == `ORI) ||
108     (opcode == `LUI) || (opcode == `JAL) || (opcode == `RCLASS && func == `ADD) || (opcode == `ADDI) ||
109     (opcode == `ADDIU) || (opcode == `RCLASS && func == `SUB) || (opcode == `RCLASS && func == `OR) ||
110     (opcode == `RCLASS && func == `AND) || (opcode == `ANDI) || (opcode == `RCLASS && func == `XOR) ||
111     (opcode == `XORI) || (opcode == `RCLASS && func == `NOR) || (opcode == `RCLASS && func == `SLL) ||
112     (opcode == `RCLASS && func == `SLV) || (opcode == `RCLASS && func == `SRL) ||
113     (opcode == `RCLASS && func == `SRV) || (opcode == `RCLASS && func == `SRA) || (opcode == `RCLASS && func == `SRV) ||
114     (opcode == `RCLASS && func == `SLT) || (opcode == `SLTI) || (opcode == `RCLASS && func == `SLTU) ||
115     (opcode == `SLTIU) || (opcode == `LB) || (opcode == `LBU) || (opcode == `LH) || (opcode == `LHU) ||
116     (opcode == `RCLASS && func == `JALR) || (opcode == `RCLASS && func == `MFHI) ||
117     (opcode == `RCLASS && func == `MFLO); //cal_x cal_i load jal
118
119 assign PCSel = (CMPOut && (opcode == `BEQ)) || (~CMPOut && (opcode == `BNE)) ||
120     ((~CMPZeroOut[0] && ~CMPZeroOut[1]) && (opcode == `REGIMM && Instr_D[`RT] == `BLTZ)) ||
121     (CMPZeroOut[0] && (opcode == `BGTZ)) || (~CMPZeroOut[0] && (opcode == `BLEZ)) ||
122     ((CMPZeroOut[0] || CMPZeroOut[1]) && (opcode == `REGIMM && Instr_D[`RT] == `BGEZ)) || (opcode == `J) ||
123     (opcode == `JAL) || (opcode == `RCLASS && func == `JR) ||
124     (opcode == `RCLASS && func == `JALR);
125 //Bclass Jclass JR jal
126 endmodule
127
128 module CONTROLLER_E(
129     input [31:0] Instr_E,
130     output Start,
131     output [3:0] MDSel,
132     output [3:0] ALUSel,
133     output MUXALUSel,
134     output MUXALUASel,
135     output [1:0] RegDst, //处理JAL
136     output [1:0] ALUOutputSel //处理普通的运算指令和对RA进行操作的指令的ALU输出的问题
137 );
138 wire [5:0] opcode = Instr_E[`OPCODE], func = Instr_E[`FUNC];
139
140 assign ALUSel[0] = (opcode == `RCLASS && func == `SUBU) || (opcode == `RCLASS && func == `SUB) || (opcode == `RCLASS && func == `NOR) ||
141     (opcode == `RCLASS && func == `SLL) || (opcode == `RCLASS && func == `SLV) || (opcode == `RCLASS && func == `SRA) ||
142     (opcode == `RCLASS && func == `SRV) || (opcode == `RCLASS && func == `SLT) || (opcode == `SLTI);
143 //cal_x cal_i load store
144
145 assign ALUSel[1] = (opcode == `ORI) || (opcode == `RCLASS && func == `OR) || (opcode == `RCLASS && func == `AND) ||
146     (opcode == `ANDI) || (opcode == `RCLASS && func == `SLL) || (opcode == `RCLASS && func == `SLV) ||
147     (opcode == `RCLASS && func == `SLT) || (opcode == `SLTI) || (opcode == `RCLASS && func == `SLTU) ||
148     (opcode == `SLTIU);
149
150 assign ALUSel[2] = (opcode == `RCLASS && func == `AND) || (opcode == `ANDI) || (opcode == `RCLASS && func == `SRL) ||
151     (opcode == `RCLASS && func == `SRV) || (opcode == `RCLASS && func == `SRA) || (opcode == `RCLASS && func == `SRV) ||
152     (opcode == `RCLASS && func == `SLT) || (opcode == `SLTI);

```

```

153
154 assign ALUSel[3] = (opcode == `RCLASS && func == `XOR) || (opcode == `XORI) || (opcode == `RCLASS && func == `NOR) ||
155 (opcode == `RCLASS && func == `SLTU) || (opcode == `SLTIU);
156
157 assign MUXALUASel = (opcode == `RCLASS && func == `SLL) || (opcode == `RCLASS && func == `SRL) || (opcode == `RCLASS && func == `SRA);
158
159 assign MUXALUBSel = (opcode == `ORI) || (opcode == `LUI) || (opcode == `LW) || (opcode == `SW) || (opcode == `ADDI) ||
160 (opcode == `ADDIU) || (opcode == `ANDI) || (opcode == `XORI) || (opcode == `SLTI) || (opcode == `SLTIU) ||
161 (opcode == `SB) || (opcode == `SH) || (opcode == `LB) || (opcode == `LBU) || (opcode == `LH) || (opcode == `LHU);
162 // 1 的话就是立即数运算
163
164 //cal_r cal_i load store
165 assign RegDst = ((opcode == `JAL)? 2:
166 ((opcode == `RCLASS && func == `ADDU) || (opcode == `RCLASS && func == `SUBU) ||
167 (opcode == `RCLASS && func == `SUB) || (opcode == `RCLASS && func == `ADD)
168 || (opcode == `RCLASS && func == `OR) || (opcode == `RCLASS && func == `AND)
169 || (opcode == `RCLASS && func == `XOR) || (opcode == `RCLASS && func == `NOR)
170 || (opcode == `RCLASS && func == `SLL) || (opcode == `RCLASS && func == `SLLV)
171 || (opcode == `RCLASS && func == `SRL) || (opcode == `RCLASS && func == `SRLV)
172 || (opcode == `RCLASS && func == `SRA) || (opcode == `RCLASS && func == `SRV)
173 || (opcode == `RCLASS && func == `SLT) || (opcode == `RCLASS && func == `SLTU)
174 || (opcode == `RCLASS && func == `JALR) || (opcode == `RCLASS && func == `MFHI)
175 || (opcode == `RCLASS && func == `MFLO)? 1 :
176 0;
177
178 //cal_r jal
179 assign ALUOutputSel[0] = (opcode == `JAL) || (opcode == `RCLASS && func == `JALR) || (opcode == `RCLASS && func == `MFLO);
180 //jal 增加一位, 选择乘除的输出, 还得看选择的是HI还是LO
181
182 assign ALUOutputSel[1] = (opcode == `RCLASS && func == `MFHI) || (opcode == `RCLASS && func == `MFLO);
183
184 assign Start = (opcode == `RCLASS && func == `MULT) || (opcode == `RCLASS && func == `MULTU) || (opcode == `RCLASS && func == `DIV) ||
185 (opcode == `RCLASS && func == `DIVU) || (opcode == `RCLASS && func == `MTHI) || (opcode == `RCLASS && func == `MTLO);
186
187 assign MDSel[0] = (opcode == `RCLASS && func == `MULT) || (opcode == `RCLASS && func == `DIV) || (opcode == `RCLASS && func == `MTHI);
188 assign MDSel[1] = (opcode == `RCLASS && func == `MULTU) || (opcode == `RCLASS && func == `DIV) || (opcode == `RCLASS && func == `MTLO);
189 assign MDSel[2] = (opcode == `RCLASS && func == `DIVU) || (opcode == `RCLASS && func == `MTHI) || (opcode == `RCLASS && func == `MTLO);
190 assign MDSel[3] = 0; //暂时未用到
191
192 endmodule
193 //////////////////////////////////////
194 module CONTROLLER_M(
195 input [31:0] Instr_M,
196 output [1:0] StoreSel,
197 output MemWrite
198 );
199 wire [5:0] opcode = Instr_M[`OPCODE], func = Instr_M[`FUNC];
200
201 assign StoreSel[0] = (opcode == `SB);
202 assign StoreSel[1] = (opcode == `SH);
203
204 assign MemWrite = (opcode == `SW) || (opcode == `SB) || (opcode == `SH); //store
205
206 endmodule
207 //////////////////////////////////////
208 module CONTROLLER_W(
209 input [31:0] Instr_W,
210 output [2:0] LoadSel,
211 output [1:0] MemtoReg_W
212 );
213 wire [5:0] opcode = Instr_W[`OPCODE], func = Instr_W[`FUNC];
214
215 assign LoadSel[0] = (opcode == `LB) || (opcode == `LH);
216 assign LoadSel[1] = (opcode == `LBU) || (opcode == `LHU);
217 assign LoadSel[2] = (opcode == `LHU);
218
219 assign MemtoReg_W = (opcode == `JAL)? 2: //load jal
220 ((opcode == `LW) || (opcode == `LB) || (opcode == `LBU) || (opcode == `LH) || (opcode == `LHU)? 1:
221 0;
222
223 endmodule
224

```

	op code	func	NPC Sel	EXT Sel	PC Sel	Reg Write	Reg Dst	ALU Out put Sel	ALU Sel	MUX ALU B Sel	Mem Write	Mem toReg
addu	00000 0	10000 1	X	X	0	1	1	0	0	0	0	0
add	00000 0	10000 0	X	X	0	1	1	0	0	0	0	0
addi	00100 0	N/A	X	1	0	1	0	0	0	1	0	0

addiu	00100 1	N/A	X	1	0	1	0	0	0	1	0	0
subu	00000 0	10001 1	X	X	0	1	1	0	1	0	0	0
sub	00000 0	10001 0	X	X	0	1	1	0	1	0	0	0
ori	00110 1	N/A	X	0	0	1	0	0	2	1	0	0
or	00000 0	10010 1	X	X	0	1	1	0	2	0	0	0
sll	00000 0	00000 0	X	3	0	1	1	0	3	0	0	0
	op code	func	NPC Sel	EXT Sel	PC Sel	Reg Write	Reg Dst	ALU Out put Sel	ALU Sel	MUX ALU B Sel	Mem Write	Mem toReg
sllv	00000 0	00010 0	X	X	0	1	1	0	3	0	0	0
srl	00000 0	00001 0	X	3	0	1	1	0	4	0	0	0
srlv	00000 0	00011 0	X	X	0	1	1	0	4	0	0	0
sra	00000 0	00001 1	X	3	0	1	1	0	5	0	0	0
srav	00000 0	00011 1	X	X	0	1	1	0	5	0	0	0
and	00000 0	10010 0	X	X	0	1	1	0	6	0	0	0
andi	00110 0	N/A	X	0	0	1	0	0	6	1	0	0
slt	00000 0	10101 0	X	X	0	1	1	0	7	0	0	0
slti	00101 0	N/A	X	1	0	1	0	0	7	1	0	0
sltu	00000 0	10101 1	X	X	0	1	1	0	10	0	0	0
sltiu	00101 1	N/A	X	1	0	1	0	0	10	1	0	0
xor	00000 0	10011 0	X	X	0	1	1	0	8	0	0	0
xori	00111 0	N/A	X	0	0	1	0	0	8	1	0	0

nor	00000 0	10011 1	X	X	0	1	1	0	9	0	0	0
lui	00111 1	N/A	X	2	0	1	0	0	0	1	0	0
lw	10001 1	N/A	X	1	0	1	0	0	0	1	0	1
lb	10000 0	N/A	X	1	0	1	0	0	0	1	0	1
lbu	10010 0	N/A	X	1	0	1	0	0	0	1	0	1
lh	10000 1	N/A	X	1	0	1	0	0	0	1	0	1
	op code	func	NPC Sel	EXT Sel	PC Sel	Reg Write	Reg Dst	ALU Out put Sel	ALU Sel	MUX ALU B Sel	Mem Write	Mem toReg
lhu	10010 1	N/A	X	1	0	1	0	0	0	1	0	1
sw	10101 1	N/A	X	1	0	0	X	0	0	1	1	0
sb	10100 0	N/A	X	1	0	0	X	0	0	1	1	0
sh	10100 1	N/A	X	1	0	0	X	0	0	1	1	0
beq	00010 0	N/A	0	X	1	0	X	X	0	0	0	0
bne	00010 1	N/A	0	X	1	0	X	X	0	0	0	0
blez	00011 0	N/A	0	X	1	0	X	X	0	0	0	0
bgtz	00011 1	N/A	0	X	1	0	X	X	0	0	0	0
bltz	00000 1	00000	0	X	1	0	X	X	0	0	0	0
bgez	00000 1	00001	0	X	1	0	X	X	0	0	0	0
j	00001 0	N/A	1	X	1	0	X	X	0	X	0	0
jr	00000 0	00100 0	2	X	1	0	X	X	0	X	0	0
jal	00001 1	N/A	1	X	1	1	2	1	0	X	0	0

jalr	00000 0	00100 1	2	X	1	1	1	1	0	X	0	0
mult	00000 0	01100 0	0	0	0	0	0	0	0	0	0	0
multu	00000 0	01100 1	0	0	0	0	0	0	0	0	0	0
div	00000 0	01101 0	0	0	0	0	0	0	0	0	0	0
divu	00000 0	01101 1	0	0	0	0	0	0	0	0	0	0
	op code	func	NPC Sel	EXT Sel	PC Sel	Reg Write	Reg Dst	ALU Out put Sel	ALU Sel	MUX ALU B Sel	Mem Write	Mem toReg
mfhi	00000 0	01000 0	0	0	0	1	1	2	X	X	0	0
mflo	00000 0	01001 0	0	0	0	1	1	3	X	X	0	0
mthi	00000 0	01000 1	0	0	0	0	0	0	0	0	0	0
mtlo	00000 0	01001 1	0	0	0	0	0	0	0	0	0	0

特殊指令的控制信号：

(1) 移位类指令

	op cod e	fun c	NP C Sel	EX T Sel	PC Sel	Reg Wri te	Reg Dst	AL U Out put Sel	AL U Sel	MU XA LU ASe l	MU XA LU B Sel	Me m Wri te	Me m toR eg
sll	000 000	000 000	X	3	0	1	1	0	3	1	0	0	0
sllv	000 000	000 100	X	X	0	1	1	0	3	0	0	0	0
srl	000 000	000 010	X	3	0	1	1	0	4	1	0	0	0
srlv	000 000	000 110	X	X	0	1	1	0	4	0	0	0	0
sra	000 000	000 011	X	3	0	1	1	0	5	1	0	0	0

srav	000 000	000 111	X	X	0	1	1	0	5	0	0	0	0
-------------	--------------------	--------------------	----------	----------	----------	----------	----------	----------	----------	----------	----------	----------	----------

(2) 跳转类指令

	op code	func	NPC Sel	EXT Sel	PC Sel	Reg Write	Reg Dst	ALU Out put Sel	ALU Sel	MUX ALU B Sel	Mem Write	Mem toReg
beq	00010 0	N/A	0	X	1	0	X	X	0	0	0	0
bne	00010 1	N/A	0	X	1	0	X	X	0	0	0	0
blez	00011 0	N/A	0	X	1	0	X	X	0	0	0	0
bgtz	00011 1	N/A	0	X	1	0	X	X	0	0	0	0
bltz	00000 1	00000	0	X	1	0	X	X	0	0	0	0
bgez	00000 1	00001	0	X	1	0	X	X	0	0	0	0

(3) 小于则置位类指令

	op code	func	NPC Sel	EXT Sel	PC Sel	Reg Write	Reg Dst	ALU Out put Sel	ALU Sel	MUX ALU B Sel	Mem Write	Mem toReg
slt	00000 0	10101 0	X	X	0	1	1	0	7	0	0	0
slti	00101 0	N/A	X	1	0	1	0	0	7	1	0	0

sltu	00000 0	10101 1	X	X	0	1	1	0	7	10	0	0
sltui	00101 1	N/A	X	1	0	1	0	0	7	10	0	0

(4) Load 和 Store 类指令

	op code	func	NP C Sel	EX T Sel	PC Sel	Reg Wr ite	Reg Dst	AL U Out put Sel	AL U Sel	MU XA LU B Sel	Me m Wr ite	Sto reS el	Me m toR eg	Lo ad Sel
lw	100 011	N/ A	X	1	0	1	0	0	0	1	0	X	1	000
lb	100 000	N/ A	X	1	0	1	0	0	0	1	0	X	1	001
lbu	100 100	N/ A	X	1	0	1	0	0	0	1	0	X	1	010
lh	100 001	N/ A	X	1	0	1	0	0	0	1	0	X	1	011
lhu	100 101	N/ A	X	1	0	1	0	0	0	1	0	X	1	100
sw	101 011	N/ A	X	1	0	0	X	0	0	1	1	00	0	X
sb	101 000	N/ A	X	1	0	0	X	0	0	1	1	01	0	X
sh	101 001	N/ A	X	1	0	0	X	0	0	1	1	10	0	X

(5) 乘除类指令

	op code	fun c	NP C Sel	EX T Sel	PC Sel	Reg Wr ite	Reg Dst	AL U Out put Sel	AL U Sel	MU XA LU B Sel	star t	MD Sel	Me m Wr ite	Me m toR eg
mul t	000 000	011 000	0	0	0	0	0	0	0	0	1	1	0	0
mul tu	000 000	011 001	0	0	0	0	0	0	0	0	1	2	0	0
div	000 000	011 010	0	0	0	0	0	0	0	0	1	3	0	0
div u	000 000	011 011	0	0	0	0	0	0	0	0	1	4	0	0
mf hi	000 000	010 000	0	0	0	1	1	2	X	X	0	0	0	0
mfl o	000 000	010 010	0	0	0	1	1	3	X	X	0	0	0	0
mt hi	000 000	010 001	0	0	0	0	0	0	0	0	1	5	0	0
mtl o	000 000	010 011	0	0	0	0	0	0	0	0	1	6	0	0

(1) Controller_D

①模块接口

信号	方向	描述
Instr_D	I	输入来自 D 级寄存器的指令
CMPOut	I	输入来自 D 级部件 CMP 的比 较结果
NPCSel	O	输出给 NPC 的选择信号
EXTSel	O	输出给 EXT 的选择信号
RegWrite_D	O	输出给 E 级寄存器的 GRF 写 信号
PCSel	O	输出给 F 级部件 MUXPC 的 选择信号

②功能定义

序号	功能名称	功能描述
1	选择指令跳转类型	通过 NPCSel 选择指令跳转地 址
2	选择是否跳转	通过 PCSel 选择是否跳转
3	选择立即数扩展类型	通过 EXTSel 选择扩展类型
4	判断指令是否进行写寄存器 操作	通过 RegWrite_D 进行判断

(2) Controller_E

①模块接口

信号	方向	描述
Instr_E	I	输入来自 E 级寄存器的指令
ALUSel	O	输出 ALU 操作选择信号
MUXALUBSel	O	输出 ALUB 功能选择信号，

		选择 ALU 操作数 B 是寄存器数还是立即数
MUXALUASel	O	输出 ALUA 功能选择信号，选择 ALU 操作数 A 是来自寄存器 RS 还是立即数的位移字段
RegDst	O	输出当前指令的写寄存器选择信号
ALUOutputSel	O	输出 ALU 的结果选择信号，是 jal 型对应的 PC+8 还是正常的 ALU 运算结果
Start	O	输出乘除模块的运行开始信号
MDSel	O	输出乘除模块的操作选择信号

②功能定义

序号	功能名称	功能描述
1	选择 ALU 运算类型	通过 ALUSel 选择当前 E 级指令对应的 ALU 运算
2	选择 ALU 运算数	通过 MUXALUBSel 选择当前 E 级指令对应的 ALU 运算数是寄存器数还是立即数
3	选择写寄存器地址	通过 RegDst 选择当前 E 级指令写入寄存器的地址是 rt 还是 rd 还是 31
4	选择 ALU 输出	通过 ALUOutputSel 选择当前 E 级指令要用的 ALU 输出是 PC+8 (JAL) 还是正常的运算结果 (正常运算指令)

6	选择乘除模块是否开始工作	通过 Start 信号控制乘除模块是否开始工作
7	选择乘除模块运算类型	通过 MDSEL 选择乘除模块的运算类型

(3) Controller_M

①模块接口

信号	方向	描述
Instr_M	I	来自 M 级的指令
MemWrite	O	输出内存写使能信号
StoreSel	O	输出内存写数据的形式选择信号

②功能定义

序号	功能名称	功能描述
1	判断是否写内存	根据当前的 M 级指令输出 MemWrite 信号控制是否写内存
2	选择内存写入数据的形式	根据当前的 M 级指令输出 StoreSel 信号控制内存写入数据的形式

(4) Controller_W

①模块接口

信号	方向	描述
Instr_W	I	来自 W 级的指令

MemtoReg_W	O	MUXRFWD 的选择信号
LoadSel	O	输出读内存指令要读的数据 的形式控制信号

②功能定义

序号	功能名称	功能描述
1	输出选择写入 GRF 的数据的 控制信号	load 指令 1，其他指令 0
2	输出读内存指令要读的形式 控制信号	LoadSel : 000 lw 001 lb 010 lub 011 lh 100 lhu

11、HAZARDUNIT

```
21 `define OPCODE 31:26
22 `define FUNC 5:0
23 `define RS 25:21
24 `define RT 20:16
25 `define RD 15:11
26 `define RCLASS 6'b000000
27 `define REGIMM 6'b000001
28
29 `define LB 6'b100000
30 `define LBU 6'b100100
31 `define LH 6'b100001
32 `define LHU 6'b100101
33 `define LW 6'b100011
34 `define SB 6'b101000
35 `define SH 6'b101001
36 `define SW 6'b101011
37 `define ADD 6'b100000
38 `define ADDU 6'b100001
39 `define ADDI 6'b001000
40 `define ADDIU 6'b001001
41 `define SUB 6'b100010
42 `define SUBU 6'b100011
43 `define AND 6'b100100
44 `define ANDI 6'b001100
45 `define OR 6'b100101
46 `define ORI 6'b001101
47 `define XOR 6'b100110
48 `define XORI 6'b001110
49 `define NOR 6'b100111
50 `define SLLV 6'b000100
51 `define SLL 6'b000000
52 `define SRLV 6'b000110
53 `define SRL 6'b000010
```



```

54 `define SRAV      6'b000111
55 `define SRA       6'b000011
56 `define SLT       6'b101010
57 `define SLTU      6'b101011
58 `define SLTI      6'b001010
59 `define SLTIU     6'b001011
60 `define LUI       6'b001111
61 `define BEQ       6'b000100
62 `define BNE       6'b000101
63 `define BLEZ      6'b000110
64 `define BGTZ      6'b000111
65 `define BLTZ      5'b000001////////
66 `define BGEZ      5'b000011////////
67 `define J         6'b000010
68 `define JAL       6'b000011
69 `define JR        6'b001000
70 `define JALR      6'b001001
71 `define MULT      6'b011000
72 `define MULTU     6'b011001
73 `define DIV       6'b011010
74 `define DIVU      6'b011011
75 `define MFHI      6'b010000
76 `define MFLO      6'b010010
77 `define MTHI      6'b010001
78 `define MTLO      6'b010011
79 module HAZARDUNIT(
80     input Start,
81     input Busy,
82     input [31:0] Instr_D, Instr_E, Instr_M, Instr_W, //传入指令
83     input RegWrite_E, RegWrite_M, RegWrite_W, //传入写信号
84     input [4:0] A3_E, A3_M, A3_W, //传入A3_W方便, 不然在这里判断很麻烦
85     output Stall,
86     output [1:0] ForwardRSD, ForwardRTD, ForwardRSE, ForwardRTE,

87     output ForwardRIM
88 );
89
90 wire MDInstr, MDStall;
91 wire Tuse_RS0, Tuse_RS1, Tuse_RT0, Tuse_RT1, Tuse_RT2; //这个用来表示指令, 这样容易判断寄存器使用情况, 如果仅仅是单纯的译码出时间, 不行
92 wire Stall_RS0_E1, Stall_RS0_E2, Stall_RS0_M1, Stall_RS1_E2, Stall_RS,
93     Stall_RT0_E1, Stall_RT0_E2, Stall_RT0_M1, Stall_RT1_E2, Stall_RT;
94 wire [1:0] Tnew_E, Tnew_M;
95
96 //产生乘除停止信号
97 assign MDInstr = (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MULT) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MULTU) ||
98     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'DIV) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'DIVU) ||
99     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MFHI) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MFLO) ||
100     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MTHI) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MTLO);
101
102 assign MDStall = Busy || (Start && MDInstr);
103 //产生Tnew
104 DECODER_Tnew_E decoder_tnew_e(
105     .Instr(Instr_E),
106     .Tnew(Tnew_E)
107 );
108 DECODER_Tnew_M decoder_tnew_m(
109     .Instr(Instr_M),
110     .Tnew(Tnew_M)
111 );
112 //产生Tuse
113 //Tuse和Tnew更多的是用来判断暂停的
114
115 //在D级还有0个周期需要使用RS beq jr
116 assign Tuse_RS0 = (Instr_D['OPCODE] == 'BEQ) || (Instr_D['OPCODE] == 'BNE) || (Instr_D['OPCODE] == 'REGIMM && Instr_D['RT] == 'BLTZ) ||
117     (Instr_D['OPCODE] == 'BGTZ) || (Instr_D['OPCODE] == 'BLEZ) || (Instr_D['OPCODE] == 'REGIMM && Instr_D['RT] == 'BGEZ) ||
118     ((Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'JR)) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'JALR);
119
120 //在D级还有1个周期需要使用RS cal_r cal_i load store
121 assign Tuse_RS1 = ((Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'ADDU)) ||
122     ((Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'SUBU)) ||
123     (Instr_D['OPCODE] == 'LW) || (Instr_D['OPCODE] == 'SW) || (Instr_D['OPCODE] == 'ORI) || (Instr_D['OPCODE] == 'LUI)
124     || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'ADD) || (Instr_D['OPCODE] == 'ADDI) ||
125     (Instr_D['OPCODE] == 'ADDIU) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SUB) ||
126     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'OR) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'AND) ||
127     (Instr_D['OPCODE] == 'ANDI) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'XOR) || (Instr_D['OPCODE] == 'XORI) ||
128     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'NOR) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SLV) ||
129     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SRV) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SRV) ||
130     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SLI) || (Instr_D['OPCODE] == 'SLTI) ||
131     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SLTU) || (Instr_D['OPCODE] == 'SLTIU) || (Instr_D['OPCODE] == 'SB) ||
132     (Instr_D['OPCODE] == 'SH) || (Instr_D['OPCODE] == 'LB) || (Instr_D['OPCODE] == 'LBU) || (Instr_D['OPCODE] == 'LH) ||
133     (Instr_D['OPCODE] == 'LHU) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MULT) ||
134     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MULTU) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'DIV) ||
135     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'DIVU) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MTHI) ||
136     ((Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MTLO));
137
138 //在D级还有0个周期需要使用RT beq
139 assign Tuse_RT0 = (Instr_D['OPCODE] == 'BEQ) || (Instr_D['OPCODE] == 'BNE);
140
141 //在D级还有1个周期需要使用RT cal_r
142 assign Tuse_RT1 = ((Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'ADDU)) ||
143     ((Instr_D['OPCODE] == 'RCLASS && (Instr_D['FUNC] == 'SUBU)) ||
144     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'ADD) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SUB) ||
145     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'OR) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'AND) ||
146     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'XOR) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'NOR) ||
147     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SLI) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SLV) ||
148     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SRV) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SRV) ||
149     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SLI) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SLV) ||
150     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SLT) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'SLTU) ||
151     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MULT) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'MULTU) ||
152     (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'DIV) || (Instr_D['OPCODE] == 'RCLASS && Instr_D['FUNC] == 'DIVU);

```

```

153
154 //在D级还有2个周期需要使用RT store
155 assign Tuse_RT2 = (Instr_D['OPCODE'] == `SW) || (Instr_D['OPCODE'] == `SB) || (Instr_D['OPCODE'] == `SH);
156
157 //产生Stall
158
159 //如果在D级还有0个周期需要使用RS，而E级指令仍需1个周期才能产生所要写入的数据
160 assign Stall_RS0_E1 = Tuse_RS0 && (Tnew_E == 2'b01) && (Instr_D['RS'] == A3_E) && RegWrite_E;
161
162 //如果在D级还有0个周期需要使用RS，而E级指令仍需2个周期才能产生所要写入的数据
163 assign Stall_RS0_E2 = Tuse_RS0 && (Tnew_E == 2'b10) && (Instr_D['RS'] == A3_E) && RegWrite_E;
164
165 //如果在D级还有0个周期需要使用RS，而M级指令仍需1个周期才能产生所要写入的数据
166 assign Stall_RS0_M1 = Tuse_RS0 && (Tnew_M == 2'b01) && (Instr_D['RS'] == A3_M) && RegWrite_M;
167
168 //如果在D级还有1个周期需要使用RS，而E级指令仍需2个周期才能产生所要写入的数据
169 assign Stall_RS1_E2 = Tuse_RS1 && (Tnew_E == 2'b10) && (Instr_D['RS'] == A3_E) && RegWrite_E;
170
171 assign Stall_RS = Stall_RS0_E1 || Stall_RS0_E2 || Stall_RS0_M1 || Stall_RS1_E2;
172
173
174 //如果在D级还有0个周期需要使用RT，而E级指令仍需1个周期才能产生所要写入的数据
175 assign Stall_RT0_E1 = Tuse_RT0 && (Tnew_E == 2'b01) && (Instr_D['RT'] == A3_E) && RegWrite_E;
176
177 //如果在D级还有0个周期需要使用RT，而E级指令仍需2个周期才能产生所要写入的数据
178 assign Stall_RT0_E2 = Tuse_RT0 && (Tnew_E == 2'b10) && (Instr_D['RT'] == A3_E) && RegWrite_E;
179
180 //如果在D级还有0个周期需要使用RT，而M级指令仍需1个周期才能产生所要写入的数据
181 assign Stall_RT0_M1 = Tuse_RT0 && (Tnew_M == 2'b01) && (Instr_D['RT'] == A3_M) && RegWrite_M;
182
183 //如果在D级还有1个周期需要使用RT，而E级指令仍需2个周期才能产生所要写入的数据
184 assign Stall_RT1_E2 = Tuse_RT1 && (Tnew_E == 2'b10) && (Instr_D['RT'] == A3_E) && RegWrite_E;
185
186
187 assign Stall_RT = Stall_RT0_E1 || Stall_RT0_E2 || Stall_RT0_M1 || Stall_RT1_E2;
188
189 assign Stall = Stall_RS || Stall_RT || MDStall;
190
191 //产生Forward
192 //跳转指令之后规定不能再跳转指令
193 //由于对一条指令如SW的RT可能存在多次转发，所以的确得保证优先级问题，最新更新最优先
194 //指令在越后面要用到寄存器的值，所用的值经过的转发更新就越多
195
196 //在D级的指令（beq）需要用到RS，但是如果别的指令在这里需要的话，会提前转发
197 assign ForwardRSD = ((Instr_D['RS'] == A3_M) && (Tnew_M == 0) && (A3_M != 0) && RegWrite_M)? 2 :
198 ((Instr_D['RS'] == A3_W) && (A3_W != 0) && RegWrite_W)? 1 :
199 0 ;
200
201 //在D级的指令（beq）需要用到RT
202 assign ForwardRTD = ((Instr_D['RT'] == A3_M) && (Tnew_M == 0) && (A3_M != 0) && RegWrite_M)? 2 :
203 ((Instr_D['RT'] == A3_W) && (A3_W != 0) && RegWrite_W)? 1 :
204 0 ;
205
206 //在E级的指令（cal_r_cal_i load store）需要用到RS
207 assign ForwardRSE = ((Instr_E['RS'] == A3_M) && (Tnew_M == 0) && (A3_M != 0) && RegWrite_M)? 2 :
208 ((Instr_E['RS'] == A3_W) && (A3_W != 0) && RegWrite_W)? 1 :
209 0 ;
210
211 //在E级的指令（cal_r）需要用到RT
212 assign ForwardRTE = ((Instr_E['RT'] == A3_M) && (Tnew_M == 0) && (A3_M != 0) && RegWrite_M)? 2 :
213 ((Instr_E['RT'] == A3_W) && (A3_W != 0) && RegWrite_W)? 1 :
214 0 ;
215
216 //在M级的指令（sw）需要用到RT
217 assign ForwardRTM = ((Instr_M['RT'] == A3_M) && (Tnew_M == 0) && (A3_M != 0) && RegWrite_M)? 2 :
218 ((Instr_M['RT'] == A3_W) && (A3_W != 0) && RegWrite_W)? 1 :
219 0 ;
220
221 endmodule

```

（1）模块接口

信号	方向	描述
Start	I	输入来自 E 级部件的 E 级控制器的乘除模块运行开始标志
Busy	I	输入来自 E 级部件的 E 级乘除模块的运行中的信号
Instr_D	I	输入来自 D 级寄存器的指令
Instr_E	I	输入来自 E 级寄存器的指令
Instr_M	I	输入来自 M 级寄存器的指令
Instr_W	I	输入来自 W 级寄存器的指令
RegWrite_E	I	输入来自 E 级的写使能信号
RegWrite_M	I	输入来自 M 级的写使能信号

RegWrite_W	I	输入来自 W 级的写使能信号
A3_E	I	输入来自 E 级的写地址
A3_M	I	输入来自 M 级的写地址
A3_W	I	输入来自 W 级的写地址
Stall	O	输出暂停信号
ForwardRSD	O	输出 RSD 转发控制信号
ForwardRTD	O	输出 RTD 转发控制信号
ForwardRSE	O	输出 RSE 转发控制信号
ForwardRTE	O	输出 RTE 转发控制信号
ForwardRTM	O	输出 RTM 转发控制信号

（2）功能定义

序号	功能名称	功能描述
1	判断暂停	<p>当前 D 级指令所需使用的寄存器的时间周期大于 E、M、W 级相同的寄存器写入指令的产生写入数据时间周期时，需要暂停。有两类寄存器和八种情况</p> <p>RS0_E1 RS0_E2</p> <p>RS0_M1 RS1_E2</p> <p>RT0_E1 RT0_E2</p> <p>RT0_M1 RT1_E2</p>
2	判断转发	当前 D 级指令所需使用的寄

		<p>存器的时间周期小于或等于E、M、W级相同的寄存器写入指令的产生写入数据时间周期时，可以转发。有两类寄存器和五种情况</p> <p>FRSD FRTD</p> <p>FRSE FRTE</p> <p>FRTM</p>
--	--	--

	cal_r		cal_i		store	load					
	addu	subu	ori	lui	sw	lw	beq	jr	jal	nop	j
Tuse_RS0	0	0	0	0	0	0	1	1	X	X	X
Tuse_RS1	1	1	1	1	1	1	0	0	X	X	X
Tuse_RT0	0	0	X	X	0	X	1	X	X	X	X
Tuse_RT1	1	1	X	X	0	X	0	X	X	X	X
Tuse_RT2	0	0	X	X	1	X	0	X	X	X	X
Tnew	1	1	1	1	3	2	3	3	3	3	3

注：Tnew=3 代表不产生写入寄存器数据

IF/ID当前指令			ID/EX(Tnew)/E										EX/MEM(Tnew)/M								MEM/WB(Tnew)/W					
指令类型	源寄存器	Tuse	cal_r	l/rdcal_i	l/rt	load 2/rt	jai 0/ra	jair 0/rd	mfhi 0/rdcal_r	0/rdcal_i	0/rt	load 1/rt	jai 0/ra	jair 0/rd	cal_r 0/rdcal_i	0/rt	load 0/rt	jai 0/ra	jair							
jr	rs	0	stall	stall	stall				stall			stall														
bgez	rs	0	stall	stall	stall				stall			stall														
blez	rs	0	stall	stall	stall				stall			stall														
bgtz	rs	0	stall	stall	stall				stall			stall														
bltz	rs	0	stall	stall	stall				stall			stall														
bne	rs/rt	0	stall	stall	stall				stall			stall														
beq	rs/rt	0	stall	stall	stall				stall			stall														
cal_r	rs/rt	1				stall																				
cal_i	rs	1				stall																				
load	rs	1				stall																				
store	rs	1				stall																				
store	rt	2																								
jair	rs	0	stall	stall	stall				stall			stall														
sll	rt	1				stall																				
srl	rt	1				stall																				
sra	rt	1				stall																				
mult	rs/rt	1				stall																				
multu	rs/rt	1				stall																				
div	rs/rt	1				stall																				
divu	rs/rt	1				stall																				
mfhi	rs	1				stall																				

(3) 内部部件 DECODER

```

21 `define OPCODE 31:26
22 `define FUNC 5:0
23 `define RS 25:21
24 `define RT 20:16
25 `define RD 15:11
26 `define RCLASS 6'b000000
27 `define REGIMM 6'b000001
28
29 `define LB 6'b100000
30 `define LBU 6'b100100
31 `define LH 6'b100001
32 `define LHU 6'b100101
33 `define LW 6'b100011
34 `define SB 6'b101000
35 `define SH 6'b101001
36 `define SW 6'b101011
37 `define ADD 6'b100000
38 `define ADDU 6'b100001
39 `define ADDI 6'b001000
40 `define ADDIU 6'b001001
41 `define SUB 6'b100010
42 `define SUBU 6'b100011
43 `define AND 6'b100100
44 `define ANDI 6'b001100
45 `define OR 6'b100101
46 `define ORI 6'b001101
47 `define XOR 6'b100110
48 `define XORI 6'b001110
49 `define NOR 6'b100111
50 `define SLLV 6'b000100
51 `define SLL 6'b000000
52 `define SRLV 6'b000110
53 `define SRL 6'b000010
54 `define SRAV 6'b000111
55 `define SRA 6'b000011
56 `define SLT 6'b101010
57 `define SLTU 6'b101011
58 `define SLTI 6'b001010
59 `define SLTIU 6'b001011
60 `define LUI 6'b001111
61 `define BEQ 6'b000100
62 `define BNE 6'b000101
63 `define BLEZ 6'b000110
64 `define BGTZ 6'b000111
65 `define BLTZ 5'b000000////////
66 `define BGEZ 5'b000001////////
67 `define J 6'b000010
68 `define JAL 6'b000011
69 `define JR 6'b001000
70 `define JALR 6'b001001
71 `define MULT 6'b011000
72 `define MULTU 6'b011001
73 `define DIV 6'b011010
74 `define DIVU 6'b011011
75 `define MFHI 6'b010000
76 `define MFLO 6'b010010
77 `define MTHI 6'b010001
78 `define MTLO 6'b010011
79 module DECODER_Tnew_E(//这里产生的Tnew是针对E而画的
80     input [31:0] Instr,
81     output reg [1:0] Tnew = 2'b11
82 );
83     always @(*)begin
84         case(Instr[7:0])
85             `RCLASS:
86                 case(Instr[7:0])

```

```

87      `ADDU:begin
88          Tnew = 2'b01;
89      end
90      `SUBU:begin
91          Tnew = 2'b01;
92      end
93      `ADD:begin
94          Tnew = 2'b01;
95      end
96      `SUB:begin
97          Tnew = 2'b01;
98      end
99      `OR:begin
100          Tnew = 2'b01;
101      end
102      `AND:begin
103          Tnew = 2'b01;
104      end
105      `XOR:begin
106          Tnew = 2'b01;
107      end
108      `NOR:begin
109          Tnew = 2'b01;
110      end
111      `SLL:begin
112          Tnew = 2'b01;
113      end
114      `SLLV:begin
115          Tnew = 2'b01;
116      end
117      `SRL:begin
118          Tnew = 2'b01;
119      end
120      `SRLV:begin
121          Tnew = 2'b01;
122      end
123      `SRA:begin
124          Tnew = 2'b01;
125      end
126      `SRAV:begin
127          Tnew = 2'b01;
128      end
129      `SLT:begin
130          Tnew = 2'b01;
131      end
132      `SLTU:begin
133          Tnew = 2'b01;
134      end
135      `JALR:begin
136          Tnew = 2'b00;
137      end
138      `MFHI:begin
139          Tnew = 2'b01;
140      end
141      `MFLO:begin
142          Tnew = 2'b01;
143      end
144      default:begin//////////其他指令默认不产生吧
145          Tnew = 2'b11;
146      end
147      endcase
148      `LHU:begin
149          Tnew = 2'b10;
150      end
151      `LH:begin
152          Tnew = 2'b10;
153      end
154      `LBU:begin
155          Tnew = 2'b10;
156      end
157      `LB:begin
158          Tnew = 2'b10;
159      end
160      `SLTIU:begin
161          Tnew = 2'b01;
162      end
163      `SLTI:begin
164          Tnew = 2'b01;
165      end
166      `XORI:begin
167          Tnew = 2'b01;
168      end
169      `ANDI:begin
170          Tnew = 2'b01;
171      end
172      `ADDIU:begin
173          Tnew = 2'b01;
174      end
175      `ADDI:begin
176          Tnew = 2'b01;
177      end
178      `ORI:begin
179          Tnew = 2'b01;
180      end
181      `LUI:begin
182          Tnew = 2'b01;
183      end
184      `LW:begin
185          Tnew = 2'b10;

```

```

186         end
187         `JAL:begin
188             Tnew = 2'b00;
189         end
190         default:begin
191             Tnew = 2'b11;
192         end
193     endcase
194 end
195 endmodule
196 //////////////////////////////////////////////////
197 module DECODER_Tnew_M(//这里产生的Tnew是针对M而画的
198     input [31:0] Instr,
199     output reg [1:0] Tnew = 2'b11
200 );
201     always @(*)begin
202         case(Instr[`OPCODE])
203             `RCLASS:
204                 case(Instr[`FUNC])
205                     `ADDU:begin
206                         Tnew = 2'b00;
207                     end
208                     `SUBU:begin
209                         Tnew = 2'b00;
210                     end
211                     `ADD:begin
212                         Tnew = 2'b00;
213                     end
214                     `SUB:begin
215                         Tnew = 2'b00;
216                     end
217                     `OR:begin
218                         Tnew = 2'b00;
219                     end
220                     `AND:begin
221                         Tnew = 2'b00;
222                     end
223                     `XOR:begin
224                         Tnew = 2'b00;
225                     end
226                     `NOR:begin
227                         Tnew = 2'b00;
228                     end
229                     `SLL:begin
230                         Tnew = 2'b00;
231                     end
232                     `SLLV:begin
233                         Tnew = 2'b00;
234                     end
235                     `SRL:begin
236                         Tnew = 2'b00;
237                     end
238                     `SRLV:begin
239                         Tnew = 2'b00;
240                     end
241                     `SRA:begin
242                         Tnew = 2'b00;
243                     end
244                     `SRAV:begin
245                         Tnew = 2'b00;
246                     end
247                     `SLT:begin
248                         Tnew = 2'b00;
249                     end
250                     `SLTU:begin
251                         Tnew = 2'b00;
252                     end
253                     `JALR:begin
254                         Tnew = 2'b00;
255                     end
256                     `MFHI:begin
257                         Tnew = 2'b00;
258                     end
259                     `MFLO:begin
260                         Tnew = 2'b00;
261                     end
262                     default:begin////////
263                         Tnew = 2'b11;
264                     end
265                 endcase
266             `LHU:begin
267                 Tnew = 2'b01;
268             end
269             `LH:begin
270                 Tnew = 2'b01;
271             end
272             `LBU:begin
273                 Tnew = 2'b01;
274             end
275             `LB:begin
276                 Tnew = 2'b01;
277             end
278             `SLTIU:begin
279                 Tnew = 2'b00;
280             end
281             `SLTI:begin
282                 Tnew = 2'b00;
283             end
284             `XORI:begin

```



```

285         Tnew = 2'b00;
286     end
287     `ANDI:begin
288         Tnew = 2'b00;
289     end
290     `ADDIU:begin
291         Tnew = 2'b00;
292     end
293     `ADDI:begin
294         Tnew = 2'b00;
295     end
296     `ORI:begin
297         Tnew = 2'b00;
298     end
299     `LUI:begin
300         Tnew = 2'b00;
301     end
302     `LW:begin
303         Tnew = 2'b01;
304     end
305     `JAL:begin
306         Tnew = 2'b00;
307     end
308     default:begin
309         Tnew = 2'b11;
310     end
311 endcase
312 end
313 endmodule
314

```

12、MUX

```

21 module MUX_2_1_32(
22     input [31:0] A,
23     input [31:0] B,
24     input Sel,
25     output [31:0] C
26 );
27     assign C = Sel ? B : A ;
28 endmodule
29
30 module MUX_4_1_32(
31     input [31:0] A,
32     input [31:0] B,
33     input [31:0] C,
34     input [31:0] D,
35     input [1:0] Sel,
36     output [31:0] E
37 );
38     assign E = (Sel == 2'b00)? A :
39                (Sel == 2'b01)? B :
40                (Sel == 2'b10)? C :
41                D ;
42 endmodule
43
44 module MUX_4_1_5(
45     input [4:0] A,B,C,D,
46     input [1:0] Sel,
47     output [4:0] E
48 );
49     assign E = (Sel == 2'b00)? A :
50                (Sel == 2'b01)? B :
51                (Sel == 2'b10)? C :
52                D ;
53 endmodule

```

三、测试程序

```

# basic compute
ori $t0 $0 1
ori $t1 $0 2
addu $t2 $t0 $t1
add $t3 $t2 $t1
lui $t4 0xffff
ori $t4 $t4 0xffff0
addu $t5 $t3 $t4
add $t6 $t5 $t4
lui $t0 0x7fff
ori $t0 $t0 0x1234
addiu $t0 $t0 0xffff

```



```

addi $t0 $t0 0xffff
add $t7 $t0 $t6
lui $t8 0xaaaa
addu $t9 $t7 $t8
addiu $t9 $t9 0xffffaaaa
addiu $t9 $t9 -1
addi $t9 $t9 -1
subu $s0 $t9 $t7
subu $s1 $t7 $t9
subu $s2 $s1 $s0
lui $t0 0xfffff
ori $t0 $t0 0xffff0
ori $t1 $0 10
sub $s3 $t1 $t0
sub $s4 $t0 $t1
sub $s3 $s4 $s3

```

load store

```

addi $s7 $0 8
addi $t4 $t4 -1
sw $t4 -8($s7)
lb $t0 -8($s7)
addi $t5 $t5 2
sb $t5 -4($s7)
lbu $t1 -7($s7)
lh $t2 -4($s7)
subu $t6 $t6 $s7
sb $t6 -3($s7)
lhu $t3 -4($s7)
sh $t7 -2($s7)
lw $t0 -4($s7)
ori $s0 $s0 1
sw $s0 0($s7)
ori $s1 $s1 2
sh $s1 4($s7)
lw $t1 0($s7)
addi $s2 $s2 -2
sb $s2 6($s7)
lh $t3 6($s7)
sub $s3 $s3 $s7
sb $s3 7($s7)
lbu $t0 7($s7)

```

```

# logic
lui $t0 0xabcd
lui $t1 0xcdef
ori $t0 $t0 0x1234
ori $t1 $t1 0x5678
and $t2 $t0 $t1
or $t3 $t2 $t1
and $t4 $t3 $t2
or $t5 $t4 $t3
andi $t6 $t5 0xa8b6
ori $t7 $t6 0x12b4
xor $t8 $t7 $t6
xor $t9 $t8 $t7
xori $t0 $t9 0x7823
andi $t1 $t0 0xffff
nor $t2 $t1 $t0
nor $t3 $t2 $t1
xori $t4 $t3 0xabcd
nor $t5 $t4 $t3

```

```

#branch
ori $t0 $0 1
ori $t1 $0 2
lui $t2 0xffff
ori $t2 $t2 0xffff
sub $t2 $t2 $t0
sub $t2 $t2 $t0
bne $t0 $t1 mark1
lui $t4 0xffff
mark1_back:
ori $s0 $0 1
beq $t3 $t4 mark2
addi $t3 $t3 1
mark2_back:
bltz $t2 mark3
addi $t2 $t2 1
mark3_back:
addi $t2 $t2 1
blez $t2 mark4
subu $t2 $t2 $t1
mark4_back:
bgtz $t2 mark5
add $t2 $t2 $t1
mark5_back:

```

```

bgez $t2 mark6
addi $t2 $t2 1
mark6_back:
j end
nop

mark1:
ori $s0 $0 2
bne $t4 $0 mark1_back
lui $t3 0xffff
mark2:
addi $t4 $t4 1
beq $t3 $t4 mark2_back
nop
mark3:
sub $t2 $t2 $t0
bltz $t2 mark3_back
nop
mark4:
blez $t2 mark4_back
addi $t2 $t2 112
mark5:
bgtz $t2 mark5_back
sub $t2 $t2 $t1
mark6:
bgez $0 mark6_back

end:
#shift

lui $t0 0xffff0
ori $t0 $t0 0xabcd
ori $t1 $0 3
sll $t2 $t0 2
sllv $t2 $t2 $t1
srl $t2 $t2 3
addi $t1 $t1 -1
srlv $t2 $t2 $t1
addi $t1 $t1 3
srlv $t2 $t2 $t1
lui $t3 0x8000
or $t2 $t3 $t2
sra $t2 $t2 4
addi $t1 $t1 -3

```

```
srav $t2 $t2 $t1
lui $t3 0x7fff
ori $t3 $t3 0xffff
and $t2 $t2 $t3
sra $t2 $t2 2
srav $t2 $t2 $t1
```

```
#jump
j mark7
ori $s0 $0 0xffff
mark7_back:
jal mark8
nop
ori $s0 $0 0xaaaa
addiu $s3 $s3 8
jr $s3
nop
ori $s0 $0 0xbbbb
j mark9
nop
```

```
mark7:
j mark7_back
addu $s1 $s0 $s0
mark8:
addiu $s2 $ra 16
jalr $s3 $s2
lui $s7 0xffff
mark9:
jr $ra
nop
```

```
jal mark10
lui $s6 0xffff
mark10:
addi $s5 $ra 16
jalr $s4 $s5
lui $t7 0xbbbb
lui $t9 0xcccc
j end_2
ori $s7 0xffff
lui $t9 0xffff
lui $t8 0xaaaa
jr $s4
```

```

end_2:

#mult_div
ori $t0 $0 3
ori $t1 $0 4
lui $t2 0xffff
ori $t2 $t2 0xffff0
lui $t3 0x7000
ori $t3 $t3 0xffff
lui $t4 0xabcd
ori $t4 $t4 0xefef
mult $t0 $t1
mflo $s0
mthi $t4
mfhi $t4
mult $t2 $t3
mfhi $s1
mflo $s2
multu $t3 $t2
mfhi $s1
mflo $s2
or $s3 $s1 $0
mthi $s2
mtlo $s3
multu $t2 $t4
mfhi $s3
mflo $s4
div $t0 $t1
mfhi $s0
mflo $s1
div $t2 $t0
mfhi $s2
mflo $s3
divu $t2 $t0
mfhi $s2
mflo $s3
div $t3 $t4
mfhi $s2
mflo $s3
mthi $0
mtlo $0
mflo $s3
mfhi $s2
divu $t4 $t3

```

mfhi \$s0

mflo \$s1

#setbit

ori \$t0 \$0 2

ori \$t1 \$0 5

lui \$t2 0x7000

lui \$t3 0xffff

ori \$t3 \$t3 0xffff

slt \$s0 \$t0 \$t3

slt \$s0 \$t3 \$t0

slt \$s0 \$t3 \$t3

slti \$s1 \$t2 0x7fff

slti \$s1 \$t3 0

slti \$s1 \$t3 -1

sltu \$s2 \$t0 \$t3

sltu \$s2 \$t3 \$t2

sltiu \$s3 \$t1 0x0fff

sltiu \$s3 \$t3 1

```
90@00003000: $ 8 <= 00000001
110@00003004: $ 9 <= 00000002
130@00003008: $10 <= 00000003
150@0000300c: $11 <= 00000005
170@00003010: $12 <= ffff0000
190@00003014: $12 <= ffffffff0
210@00003018: $13 <= ffffffff5
230@0000301c: $14 <= ffffffff5
250@00003020: $ 8 <= 7fff0000
270@00003024: $ 8 <= 7fff1234
290@00003028: $ 1 <= 00000000
310@0000302c: $ 1 <= 0000ffff
330@00003030: $ 8 <= 80001233
350@00003034: $ 1 <= 00000000
370@00003038: $ 1 <= 0000ffff
390@0000303c: $ 8 <= 80011232
410@00003040: $15 <= 80011217
430@00003044: $24 <= aaaa0000
450@00003048: $25 <= 2aab1217
470@0000304c: $25 <= 2aaabcc1
490@00003050: $25 <= 2aaabcc0
510@00003054: $25 <= 2aaabcbf
530@00003058: $16 <= aaa9aaa8
550@0000305c: $17 <= 55565558
570@00003060: $18 <= aaacaab0
590@00003064: $ 8 <= ffff0000
610@00003068: $ 8 <= ffffffff0
630@0000306c: $ 9 <= 0000000a
650@00003070: $19 <= 0000001a
670@00003074: $20 <= ffffffff6
690@00003078: $19 <= fffffffc
710@0000307c: $23 <= 00000008
730@00003080: $12 <= fffffffef
730@00003084: *00000000 <= fffffffef
770@00003088: $ 8 <= fffffffef
790@0000308c: $13 <= fffffff7
790@00003090: *00000004 <= 000000f7
```

```

830@00003094: $ 9 <= 000000ff
850@00003098: $10 <= 000000f7
870@0000309c: $14 <= ffffffffdd
870@000030a0: *00000004 <= 0000ddf7
910@000030a4: $11 <= 0000ddf7
910@000030a8: *00000004 <= 1217ddf7
950@000030ac: $ 8 <= 1217ddf7
970@000030b0: $16 <= aaa9aaa9
970@000030b4: *00000008 <= aaa9aaa9

```

ISim>

run 1.00us

```

1010@000030b8: $17 <= 5556555a
1010@000030bc: *0000000c <= 0000555a
1050@000030c0: $ 9 <= aaa9aaa9
1070@000030c4: $18 <= aaacaaaae
1070@000030c8: *0000000c <= 00ae555a
1110@000030cc: $11 <= 000000ae
1130@000030d0: $19 <= ffffffffcc4
1130@000030d4: *0000000c <= c4ae555a
1170@000030d8: $ 8 <= 000000c4
1190@000030dc: $ 8 <= abcd0000
1210@000030e0: $ 9 <= cdef0000
1230@000030e4: $ 8 <= abcd1234
1250@000030e8: $ 9 <= cdef5678
1270@000030ec: $10 <= 89cd1230
1290@000030f0: $11 <= cdef5678
1310@000030f4: $12 <= 89cd1230
1330@000030f8: $13 <= cdef5678
1350@000030fc: $14 <= 00000030
1370@00003100: $15 <= 000012b4
1390@00003104: $24 <= 00001284
1410@00003108: $25 <= 00000030
1430@0000310c: $ 8 <= 00007813
1450@00003110: $ 9 <= 00007813
1470@00003114: $10 <= ffff87ec
1490@00003118: $11 <= 00000000
1510@0000311c: $12 <= 0000abcd
1530@00003120: $13 <= ffff5432
1550@00003124: $ 8 <= 00000001
1570@00003128: $ 9 <= 00000002
1590@0000312c: $10 <= ffff0000
1610@00003130: $10 <= ffffffff
1630@00003134: $10 <= ffffffff
1650@00003138: $10 <= ffffffff
1690@00003140: $12 <= ffff0000
1710@0000317c: $16 <= 00000002
1750@00003184: $11 <= ffff0000
1770@00003144: $16 <= 00000001
1810@0000314c: $11 <= ffff0001
1830@00003188: $12 <= ffff0001
1930@00003154: $10 <= ffffffff
1950@00003194: $10 <= ffffffff

```

ISim>

run 1.00us

```

2030@00003158: $10 <= ffffffff
2090@00003160: $10 <= ffffffff
2150@000031a4: $10 <= 0000006c
2210@00003168: $10 <= 0000006e
2270@000031ac: $10 <= 0000006c
2330@00003170: $10 <= 0000006d
2370@000031b4: $ 8 <= fff00000
2430@000031b4: $ 8 <= fff00000
2450@000031b8: $ 8 <= fff0abcd
2470@000031bc: $ 9 <= 00000003
2490@000031c0: $10 <= ffc2af34
2510@000031c4: $10 <= fe1579a0
2530@000031c8: $10 <= 1fc2af34
2550@000031cc: $ 9 <= 00000002
2570@000031d0: $10 <= 07f0abcd
2590@000031d4: $ 9 <= 00000005

```

```
2610@000031d8: $10 <= 003f855e
2630@000031dc: $11 <= 80000000
2650@000031e0: $10 <= 803f855e
2670@000031e4: $10 <= f803f855
2690@000031e8: $ 9 <= 00000002
2710@000031ec: $10 <= fe00fe15
2730@000031f0: $11 <= 7fff0000
2750@000031f4: $11 <= 7fffffff
2770@000031f8: $10 <= 7e00fe15
2790@000031fc: $10 <= 1f803f85
2810@00003200: $10 <= 07e00fe1
2850@00003208: $16 <= 0000ffff
2890@00003234: $17 <= 0001fffe
2910@0000320c: $31 <= 00003214
2950@00003238: $18 <= 00003224
2990@0000323c: $19 <= 00003244
```

ISim>

run 1.00us

```
3010@00003240: $23 <= ffff0000
3030@00003224: $16 <= 0000bbbb
3130@00003214: $16 <= 0000aaaa
3150@00003218: $19 <= 0000324c
3230@0000324c: $31 <= 00003254
3250@00003250: $22 <= ffff0000
3270@00003254: $21 <= 00003264
3310@00003258: $20 <= 00003260
3330@0000325c: $15 <= bbbb0000
3370@00003268: $23 <= ffffffff
3390@00003278: $ 8 <= 00000003
3410@0000327c: $ 9 <= 00000004
3430@00003280: $10 <= ffff0000
3450@00003284: $10 <= ffffffff0
3470@00003288: $11 <= 70000000
3490@0000328c: $11 <= 7000ffff
3510@00003290: $12 <= abcd0000
3530@00003294: $12 <= abcdefef
3690@0000329c: $16 <= 0000000c
```

```

3750@000032a4: $12 <= abcdefef
3910@000032ac: $17 <= ffffffff8
3930@000032b0: $18 <= fff00010

ISim>
# run 1.00us
4090@000032b8: $17 <= 7000fff7
4110@000032bc: $18 <= fff00010
4130@000032c0: $19 <= 7000fff7
4370@000032d0: $19 <= abcdefe4
4390@000032d4: $20 <= 43210110
4650@000032dc: $16 <= 00000003
4670@000032e0: $17 <= 00000000
4930@000032e8: $18 <= ffffffff
4950@000032ec: $19 <= ffffffff

ISim>
# run 1.00us
5210@000032f4: $18 <= 00000000
5230@000032f8: $19 <= 55555550
5490@00003300: $18 <= 1bceefee
5510@00003304: $19 <= ffffffff
5610@00003310: $19 <= 00000000
5630@00003314: $18 <= 00000000
5890@0000331c: $16 <= 3bceff0
5910@00003320: $17 <= 00000001
5930@00003324: $ 8 <= 00000002
5950@00003328: $ 9 <= 00000005
5970@0000332c: $10 <= 70000000
5990@00003330: $11 <= ffff0000

ISim>
# run 1.00us
6010@00003334: $11 <= ffffffff
6030@00003338: $16 <= 00000000
6050@0000333c: $16 <= 00000001
6070@00003340: $16 <= 00000000
6090@00003344: $17 <= 00000000
6110@00003348: $17 <= 00000001
6130@0000334c: $17 <= 00000000

6150@00003350: $18 <= 00000001
6170@00003354: $18 <= 00000000
6190@00003358: $19 <= 00000001
6210@0000335c: $19 <= 00000000

ISim>
# run 1.00us

```

四、思考题

1. 为什么需要有单独的乘法部件而不是整合进ALU？为何需要有独立的HI、LO寄存器？

实际中乘除法运算有延时，并且在我们的CPU设计中也模拟了该延迟，但是正常的ALU运算不模拟延迟，所以如果乘除部件整合进ALU的话会增加CPU的工作延迟，如果设置单独的乘法部件的话，在进行乘除运算的同时不会影响其他运算指令的运行，能提高CPU工作效率，还有就是乘除部件整合进ALU的话，还会增加ALU的控制信号和复杂度，非常不便。

设置独立的HI、LO寄存器是因为，通用寄存器堆中的每一个寄存器都可以被读写，如果HI、LO混进通用寄存器堆的话，很容易产生乘除数据被修改的意外情况。其次，如果HI、LO寄存器混进通用寄存器堆的话，就会造成乘除指令要进行写入寄存器的操作，从而会影响到其他写回寄存器指令的运行，还得设置相应的暂停机制。

2. 参照你对延迟槽的理解，试解释“乘除槽”。

MIPS的延迟槽是伴随着流水线的结构而产生的。实验中考虑更多的是分支延迟槽，只有分支指令进入ID级执行后，下一条指令的地址才能被获知，假若无延迟槽，在等待下一条指令地址的时候必须让流水线暂停一个周期，而有了延迟槽之后，在等待下一条指令地址的过程中可以执行分支指令的下一条指令，这样做的好处是提前假设分支不发生，执行了下

一条指令，提高效率，还有就是即使分支发生了，分支指令的下一条指令也会被执行，提高了指令运行的效率。

3. 为何上文文末提到的 lb 等指令使用的数据扩展模块应该在 MEM/WB 之后，而不能在 DM 之后？

在实际情况中，DM 的写入一般是先写入到 cache 中，然后再向主存储器写入，即只要写入 cache，向主存储器写入的过程与 CPU 时钟周期，但是 DM 的读取，最坏情况下是从主存储器中读取数据，这就意味着，平均情况下 DM 的写入要比读取快。所以，假若把数据扩展模块放在 DM 之后，读取数据在 M 级会经过 DM 和扩展部件，会使读取的时钟周期变长，进而会增加流水线的 CPU 时钟周期。但是如果放在 MEM/WB 之后的话，LOAD 类指令在 M 级的执行时间不变，在 W 级写入寄存器时不影响后续存取指令在 M 级的执行，所以大概率不会增加 CPU 时钟周期。

**4. 举例说明并分析何时按字节访问内存相对于按字访问内存性能上更有优势。
(Hint: 考虑 C 语言中字符串的情况)**

C 语言中每个字符占一字节的存储空间，如果按字访问的话，在运行 C 程序时为避免字符串的读取错误，势必会将一个字符存储在一个字内，造成巨大的空间浪费。所以相比于按字存储，按字节存储则方便和节省空间得多。

5. 如何概括你所设计的 CPU 的设计风格？为了对抗复杂性你采取了哪些抽象和规范手段？

我觉得我的设计风格更偏向于第一种“侦测者”型。从产生数据冲突的原因入手，展示了数据冲突产生的逻辑所在，代码短小，很多时候加指令时不用改动。

对抗复杂性：一、在总体设计中多抽象了一层不同的流水级部件 F、D、E、M、W 级，这样做的好处是将不同的流水级部件封装到一个模块中，只保留其与其他模块的接口，从而其内部的连线不会对其他模块产生影响，使顶层连线更为简单和清晰。二、在设计流水线信号时会在信号后面加上下划线和流水级的缩写，表明这个信号所处的流水线级。三、使用宏定义避免大量输入 01 识别码而产生的输入错误。

6. 你对流水线 CPU 设计风格有何见解？

在设计暂停和转发时，按逻辑进行设计会更加抓住 CPU 的本质，但是不直观；按指令类型进行设计，直观但是又略显冗杂。

7. 在本实验中你遇到了哪些不同指令组合产生的冲突？你又是如何解决的？相应的测试样例是什么样的？请有条理的罗列出来。(非常重要)

序号	类型	Tuse_R S	Tuse_R T	Tnew_E	冲突寄存器	解决方案	测试程序
1	R-J	0		1	RS	暂停 1 个 时钟周期 后从 M 到 D 转发	ori \$ra \$0,0x0000300c jr \$ra
2	L-J	0		2	RS	暂停 2 个 时钟周期 后从 W 到 D 转发	lw \$ra,0(\$0) jr \$ra

3	R-B	0	0	1	RS 或 RT	暂停 1 个 时钟周期 后从 M 到 D 转发	addu \$t1,\$t1,\$t2 beq \$t1,\$t2,loop
4	L-B	0	0	2	RS 或 RT	暂停两个 时钟周期 后从 W 到 D 转发	lw \$t1,0(\$0) beq \$t1,\$t2,loop
5	R-R	1	1	1	RS 或 RT	从 M 到 E 转发	addu \$t1,\$t1,\$t2 subu \$t1,\$t1,\$t2
6	L-R	1	1	2	RS 或 RT	暂停一个 时钟周期 后从 W 到 E 转发	lw \$t1,0(\$0) addu \$t1,\$t1,\$t2
7	R-R	1		1	RS	从 M 到 E 级转发	ori \$t1,\$0,1 lui \$t1,1
8	L-R	1		2	RS	暂停一个 时钟周期 后从 W 到 E 转发	lw \$t1,0(\$0) lui \$t1,1
9	R-S	1	2	1	RS	从 M 到 E 级转发	lui \$t1,1 sw \$t1,0(\$0)
10	L-S	1	2	2	RS	暂停 1 个 周期后从 W 到 E 级 转发	lw \$t1,0(\$0) sw \$t2,0(\$t1)
11	L-S	1	2	2	RT	从 W 到 M 级转发	lw \$t1,0(\$0) sw \$t1,0(\$0)

序号	类型	Tuse_ RS	Tuse_RT	Tnew_ M	冲突寄存 器	解决方案	测试程序
1	L-R-J	0		1	RS	暂停一个 周期后从 W 到 D 级 转发	lw \$ra,0(\$0) lui \$t2,1 jr \$ra
2	L-R-B	0	0	1	RT 或 RT	暂停一个 周期后从 W 到 D 级 转发	lw \$t1,0(\$0) lui \$t2,1 beq \$t1,\$t2,loop
3	L-R-R	1	1	1	RS 或 RT	从 W 到 E 级转发	lw \$t1,0(\$0) lui \$t2,1 addu \$t1,\$t3,\$t1
4	L-R-R	1		1	RS	从 W 到 E 级转发	lw \$t1,0(\$0) lui \$t2,1

							ori \$t1,\$t1,1
5	L-R-S	1	2	1	RS	从 W 到 E 级转发	lw \$t1,0(\$0) lui \$t2,1 sw \$t1,0(\$0)
6	R-R-J	0		0	RS	从 M 级到 D 级转发	addu \$ra,\$t1,\$t2 lui \$t2,1 jr \$ra
7	R-R-B	0	0	0	RS 或 RT	从 M 级到 D 级转发	addu \$t1,\$t1,\$t2 lui \$t3,1 beq \$t1,\$t2,loop

序号	类型	Tuse_ RS	Tuse_RT	Tnew_ W	冲突寄存器	解决方案	测试程序
1	R-N-N-J	0		0	RS	从 W 到 D 级转发	addu \$ra,\$t1,\$t2 nop nop jr \$ra
2	R-N-N-B	0	0	0	RS 或 RT	从 W 到 D 级转发	addu \$t1,\$t1,\$t2 nop nop beq \$t1,\$t2,loop