


1.1 CPU的功能:控制指令执行 * 指令执行过程 > 取指,从指令存储器中读出指令并分析指令 > 取数,从数据存储器读出操作数 > 执行,完成指令所规定的动作(运算) * 指令执行周期(一般性概念):CPU从指令存储器中读出指令并执行指令功能的全部时间称为指令周期。包括: > 取指周期:完成取指令操作和分析指令操作所需时间; > 取数周期:从数据存储器读出操作数所需时间(包括计算操作数有效地址); > 执行周期:完成指令所规定的动作(运算)所需时间,因指令不同而不同。

❖ CPU所需的功能部件 ▶ 取指令:从存储器中读出指令和分析指令(译码) ■ 指令地址部件:指明当前要读取的指令在存储器中的地址 ■ 指令寄存部件:保存从存储器中取来的指令 ■ 译码部件:对指令进行译码 ▶ 执行指令:实现指令所规定的功能(包括取数和执行) ■ 执行部件:ALU、寄存器等 ■ 控制信号逻辑部件:根据指令的操作性质和操作对象的地址(译码结果),在时序信号配合下,产生一系列的微操作控制信号,从而控制计算机的运算器、存储器或输入输出接口等部件工作,实现指令所表示的功能。

1.1 CPU的功能与组成



1.1 CPU的功能与组成

❖ CPU的组成—小结

- ▶ 执行单元(数据通路,datapath)
 - ■运算单元: 算术逻辑运算单元 (ALU)
 - ■寄存器: 通用寄存器组(GPRs),标志寄存器(FR,又称程 序状态字PSW),临时寄存器(TR)
- - 指令地址部件:程序计数器 (PC Program Counter)
 - 指令寄存部件: 指令寄存器 (IR Instruction Register)
 - 译码部件: 指令译码器 (ID Instruction Decoder)
 - 控制信号生成部件: 产生计算机其他部件所需要的所有微操作 控制信号,有组合逻辑和微程序等实现方式。
 - 时序部件: 产生时序信号

北京航空航天大学

1.1 CPU的功能与组成

❖ 数据通路

- ▶指令执行过程中,指令数据流所经过的部件和路径总称,用以实 现数据的传送、处理和存储等功能,是指令的执行部件。
- 组合逻辑元件(操作元件): ALU、译码器、多路选择器等
- 存储元件 (状态元件): 存储器、寄存器等
- >部件间连接方式
 - · 总线连接方式 (CPU内部总线)
- 分散连接方式

❖ 控制器

▶对指令进行译码并生成指令执行所需的控制信号,以实现对数据 通路中各部件的功能控制,以及相应路径的开关控制等,是指令的 控制部件。


生全航空航天大学

1.1 CPU的功能与组成

❖简单的数据通路示例

- >取指令路径
- PC→MAR
- Read Mem.
- M→MBR→IBR→IR
- >取操作数的路径
 - ■操作数地址→MAR
 - Read Mem.
- M→MBR→ALU
- >运算结果保存路径 ALU结果→MBR
 - 结果地址→MAR
- · Write Mem.

社会航空航天大学




1.1 CPU的功能与组成

❖单总线数据通路示例

- >取指令路径 --▶取操作数的路径
 - PC→IB→MAR
 - M→MER→IB→IR
- 地址→IB→MAR MemR ■ M→MER→IB→ALU
- >运算结果保存路径
 - ALU结果→IB→MDR 结果地址→IB→MAR

 - MemW



1.1 CPU的功能与组成

❖指令的四种基本操作

- >取数: 读取某主存单元的数据,并传送至某个寄存器;
- ▶ 存数:将某个寄存器中的数据存入主存某个单元之中;
- ▶传送:将某个寄存器中的数据传送至ALU或另一个寄存器:
- >运算:进行某种算术或逻辑运算,结果保存到某个寄存器中。

1.1 CPU的功能与组成


❖指令功能的形式化描述:

RTL (Register Transfer Language, 寄存器传送语言)


- ➤ ← : 数据传送方向;
- ▶ R[a]:寄存器 a;
- ▶ M[a]: 主存中地址为a的单元;
- ▶ PC : 程序计数器
- ▶ f(data):表示对数据data进行f操作

❖示例


- ▶R[c] ← R[a] + R[b] // 寄存器a加寄存器b的结果送寄存器c
- ▶R[c] ← R[a] op R[b] // 寄存器a与寄存器b进行op运算结果送寄存器c
- ▶Signext(imm16) // 对数imm16进行Signext(符号扩展)运算
- >R[a] ← M[b] // 取数操作,读取主存单元b的数据传送至寄存器a
- >M[a] ← R[b] // 存数操作,将寄存器b中的数据写入主存单元a中










































◇ 处理器设计概述 ◇ CPU的功能与组成: 数据通路和 控制器 ◇ CPU设计一般方法: 需求分析,数据通路设计,控制器设计 ❖ MIPS模型机 ◇ MIPS模型机指令集: add, sub, and, or, lw, sw, beq, j 〉 MIPS数据通路部件: adder, ALU, MUX, sign-ext, regs, DM, IM 〉 时钟同步方法: 。 时钟同步方法: 以时钟信号为基准,确定数据读出和写入的时刻。状态单元时序: Tsetup, Thold, Clock-to-Q "状态元件+操作元件(组合电路)+状态元件"电路的时钟周期: Clock-to-Q + Longest Delay Path + Tsetup + Clock Skew

小结



上一讲简要回顾

- ❖ 处理器设计概述
 - >CPU的功能与组成: 数据通路 和 控制器
 - ▶CPU设计一般方法:需求分析,数据通路设计,控制器设计
- ❖ MIPS模型机
 - ▶MIPS模型机指令集: add, sub, and, or, lw, sw, beq, j
 - ▶MIPS数据通路部件: adder, ALU, MUX, sign-ext, regs, DM, IM
 - >时钟同步方法:
 - 时钟同步方法: 以时钟信号为基准,确定数据读出和写入的时刻
 - 状态单元时序: Tsetup, Thold, Clock-to-Q
 - "状态元件+ 操作元件(组合电路) + 状态元件"电路的时钟周期: Clock-to-Q + Longest Delay Path + Tsetup + Clock Skew

PREMICELAND 31



3.1 单周期数据通路设计

◆单周期

- ▶所有指令执行周期固定为单一时钟周期,CPI=1。
- ❖数据通路设计考虑
 - ▶哈佛体系结构:使用指令存储区(IM)和数据存储区(DM)分别保存指令和数据
 - ▶先为每类指令设计独立的数据通路,然后再考虑数据通路合并
- ❖指令执行的共性
 - ▶根据PC,从指令存储器读取指令;取指令后,PC←PC+4;
 - ▶模型机7条指令在读取寄存器后,都要使用ALU
 - LW/SW(存储访问)指令: 用ALU计算数据地址
 - ADD/SUB/AND/OR(算术逻辑)指令: 用ALU完成算术逻辑运算
 - BEQ(分支)指令: 用ALU进行比较(减法运算)

皇航皇航天大学

3.1 单周期数据通路设计

◆单周期

▶所有指令执行周期固定为单一时钟周期, CPI=1。

❖数据通路设计考虑

- ▶哈佛体系结构:使用指令存储区(IM)和数据存储区(DM)分别保存指令和数据
- ▶先为每类指令设计独立的数据通路,然后再考虑数据通路合并。
- ▶模型机指令执行过程一般会分为如下几个步骤:
 - ■取指令: 根据PC,访问指令存储器获得指令,然后PC+4;
 - ■读寄存器:根据指令格式,读取相应寄存器操作数
 - ALU运算:通过ALU完成相应的算术逻辑运算
 - ■数据存取: LW/SW指令访问数据存储器
 - 写寄存器: 运算类指令和LW指令要把数据写入寄存器
- ▶根据每个步骤,确定数据通路所需的部件和部件之间的连接关系

(A) 此名航空报及水

3.1 单周期数据通路设计

- ❖分析指令执行步骤,确定数据通路所需部件和部件间连接
 - ▶模型机指令执行过程一般会分为如下几个步骤:
 - 取指令: 根据PC访问指令存储器获得指令, 然后PC+4;
 - 读寄存器:根据指令格式读取相应寄存器操作数
 - ALU运算: 在ALU完成相应的算术逻辑运算
 - ·数据存取: LW/SW指令的数据存储器访问
 - 写寄存器: 运算类指令和LW指令要把数据写入寄存器
- ❖使用数据通路设计表格
 - ▶表格记录数据通路部件输入端的输入来源
 - 暫不考虑控制信号

指令	Adder		IM	Registers				ALU		DM		
ř	Α	В		Add.	Reg1	Reg2	Wreg	Wdata	Α	В	Add.	Wdata
Add												
Lw												


3.1 单周期数据通路设计 —— 取指与PC自增

- 1. 取指和PC自增数据通路(所有指令)
 - ▶功能描述
 - 取指: IM Address ←PC, instruction=IM[PC]
 - PC自增: PC←PC+4
 - ▶所需部件: PC, Adder (实现PC加4) ,指令存储器IM


指令	Ad	der	PC	IM	Registers			ALU		DM		
आर	A B		Add.	Reg1	Reg2	Wreg	Wdata			Add.	Wdata	
R型 指令	РС	4	Adder	PC								
Lw	PC	4	Adder	PC								
Sw	PC	4	Adder	PC								
Beq	PC	4	Adder	PC								

此名就全张及大学


36


















































































3.3 单周期数据通路性能分析 *指令周期(指令执行时间) > R指令周期 * 取指令 (IM Access Time) * 读寄存器 (Register File Access Time) * ALU运算 (ALU Operation) * 写寄存器 (Register File Access Time) > LW指令周期 * 取指令 (IM Access Time) * 读寄存器 (Register Access Time) * ALU运算 (ALU Operation) * 读数据 (DM Access Time) * 写寄存器 (Register Access Time) * Tan Access Time) * 写寄存器 (Register File Access Time)



3.3 单周期数据通路性能分析 ❖指令执行时间计算

1. 方式一:采用单周期,即所有指令周期固定为单一时钟周期

■ 时钟周期有最长的指令决定(LW指令),为 600ps

■ 指令平均周期 = 600ps

2. 方式二: 不同类型指令采用不同指令周期(可变时钟周期)

■ 假设指令在程序中出现的频率

- lw指令 : 25% - sw指令 : 10% - R型指令 : 45% - beq指令 : 15%

j指令 : 5% ■ 平均指令执行时间

 $600^{\circ}25\% + 550^{\circ}10\% + 400^{\circ}45\% + 350^{\circ}15\% + 200^{\circ}5\% = 447.5ps$

- 若采用可变时钟周期,时间性能比单周期更高;

但控制比单周期要复杂、困难,得不偿失。

改进方法:改变每种指令类型所用的时钟数,即采用多周期实现



4.1 MIPS 多周期数据通路设计

- ❖为什么不使用单周期实现方式?
 - > 单周期设计中,时钟周期对所有指令等长
 - > 而时钟周期由计算机中可能的最长路径决定。如。取数指令
 - > 但某些指令类型本来可以在更短时间内完成,如: 跳转指令

❖多周期方案

- >将指令执行分解为多个步骤,每一步骤一个时钟周期,则指令执行 周期为多个时钟周期,不同指令的指令周期包含时钟周期数不一样 ▶优点:
 - 提高性能: 不同指令的执行占用不同的时钟周期数
 - 降低成本:一个功能单元可以在一条指令执行过程中使用多次。 只要是在不同时钟周期中 (这种共享可减少所需的硬件数量)

北京航空航天大学

4.1 MIPS多周期数据通路设计 ❖ 多周期数据通路设计总体考虑 > 普林斯顿结构: 指令和数据使用同一个存储器 >共享一个ALU: ■ R型指令算术逻辑运算、取指令后形成PC+4新值、及Beq指令转向地 址计算(PC+Signext(imm16)<<2),都在ALU中完成 >时钟同步方法: 一个时钟周期内,信号总是从一个状态单元,经过组合逻辑处理后, 传送到另一个状态单元 ■ 指令每一步的执行,总是从前一个状态单元接收输入,经过功能单元 处理,在下一个时钟周期触发沿将结果写入下一个状态单元 ■ 因此,数据通路中需要增加一个或多个寄存器,以保存指令各执行步 骤形成的结果 (输出值),以便在指令的后续时钟周期内继续使用

状态

单元2

> 组合逻辑操作时钟周期内完成:

> 所有信号在时钟周期内从状态单元

1经组合逻辑传送到状态单元2。


> 时钟信号上跳沿同步

状态

单元1

时钟周期

组合逻辑





4.3 多周期性能分析

- ❖ 假设主要功能单元的操作时间
 - ➤ 存储器 : 200ps ➤ ALU : 100ps
 - ▶ 寄存器堆: 50ps
 - ▶ 多路复用器、控制单元、PC、符号扩展单元、线路没有延迟

各举指令执行时间

步骤	R型指令	Lw指令	Sw指令	Beq指令	J指令	执行 时间
取指令	IR ← M[PC], PC ← PC + 4					
读寄存器/ 译码	$A \leftarrow R[IR[25:21]], B \leftarrow R[IR[20:16]]$ $ALUOut \leftarrow PC + Signext[IR[15:0]] << 2$					100ps
计算	ALUOut ← A op B	ALUOut € Signe	- A + xt(IR[15:0])	If (A-B==0) then PC ← ALUout	PC ← PC[31:28] IR[25:0]<<2	100ps
R型完成/ 访问内存	R[IR[15:11]] ← ALUOut	DR ← M[ALUOut]	M[ALUOut] ← B			200ps
写寄 存器		R[IR[20:16]] ← DR				50ps

4.3 多周期性能分析

❖时钟周期

▶ 时钟周期取各步骤中最长的时间: 200ps

各类指令执行时间

时钟 周期	R型指令	Lw指令	Sw指令	Beq指令	J指令	周期 时间	
TC1		$IR \leftarrow M[PC], PC \leftarrow PC + 4$					
TC2	$A \leftarrow R[IR[25:21]], B \leftarrow R[IR[20:16]]$ $ALUOut \leftarrow PC + Signext[IR[15:0]] << 2$					200ps	
тсз	ALUOut ← A op B	ALUOut ← A + Signext(IR[15:0])		If (A-B==0) then PC ← ALUout	PC ← PC[31:28] IR[25:0]<<2	200ps	
TC4	R[IR[15:11]] ← ALUOut	DR ← M[ALUOut]	M[ALUOut] ← B			200ps	
TC5		R[IR[20:16]] ← DR				200ps	

4.3 多周期性能分析

❖各型指令所需的时钟周期数和时间

- ➤ R型指令: 800ps
- ➤ lw指令 : 1000ps ➤ sw指令 : 800ps
- > beq指令: 600ps ▶ j指令 : 600ps
- ❖假设指令在程序中出现的频率

 - ▶ lw指令 : 25% ▶ sw指令 : 10%
 - ▶ R型指令: 45%
 - ▶ beq指令: 15% ▶ j指令 : 5%

❖则一条指令的平均CPI

- > 5*25%+4*10%+4*45%+3*15%+3*5% = 4.05
- ❖一条指令的平均执行时间:
 - >1000*25%+800*10%+800*45%+600*15%+600*5% = 810ps

社会航空航天大学

4.4 计算机性能评价

❖响应时间与吞吐量

- <mark>▶响应时间</mark>:从提交作业到完成作业所花费的时间
 - 响应时间是完成一个任务所花的时间总和,包括:运算时 间、内存访问时间、执行10操作的时间、以及运行必要的 操作系统代码所需的时间等
- ▶吞吐量:一定时间间隔内完成的作业数
 - 多任务操作系统更侧重于优化系统的整体吞吐量,而不会 特别最小化某个特定程序的响应时间
- ▶个人用户更关心响应时间,企业级计算机的管理人员更关心 吞吐量
- ▶对于企业级计算机以外的应用,响应时间是评价计算机性能 的主要依据

4.4 计算机性能评价

❖响应时间与CPU执行时间

- ▶对于多任务系统,应该从<mark>响应时间</mark>中去除因为等待I/O操作而花 去的时间和CPU执行其他程序所花费的时间,为此引入CPU执 行时间的概念。
- ▶CPU执行时间是CPU真正花在运行一个程序上的时间。

程序的CPU执行时间

- =程序的CPU时钟周期数×时钟周期长度
 - 程序的CPU时钟周期数

时钟频率

程序的CPU时钟周期数

=程序的指令数×每条指令的平均时钟周期数

4.4 计算机性能评价

❖CPI: 指令平均执行时钟周期数

- ➤ CPI: Clock cycles Per Instruction.
- ▶不同指令功能不同,所需时间也不同,CPI只是某一机器中一个程序或 程序片段每条指令所用时钟周期的平均值。
- ▶不同指令集的CPI比较没有实际意义。

$$CPU$$
的时钟周期数 = $\sum_{i=1}^{n} (CPI_i \times I_i)$

平均时钟周期数 CPI=CPU 时钟周期数/IC(指令的条数)

$$CPI = \frac{\sum_{i=1}^{n} (CPI_{i} \times I_{i})}{IC} = \sum_{i=1}^{n} (CPI_{i} \times \frac{I_{i}}{IC})$$

CPU 时间=CPU 时钟周期数*时钟周期长=CPU 时钟周期数/频率 CPU 时间= (IC*CPI) /频率 f

4.4 计算机性能评价

❖MIPS: 百万指令每秒

- >MIPS: Million Instruction Per Second
- ▶不同指令集的MIPS比较没有实际意义
- ▶即使同一台机器,用不同的测试程序测出来的MIPS值也可能不一样。

MIPS =
$$\frac{\text{指令条数}}{\text{执行时间*10}^6} = \frac{\text{IC}}{(\text{IC*CPI})/{\text{頻率 f*10}}^6} = \frac{f}{CPI*10^6}$$

❖MFLOPS: 百万浮点数操作每秒

- ➤ MFLOPS: Million Floating point Operations Per Second
- >可以比较不同机器的浮点运算能力,但有局限性
- >MFLOPS不仅和机器有关,也和所用测试程序有关
- ▶MFLOPS与整数、浮点操作的比例有关

$$MFLOPS = \frac{程序中的浮点操作次数}{执行时间*10^6}$$

建建航空航天大学

4.4 计算机性能评价

❖影响计算机性能的因素

- ▶指令數:取决于指令集体系结构(ISA),与指令集的具体实现 无关;编译器对指令数具有很大的影响;
- ➤CPI: 机器的实现细节(存储系统结构、处理器结构);测试程序包含的各类指令的组成等;
- >时钟周期: 与机器的实现细节密切相关

影响因素	影响
算法	指令数、CPI
程序设计语言	指令数、CPI
编译器	指令数、CPI
ISA	指令数、CPI、时钟周期
硬件实现	CPI、时钟周期

.......

86

4.4 计算机性能评价

❖示例一

假设在一台 40MHZ 处理机上运行 200,000 条指令的目标代码,程序主要由四种指令组成。根据程序跟踪实验结果,已知指令混合比和每种指令所需的指令数如下。计算在单处理机上用跟踪数据运行程序的平均 CPI,并根据所得的 CPI,计算相应的MIPS 速率。

指令类型	CPI	指令混合比
算术和逻辑	1	60%
高速缓存命中的加载/存储	2	18%
转移	4	12%
高速存储缺失的存储器访问	8	10%
[解]		
CPI = 1*60% + 2*18% +	4*12% + 8*10%	= 2, 24

CP1 = 1*60% + 2*18% + 4*12% + 8*10% = 2.24 $MIPS = f/(CPI*10^6) = (40*10^6)/(2.24*10^6) = 17.86$

社会航空航天大学

4.4 计算机性能评价

❖示例=

对于一台 400MHz 计算机执行标准测试程序,程序中指令类型,执行数量和平均时钟周期数如下:

指令类型	指令执行数量	平均时钟周期数
整数	45000	1
数据传送	75000	2
浮点	8000	4
分支	1500	2

求该计算机的有效 CPI、MIPS 和程序执行时间。

解:
$$CPI = \sum (IC_i \times CPI_i)/IC$$

$$CPI = \frac{45000 \times 1 + 75000 \times 2 + 8000 \times 4 + 1500 \times 2}{45000 + 75000 + 8000 + 1500} = 1.776$$

$$MIPS$$
速 $=\frac{f}{CPI} = \frac{400 \times 10^6}{1.776} = 225.225 MIPS$

程序执行时间=

 $(45000\times1+75000\times2+8000\times4+1500\times2)/(400\times10^6)=5.75\times10^{-4}\,\mathrm{s}$