

Oman Avalon-komponentin lisääminen SOCiin

- 1. Luo Quartus -projekti
- 2. Käynnistä Platform-designer
 - Lisää NiosII-prosessori
 - Lisää muisti (Onchip RAM, ROM), josta kasvata muistin määrää, esim. 655356
 - Lisää JTAG-UART
- 3. New component (PD) VHDL-kuvausta varten, nimeä se entity -nimellä
- 4. Component editor files->add file (lisää vhdl-tiedosto)
- 5. Klikkaa Analyze Synthesis File (PD)
- 6. Klikkaa preview GUI ja rasti näytä signaalit (PD)
- 7. Klikkaa Signals&Interfaces ja editoi



- 8. Kun ilman virheitä ja valmis klikkaa Finish
- 9. Lisää tekemäsi uusi komponentti (PD)
- 10. Liitä komponentit Platform-designerissa, muista export IO:lle



- 11. Nimeä prosessori tunnistettavalla nimellä
- 12. Assign Base Address system -> Assign Base Address(PD)
- 13. Märitä reset slave ja exception slave onchip-memoriksi, (Nios Processor->Vectors, PD)
- 14. Tallenna xxx.qsys (PD)
- 15. Generate VHDL (PD)
- 16. Sulje PD
- 17. Lisää xxx.gip (Quartus Files) ja aseta se top level entityksi
- 18. Paina Start Analysis & Elaboration
- 19. Liitä kello- ja pio-pinnit (quartus pin planner) Muista Kello!!
- 20. Assignments ->Device->Device and Pin Options->configuration mode (512kbits UFM)
- 21. Start Compilation
- 22. Ohjelmoi FPGA (Jätä OpenCorePlus Status -ikkunä päälle)

Sovelluksen teko SOCille

- 1. Käynnistä Tools -> ...Eclipse ja valitse workspaceksi projektihakemistosi
- 2. File->New->NIOSII Application and BSP from Template
- 3. Valitse projektihakemistotasi ..sopcinfo, nimeä SW-projekti ja ota hello world template
- 4. Editoi/täydennä templateen oma koodi
- 5. Build Project
- 6. Run as configuration
 - ignore system ID checks
 - refresf connections
- 7. Aja koodi run as ***.elf (valitse NIOSII hardware)
- 8. Ajaessa (Avautuvaan ikkunaan refresh ja ignore base address &time stamp)