
STUDY MATERIAL

VHDL-kieli

```
library ieee;
use ieee.std_logic_1164.all;
entity oor is
    port( A, B: in std_logic; Y: out std_logic);
end oor;

Architecture toiminta of oor is
begin
    process (A,B)
    begin
    Y<=A or B;
end process;
end toiminta;
```



oamk.fi

STUDY MATERIAL

Luennoitsija

Timo Vainio

- Sähköposti: <u>timo.vainio@oamk.fi</u>
- Puh. +358 503174922
- Huone 3350



oamk.fi

STUDY MATERIAL

Kurssisisältö

- VHDL:n kielen rakenne
- VHDL-kielen käyttö logiikkasuunnitelussa



oamk.fi

STUDY MATERIAL

Suoritusvaatimukset

Harjoitustyö ja harjoitukset (100%)

