Laboratotio Electrónica Digital

Santiago Ramirez Arenas Docente: José Alfredo Jaramillo Villegas Universidad Tecnológica de Pereira

24 de febrero de 2021

Compuertas lógicas

OBJETIVO

En este laboratorio se estudiarán las compuertas lógicas (AND, OR, NOT, XOR, NAND, NOR, XNOR) para crear circuitos lógicos. Se diseñarán estos circuitos usando deferentes enfoques haciendo un uso efectivo de las opciones sintácticas del lenguaje de descripción de hardware SystemVerilog.

Compuertas y circuitos lógicos. En este laboratorio se deberá diseñar y verificar las siguientes Compuertas y circuitos lógicos usando ellenguaje de descripción de hardware System Verilog:

PROCEDIMIENTO DEL LABORATORIO


El estudiante deberá realizar de forma individual el diseño de los anteriores circuitos usando el lenguaje de descripción de hardware SystemVerilog en la plataforma en línea de www.edaplayground.com. Luego, deberá diseñar un banco de pruebas usando el mismo lenguaje y realizar la simulación.

Luego de la comprobación del correcto funcionamiento de todas las simulaciones, se deberá hacer un documento de informe de laboratorio en donde se describa los siguientes ítems: • Proceso realizado para el diseño de los circuitos.

- Problemas encontrados durante el diseño con sus respectivas las soluciones.
- Captura de pantalla del diseño.
- Captura de pantalla del banco de pruebas.
- Captura de pantalla de la simulación.
- Interpretación de los resultados de la simulación.
- Conclusiones generales

SOLUCIÓN

Compuerta AND de 2 bit. o Usando una ecuación booleana. o Usando un llamado a un módulo de compuerta lógica.



DISEÑO COMPUERTA AND

```
module circuito_UNO(
input logic A,B,
output logic S1,S2);

assign S1 = (A & B);
and comp1 (S2,A,B);
endmodule
```


TESTBENCH COMPUERTA AND

```
1 module test_circuito_UNO ();
      logic Atb=0;
2
       logic Btb=0;
3
      logic Stb1;
      logic Stb2;
5
      integer i=1;
   circuito_UNO circuito (
      .A(Atb),
9
10
      .B(Btb),
     .S1(Stb1),
11
     .S2(Stb2));
12
13
14
     initial begin
       $dumpfile("dump.vcd");
15
        $dumpvars(1,test_circuito_UNO);
16
        for (i=1;i<5;i=i+1)</pre>
17
         begin
18
         #100
19
           if(i==2)begin
20
           Atb=1;
21
         end
22
           Btb=~Btb;
23
         end
24
25
           $finish;
26
    end
28 endmodule
```

SIMULACIÓN COMPUERTA AND

Compuerta OR de 2 bit.

- o Usando una ecuación booleana.
- o Usando un llamado a un módulo de compuerta lógica.



DISEÑO COMPUERTA OR

```
module circuito_DOS(
input A,B,
output S1,S2);

assign S1 = (A | B);
or comp1 (S2,A,B);

endmodule
```

TESTBENCH COMPUERTA OR


```
1 module test_circuito_DOS ();
2
      logic Atb=0;
      logic Btb=0;
      logic Stb1;
      logic Stb2;
      integer i=1;
6
   circuito_DOS circuito (
       .A(Atb),
9
      .B(Btb),
10
     .S1(Stb1),
11
     .S2(Stb2));
12
13
     initial begin
14
       $dumpfile("dump.vcd");
        $dumpvars(1,test_circuito_DOS);
16
        for (i=1;i<5;i=i+1)</pre>
17
         begin
18
         #100
19
           if (i==2) begin
```

```
21          Atb=1;
22          end
23          Btb=~Btb;
24          end
25          $finish;
26          end
27
28          endmodule
```

SIMULACIÓN COMPUERTA OR



- Circuito lógico entradas 4 a 1 salida
- o Usando ecuaciones booleanas.
- o Usando llamados a módulos de compuertas lógicas.



DISEÑO CIRCUITO TRES

```
module circuito_TRES(
   input logic A,B,C,D,
   output logic S1,S2);
   wire X,Y,Z;

assign S1 = ! ((A & B ) | (C | D ));


and comp1 (X,A,B);
   or comp2 (Y,C,D);
   or comp3 (Z,X,Y);
   not comp4 (S2,Z);

endmodule
```

TESTBENCH CIRCUITO TRES


```
1 module test_circuito_TRES();
2
    logic Atb=0;
    logic Btb=0;
    logic Ctb=0;
6
    logic Dtb=0;
    logic Stb1;
    logic Stb2;
9
    integer i=1;
11
   circuito_TRES circuito (
12
       .A(Atb),
13
       .B(Btb),
14
       .C(Ctb),
15
       .D(Dtb),
16
      .S1(Stb1),
17
      .S2(Stb2));
18
19
    initial begin
20
       $dumpfile("dump.vcd");
21
       $dumpvars(1,test_circuito_TRES);
22
       for(i=1;i<17;i=i+1)</pre>
23
         begin
         #100
25
           if(i==8)begin
26
           Atb=1;
27
         end
           if(i%4==0)begin
29
           Btb=~Btb;
30
         end
31
           if (i %2==0) begin
32
           Ctb=~Ctb;
33
         end
34
         Dtb=~Dtb;
35
       end
36
      $finish;
37
    end
38
40 endmodule
```

SIMULACIÓN CIRCUITO TRES



• Circuito lógico entradas 5 a 1 salida

- o Usando ecuaciones booleanas.
- o Usando llamados a módulos de compuertas lógicas.



DISEÑO CIRCUITO CUATRO

```
2 module circuito_CUATRO(
    input A,B,C,D,E,
4
    output S1,S2);
    wire W,X,Y,Z;
    assign S1 = ((A \& B) | C) | ((D \& E) ^ C);
8
9
    and comp1 (W,A,B);
    and comp2 (X,D,E);
10
    or comp3 (Y,W,C);
11
    xor comp4 (Z,X,C);
12
    or comp5 (S2,Y,Z);
13
15 endmodule
```

TESTBENCH CIRCUITO CUATRO

```
module test_circuito_CUATRO;


logic Atb=0;
logic Btb=0;
logic Ctb=0;
logic Dtb=0;
logic Etb=0;
logic Stb1;
logic Stb2;
```

```
integer i=1;
11
   circuito_CUATRO circuito (
12
       .A(Atb),
13
       .B(Btb),
14
       .C(Ctb),
16
       .D(Dtb),
       .E(Etb),
17
      .S1(Stb1),
18
      .S2(Stb2));
19
20
21
    initial begin
22
       $dumpfile("dump.vcd");
       $dumpvars(1,test_circuito_CUATRO);
23
       for (i=1;i<33;i=i+1)</pre>
24
         begin
25
         #100
26
27
            if(i==16) begin
            Atb=1;
28
29
            if(i%8==0)begin
30
            Btb=~Btb;
31
         end
32
            if (i %4==0) begin
33
            Ctb=~Ctb;
34
         end
35
            if(i%2==0)begin
36
            Dtb=~Dtb;
37
         end
39
         Etb = ~ Etb;
40
       end
41
42
      $finish;
     end
43
44
45 endmodule
```

SIMULACIÓN CIRCUITO CUATRO



- Circuito lógico entradas 5 a 1 salida
- o Usando ecuaciones booleanas.
- o Usando llamados a módulos de compuertas lógicas.



DISEÑO CIRCUITO CINCO


```
2 module circuito_CINCO(
    input A,B,C,D,E,
    output S1,S2);
    wire V,W,X,Y,Z;
    assign S1 = ((B \& C) \sim (D \& E)) \sim ((\sim (B \& C) \& A);
    and comp1 (V,B,C);
    and comp2 (W,D,E);
10
    not comp3 (X,V);
11
    xnor comp4 (Y,V,W);
12
13
    and comp5 (Z,A,X);
    nor comp6 (S2,Y,Z);
14
16 endmodule
```

TESTBENCH CIRCUITO CINCO


```
module test_circuito_CINCO;
2
    logic Atb=0;
    logic Btb=0;
5
    logic Ctb=0;
    logic Dtb=0;
    logic Etb=0;
    logic Stb1;
9
    logic Stb2;
10
    integer i=1;
11
12
13 circuito_CINCO circuito (
   .A(Atb),
```

```
.B(Btb),
       .C(Ctb),
16
       .D(Dtb),
17
       .E(Etb),
18
      .S1(Stb1),
19
      .S2(Stb2));
20
21
     initial begin
22
       $dumpfile("dump.vcd");
23
       $dumpvars(1,test_circuito_CINCO);
24
       for (i=1; i <33; i=i+1)</pre>
25
26
         begin
27
         #100
            if(i==16)begin
            Atb=1;
29
          end
30
            if (i %8==0) begin
31
32
            Btb=~Btb;
          end
33
            if (i %4==0) begin
34
            Ctb=~Ctb;
35
36
            if(i%2==0)begin
37
            Dtb=~Dtb;
38
          end
39
          Etb=~Etb;
40
41
       end
42
      $finish;
43
     end
44
45 endmodule
```

SIMULACIÓN CIRCUITO CINCO



- Circuito lógico entradas 6 a 1 salida
- o Usando ecuaciones booleanas.
- o Usando llamados a módulos de compuertas lógicas.



DISEÑO CIRCUITO SEIS

```
1 module circuito_SEIS(
    input A,B,C,D,E,F,
    output S1,S2);
    wire V,W,X,Y,Z;
    assign S1 = ( A | ((B ^{\circ} C) & (D ^{\circ} E)) ) & ( F | ((B ^{\circ} C) &
     (D ~^ E)));
7
    xnor comp1
                    (V,B,C);
    xnor comp2
                    (W,D,E);
9
                    (X,V,W);
    and comp3
10
        comp4
                    (Y,A,X);
    or
11
    or
                    (Z,F,X);
         comp5
12
    and comp6
                    (S2,Y,Z);
13
15 endmodule
```

TESTBENCH CIRCUITO SEIS

```
1 module test_circuito_SEIS;
    logic Atb=0;
    logic Btb=0;
    logic Ctb=0;
    logic Dtb=0;
6
    logic Etb=0;
    logic Ftb=0;
    logic Stb1;
9
    logic Stb2;
10
   integer i=1;
11
12
circuito_SEIS circuito (
```


```
.A(Atb),
       .B(Btb),
15
       .C(Ctb),
16
       .D(Dtb),
17
       .E(Etb),
18
       .F(Ftb),
19
20
      .S1(Stb1),
      .S2(Stb2));
21
22
     initial begin
23
       $dumpfile("dump.vcd");
24
25
       $dumpvars(1,test_circuito_SEIS);
       for(i=1;i<65;i=i+1)</pre>
26
          begin
27
         #100
28
            if(i==32) begin
29
            Atb=1;
30
          end
31
            if (i %16==0) begin
32
            Btb=~Btb;
33
          end
34
            if (i %8==0) begin
35
            Ctb=~Ctb;
36
37
            if(i%4==0)begin
38
            Dtb=~Dtb;
39
40
          end
            if (i %2==0) begin
41
             Etb=~Etb;
43
         Ftb=~Ftb;
44
       end
45
46
      $finish;
     end
47
49 endmodule
```

SIMULACIÓN CRICUITO SEIS



Circuito lógico entradas 6 a 1 salida

- o Usando ecuaciones booleanas.
- o Usando llamados a módulos de compuertas lógicas.



DISEÑO CIRCUITO SIETE

```
1 module circuito_SIETE(
   input A,B,C,D,E,F,
   output S1,S2);
   wire V,W,X,Y,Z;
4
   assign S1 = ((A ~ | B) & (C ~ ^ D) ) ~ ^ ((C ~ ^ D) ~ | (E & F));
6
   nor comp1 (V,A,B);
8
   xnor comp2 (W,C,D);
   and comp3 (X,E,F);
10
   and comp4 (Y,V,W);
   nor comp5 (Z,W,X);
12
    xnor comp6
                (S2,Y,Z);
13
14
15 endmodule
```


TESTBENCH CIRCUITO SIETE

```
module test_circuito_SIETE;

logic Atb=0;
logic Btb=0;
logic Ctb=0;
logic Dtb=0;
logic Etb=0;
logic Ftb=0;
```


```
logic Stb1;
    logic Stb2;
10
11
     integer i=1;
12
   circuito_SIETE circuito (
13
       .A(Atb),
14
15
       .B(Btb),
       .C(Ctb),
16
       .D(Dtb),
17
       .E(Etb),
       .F(Ftb),
19
20
      .S1(Stb1),
21
      .S2(Stb2));
22
    initial begin
23
       $dumpfile("dump.vcd");
24
       $dumpvars(1,test_circuito_SIETE);
25
       for(i=1;i<65;i=i+1)
26
         begin
27
         #100
28
            if(i==32)begin
29
30
            Atb=1;
         end
31
            if (i %16==0) begin
32
            Btb=~Btb;
33
         end
34
            if(i%8==0)begin
35
            Ctb=~Ctb;
36
            if (i %4==0) begin
38
            Dtb = ~Dtb;
39
         end
40
            if (i %2==0) begin
             Etb=~Etb;
42
         end
         Ftb=~Ftb;
44
       end
      $finish;
46
47
    end
48
  endmodule
```

SIMULACIÓN CIRCUITO SIETE



• Circuito lógico entradas 8 a 1 salida o Usando ecuaciones booleanas.

o Usando llamados a módulos de compuertas lógicas.



DISEÑO CIRCUITO OCHO

```
1 module circuito_OCHO(
    input A,B,C,D,E,F,G,H,
    output S1,S2);
    wire T,U,V,W,X,Y;
    assign S1 = ((A | B) ^ (C \& D)) ^ \& ((E \& F) ^ (G ^ | H));
6
    or comp1 (T,A,B);
9
    and comp2 (U,C,D);
    and comp3 (V,E,F);
10
    nor comp4 (W,G,H);
11
    xor comp5 (X,T,U);
12
    xor comp6 (Y,V,W);
13
    nand comp7 (S2,X,Y);
16 endmodule
```


TESTBENCH CIRCUITO OCHO

```
module test_circuito_OCHO;

logic Atb=0;
logic Btb=0;
logic Ctb=0;
logic Dtb=0;
logic Etb=0;
```

```
logic Ftb=0;
    logic Gtb=0;
9
    logic Htb=0;
10
    logic Stb1;
11
12
    logic Stb2;
    integer i=1;
14
   circuito_OCHO circuito (
15
       .A(Atb),
16
       .B(Btb),
17
       .C(Ctb),
18
19
       .D(Dtb),
       .E(Etb),
20
       .F(Ftb),
21
       .G(Ftb),
22
       .H(Ftb),
23
      .S1(Stb1),
24
25
      .S2(Stb2));
26
27
     initial begin
       $dumpfile("dump.vcd");
28
       $dumpvars(1,test_circuito_OCHO);
29
       for (i=1;i<257;i=i+1)</pre>
30
         begin
31
         #100
32
            if(i==128) begin
33
34
            Atb=1;
         end
35
            if (i %64==0) begin
            Btb=~Btb;
37
         end
38
            if (i %32==0) begin
39
            Ctb=~Ctb;
         end
41
            if (i %16==0) begin
            Dtb = ~Dtb;
43
         end
44
            if(i%8==0)begin
45
             Etb=~Etb;
46
         end
47
            if (i %4==0) begin
48
             Ftb=~Ftb;
49
50
            if (i %4==0) begin
             Gtb=~Gtb;
53
         end
54
         Htb=~Htb;
       end
      $finish;
56
57
     end
58
59 endmodule
```

SIMULACIÓN CIRCUITO OCHO



Desarrollo

- Proceso realizado para el diseño de los circuitos.
 - Inicialmente se debe reconocer cada tipo de compuerta que hace parte del circuito lógico.
 - Después se deben nombrar las conexiones que tiene cada circuito, visto de otra forma los cables, o salidas de cada compuerta lógica, esto es importante para escribir de manera correcta tanto el llamado a las compuertas lógicas como la elaboración de las fórmulas booleanas que describen cada circuito.
 - Es importante definir cada tipo de dato, ya sean entradas, números enteros o las conexiones, por ejemplo:

reg: Representan variables con capacidad de almacenar información.

wire: Representan conexiones estructurales entre componentes. No tienen capacidad de almacenamiento.

integer: Registro de 32 bits.

- Ya finalizado el diseño lo siguiente es el "testbench", nuevamente declaramos tanto salidas como entradas, teniendo presente el número de entradas al momento de escribir las posibles combinaciones entre N número de entradas, algo que facilita bastante el trabajo es el uso de ciclos for y condicionales if esto cuando tenemos una gran número de entradas dado que se vuelve tedioso escribir cada combinación manualmente.
- Finalmente visualizamos las simulaciones y comparamos los valores de ambas salidas, Ecuaciones Boolenas y ,Llamado a módulos de compuertas lógicas: (S1 y S2 respectivamente)
- Interpretación de los resultados de la simulación.
 De acuerdo a la simulación, pude obsevar que algunos circuitos tenían los mismos patrones con respecto al número de entradas
- Conclusiones generales.
- El reconocimiento del tipo de datos que se van a usar y la declaración de cada uno de ellos es fundamental al momento de hacer un diseño de un circuito lógico.
- El uso de ciclos y condicionales facilitan en gran medida el tiempo invertido en la creación del testbench cuando se trabaja con un gran número de variables.

- El diseño por el método de compuertas lógicas es más fácil en comparación con las Ecuaciones Booolenas al momento de crear un diseño de un circuito lógico.
- Problemas encontrados durante el diseño con sus respectivas las soluciones.
- Uno de los problemas con los que me encontré fue el de implentar un ciclo for para crear las posibles combinaciones en el testbench, dado que es muy tedioso hacerlo manualmente y más aún cuando se trabajan con un número moderado de entradas. La solución fue dada por el docente, adicionalmente consulté un poco la sintaxis en:

https://es.wikibooks.org/wiki/Programacion