
Laboratotio Arquitectura de Computadoras

Santiago Ramirez Arenas Docente: José Alfredo Jaramillo Villegas Universidad Tecnológica de Pereira


11 de diciembre de 2021

Procesador Segmentado.

Este tipo de procesador tiene como principio 5 etapas: Fetching, Decoding, Execution, Memory Accessing y Write Back. Cuenta con varios módulos que logran darle la capacidad de procesamiento los cuales están representados en el gráfico.




Hazard Unit



```
1 module hazard_unit(
    assign Flush = (ForceJump_EX || ForceJump_MEM || ForceJump_WB);
    assign FlushPC = (ForceJump_ID || ForceJump_EX);
    assign FlushAdder = (ForceJump_ID || ForceJump_EX || ForceJump_MEM)
   always_comb
6
    if ((MemRead_EX == 1'b1')&& (red_addr_EX == rs1_addr_ID)||(rd_addr_EX
     == rs2_addr_ID))&& !BranchMux_MEM)
                  begin
                         PCWrite_ID = 1'b0;
                         HazardMux = 1'b1;
               end
11
                  else begin
                        PCWrite_UD = 1'b1;
                        HazardMux = 1'b0;
14
                  end
15
             endmodule )
16
17
18
```

Forwarding Unit



```
1 module Forwarding_unit (
       always_comb
      begin
          if ((RegWrite_MEM==1) && (rd_addr_MEM!='0) &&
     (rs1_addr_EX==rd_addr_MEM))
              Forward1=2'b10;
5
          else if ((RegWrite_WB==1) && (rd_addr_WB!='0) &&
6
     (rs1_addr_EX==rd_addr_WB))
             Forward1=2'b01;
          else
8
              Forward1=2'b00;
9
          if ((RegWrite_MEM == 1) &&(rd_addr_MEM! = '0) &&
     (rs2_addr_EX == rd_addr_MEM))
            Forward2=2'b10;
12
          else if ((RegWrite_WB==1)&&(rd_addr_WB!='0)
     &&(rs2_addr_EX==rd_addr_WB))
            Forward2=2'b01;
14
```

Diseño Proceador Segmentado

```
'include "instruction_memory.sv"
'include "registers_unit.sv"
3 'include "ALU.sv"
4 'include "data_memory.sv"
5 'include "imm_gen.sv"
6 'include "branch_unit.sv"
7 'include "control_unit.sv"
8 'include "program_counter.sv"
9 'include "adder.sv"
10 'include "MUX2x1.sv"
'include "MUX3x1.sv"
13 //Fetching
'include "PC_fe.sv"
16 //Decoder
'include "PCInc_de.sv"
'include "PC_de.sv"
'include "Inst_de.sv"
21 //Execution
'include "PCInc_ex.sv"
'include "PC_ex.sv"
'include "RUrs1_ex.sv"
'include "RUrs2_ex.sv"
'include "ImmExt_ex.sv"
'include "Rd_ex.sv"
29 //Memory
30 'include "PCInc_me.sv"
31 'include "ALURes_me.sv"
32 'include "RUrs2_me.sv"
33 'include "Rd_me.sv"
35 //Write Back
36 'include "PCInc_wb.sv"
37 'include "DMDataRd_wb.sv"
38 'include "ALURes_wb.sv"
39 'include "Rd_wb.sv"
41
43 module procesador_segmentado (input CLK);
wire CLK;
wire [31:0] PC_Out;
wire [31:0] adder_Out;
```

```
wire [31:0] Instruction;
     wire [1:0] RUDataWrSrc;
48
     wire ALUASrc, ALUBSrc;
49
    wire [31:0] Data1;
50
    wire [31:0] Data2;
51
     wire RUWr;
53
     wire [2:0] ImmSrc;
    wire [31:0] ImmExt;
54
    wire [4:0] BrOp;
    wire NextPCSrc;
     wire [31:0] ALURes;
57
58
    wire [3:0] ALUOp;
    wire [31:0] DataRd;
59
     wire DMWr;
     wire [2:0] DMCtrl;
61
     wire [31:0] Out_mux3x1;
    wire [31:0] Out_pc_mux;
63
     wire [31:0] ALUMUXResA;
     wire [31:0] ALUMUXResB;
65
66
     program_counter pc (
67
68
              .CLK (CLK,)
              .PC_IN (out_pc_mux),
69
              .PC_Out (PC_Out));
70
71
     adder add (
72
               .adder_In (PC_Out),
73
               .adder_Out (adder_Out));
74
75
     instruction_memory im (
76
                .Addrress (PC_out),
77
                . Instruction (Instruction));
78
79
     control_unit cu (
80
       .OpCode (Instruction [6:0]),
81
                 .Funct3 (Instruction [14:12]),
82
                 .Funct7 (Instruction [31:25]),
83
                 .ALUASrc (ALUASrc),
84
                 .ALUBSrc (ALUABrc),
85
                 .ALUOp (ALUOp),
86
                 .ImmSrc (ImmSrc),
87
                 .DMWr (DMWr),
88
                 .DMCtrl (DMCtrl),
89
                 .RUDataWrSrc (RUDataWrSrc),
                 .RUWr (RUWr),
91
92
                 .BrOp (BrOp));
93
     registers_unit ru (
94
                 .rs1 (Instruction [19:15]),
95
                 .rs2 (Instruction [24:20]),
                 .rd (Instruction [11:7]),
97
                 .DataWr (Out_mux3x1),
                 .RUWr (RUWr),
99
100
                 .CLK (CLK),
```

```
.Data1 (Data1),
                  .Data2 (Data2));
103
     imm_gen ig (
104
                  .Inst (Instruction),
105
                  .ImmSrc (ImmSrc),
106
107
                  .ImmExt (ImmExt));
108
     branch_unit bu (
109
                  .A (Data1),
110
                  .B (Data2),
112
                  .BrOp (BrOp),
                  .NextPCSrc (NextPCSrc));
113
114
     MUX2x1 alu_mux_a (
115
                  .In1 (Data1),
116
                  .In2 (PC_Out),
117
                  .Src (ALUASrc),
118
                  .Out (ALUMUXResA));
119
120
    MUX2x1 alu_mux_b (
122
                  .In1 (Data2),
                  .In2 (ImmExt),
123
                  .Src (ALUBSrc),
124
                  .Out (ALUMUXResB));
125
126
     ALU alu (
127
                  .A(ALUMUXResA),
128
                  .B(ALUMUXResB),
                  .ALUOp (ALUOp),
130
                  .ALURes (ALURes));
131
132
133
     data_memory dm (
                  .Address (ALURes),
134
                  .DataWr (Data2),
135
                  .DMWr (DMWr),
136
                  .DMCtrl (DMCtrl),
137
                  .DataRd (DataRd));
138
139
     MUX3x1 mux3to1(
140
                  .In1 (ALURes),
141
                  .In2 (DataRd),
142
                  .In3 (adder_Out),
143
                  .RUDataWrSrc (RUDataWeSrc),
144
                  .Out (Out_mux3x1));
145
146
147
     MUX2x1 pc_mux(
       .In1 (adder_Out),
148
       .In2 (ALURes),
149
       .Src (NextPCSrc),
150
       .Out (Out_pc_mux));
151
152
       //FETCHING
153
154
```


```
PC_FE PC_fe(
        .CLK(clk),
156
        .In(pc),
157
        .Out(OUTpc_fe)
158
     );
159
160
161
     //DECODER
162
     PCINC_DE PCInc_de(
163
        .CLK(clk),
164
        .In(bsum),
165
        .Out(OUTpcinc_de)
166
167
168
     PC_DE PC_de(
169
        .CLK(clk),
170
        .In(instruction),
171
172
        .Out(OUTpc_de)
     );
173
174
     INST_DE INST_de(
175
        .CLK(clk),
176
        .In(instruction),
177
        .Out(OUTinst_de)
178
     );
179
180
181
     //EXECUTE
182
183
     PC_EX PC_ex(
184
        .CLK(clk),
185
        .In(OUTpc_de),
186
        .Out(outpc_ex)
187
     );
188
189
     RD_EX RD_ex(
190
        .CLK(clk),
191
        .In(OUTinst_de),
192
193
        .Out(OUTrd_ex)
     );
194
195
     PCINC_EX PCInc_ex(
196
        .CLK(clk),
197
        .In(OUTpcinc_de),
198
        .Out(OUTpcinc_ex)
199
     );
200
201
     RURS1_EX RUrs1_ex(
202
        .CLK(clk),
203
        .In(rus1),
204
        .Out(OUTrurs1_ex)
205
     );
206
207
     RURS2_EX RUrs2_ex(
```

```
.CLK(clk),
        .In(rus2),
210
        .Out(OUTrurs2_ex)
211
     );
212
213
     IMMEXT_EX IMMext_ex(
214
215
        .CLK(clk),
        .In(immext),
216
        .Out(OUTimmext_ex)
217
     );
218
219
220
221
     //MEMORY
       PCINC_ME PCinc_me(
222
        .CLK(clk),
223
        .In(OUTpcinc_ex),
224
        .Out(OUTpcinc_me)
225
226
     );
227
     RD_ME RD_me(
228
        .CLK(clk),
229
        .In(OUTrd_ex),
230
        .Out(OUTrd_me)
231
     );
232
233
     RURS2_ME RUrs2_me(
234
        .CLK(clk),
235
        .In(OUTrurs2_ex),
236
        .Out(OUTrurs2_me)
237
238
239
     ALURES_ME ALUres_me(
240
        .CLK(clk),
241
        .In(alures),
242
        .Out(OUTalures_me)
243
     );
244
   //WRITE BACK
246
     RD_WB RD_wb(
247
       .CLK(clk),
248
        .In(OUTrd_me),
249
        .Out(outrd_wb)
250
     );
251
252
     PCINC_WB PCInc_wb(
253
        .CLK(clk),
254
255
        .In(OUTpcinc_me),
        .Out(outpcinc_wb)
256
     );
257
258
     DMDATARD_WB DMDataRd_wb(
259
        .CLK(clk),
        .In(datamemory),
261
     .Out(OUTdmdatard_wb)
```

```
263 );
264
265 ALURES_WB ALUres_wb(
    .CLK(clk),
    .In(OUTalures_me),
    .Out(OUTalures_wb)
269 );
270
271 endmodule
```

Unidad aritmeticológica (ALU):

Creación de una ALU de dos operandos (A y B tamaño de 32 bits), un ALUOp (tamaño de 4 bits) que asigna una operación y devuelve el resultado (tamaño de 32 bits).



```
1 module ALU (
    input logic signed [31:0] A,
    input logic signed [31:0]B,
3
    input logic [3:0] ALUOp,
    output logic signed [31:0] ALURes);
5
    always @ (*)
            begin
8
              case (ALUOp)
9
                 4'b0000:
10
                      ALURes <= A + B;
                 4'b1000:
                      ALURes <= A - B;
                 4'b0001:
14
                      ALURes <= A << B;
15
                 4'b0010:
16
                      ALURes <= A < B;
17
                 4'b0011:
18
                      ALURes <= $unsigned (A);
19
                 4'b0100:
20
                      ALURes <= A ^ B;
21
                 4'b0101:
22
                      ALURes <= A >> B;
```

```
4'b1101:
                       ALURes <= A >>> B;
25
                  4'b0110:
26
                       ALURes <= A | B;
27
                  4'b0111:
28
                       ALURes <= A & B;
29
                  4'b1111:
30
                       ALURes <= A <= B;
31
               endcase
32
  endmodule
```

• Unidad de registros:

Creación del módulo Unidad de Registros. El cual cuenta con los siguientes registros (cada uno con su respectivo número de bits): el ingreso de la dirección de dos registros(rs1, rs2), dos salidas con la información que fue solicitada (RF[rs1], RF[rs2]), activador de lectura (rd), activador de escritura(RFWr) e información de registro para ingresar(DataWrz).



```
1 module registers_unit (
    input logic
                 [4:0]rs1,
2
    input logic
                  [4:0] rs2,
    input logic
                  [4:0] rd,
4
    input logic
                  [31:0] DataWr,
    input logic
                  RUWr,
6
    input logic CLK,
    output logic [31:0] Data1,
    output logic [31:0] Data2);
9
    logic [31:0] RU [31:0];
11
12
         initial
13
            $readmemb ("registers.txt",RU);
14
    assign Data1 = RU [rs1];
16
    assign Data2 = RU [rs2];
17
18
```

```
always @ (posedge CLK)
begin
if (RUWr == 1 && rd != 5'b0)
RU [rd] <= DataWr;
smonitor ("x20 value: %d", RU [20])
end
endmodule</pre>
```


Memoria de datos.

Se define como una matriz en la cual se puede almacenar y leer los datos que van a ser procesados. Este módulo del procesador se encarga de almacenar todos los datos que van a perdurar y, a su vez, recuperar los datos solicitados. El módulo cuenta con los siguientes registros de entrada y salida (cada uno con su respectivo número de bits):

Escritura: La dirección de ingreso para almacenar (Address), el valor que se quierealmacenar (DataWr) y la bandera que activa la escritura (DMWr).

Lectura: Tipo de lectura DMCtrl (Byte, Halfword, Word, Unsigned Byte, Unsigned Halfword), La dirección de ingreso para leer la memoria (Address).

Nota: Address funciona para los casos (lectura y escritura)




```
1 module data_memory (
    input logic [31:0] Address,
    input logic signed [31:0] DataWr,
    input logic DMWr,
5
    input logic [2:0] DMCtrl,
    output logic signed [31:0] DataRd );
6
         integer 1;
         parameter memory_size 2**20;
9
         logic [7:0] Memory [Memory_size -1: 0];
10
         //Escritura
           always @ (*)
13
           begin
14
             if (DMWr == 1'b1)
                     begin
                       case (DMCrel)
```

```
3'b000: // Byte
                                   Memory [Address] <= DataWr [7:0];</pre>
19
                                3'b001: // Media palabra
                                        begin
21
                                   Memory [Address] <= DataWr [7:0];</pre>
22
                                   Memory [Address + 1] <= DataWr [15:8];</pre>
23
24
                                  3'b010: // Palabra
25
                                        begin
26
                                          for (i = 0; 1 < 4; i = i + 1)
27
                              Memory [Address + 1] <= DataWr [i*8 + :8];</pre>
28
29
                               endcase
30
                          end
                     end
32
33
             //Lectura
34
                 always @ (*)
                 begin
36
                   case (DMCtrl)
37
      3'b000: // Byte
38
           DataRd <= {{24{Memory[Address][7]}}, Memory [Address]};</pre>
       3'b001: // Media palabra
40
           DataRd <= {{16{Memory[Address + 1][7]}}, Memory [Address + 1],
41
     Memory [Address]};
      3'b010: // Palabra
42
           DataRd <= {{Memory[Address + 3], Memory [Address + 2], Memory
43
      [Address + 1], Memory[Address];
      3'b100://Byte unsigned
44
           DataRd <= {24'b0, Memory [Address]};</pre>
45
      3'b101 // Media palabra unsigned
46
           DataRd <= {16'b0, Memory [Address + 1], Memory[Address]};</pre>
47
                                    default:
                                   DataRd = 31'bx;
49
                          endcase
                      end
                endmodule
```

Memoria de instrucciones.

Se puede definir como una matriz en la cual se almacenan y se leen las instrucciones que se van a ejecutar. Este módulo del procesador recibe un Address el cual es la dirección de la instrucción que se quiere recuperar y una salida Instruccion la cual es la instrucción que fue recuperada de la matriz



```
module intruction_memory (
input logic [31:0] Address,
input logic [31:0] Instruction);

parameter memory_ize = 2 **20;


logic [7:0] Memory [memory_size - 1: 0];

initial begin
    $readmemh ("instructions.txt", Memory);
end

always @ (*)
    Instruction <={Memory [Address + 3], Memory[Address + 2], Memory[Address + 1], Memory [Address]};
endmodule</pre>
```

Unidad de control

Es la encargada de decodificar la instrucción de entrada (OpCode, Funct3, Funct7) para generar cada una de las señales de control (RUWr, ALUASrc, ALUBSrc, ALUOp, BrOp, DMWr, DMCtrl, RUDataWrSrc e ImmSrc).




```
1 module control_unit (
    input logic [6:0].OpCode,
    input logic [2:0] Funct3,
    input logic [6:0] Funct7,
    output logic ALUASrc,
5
    output logic ALUBSrc,
6
7
    output logic [3:0] ALUOp,
    output logic [2:0] ImmSrc,
    output logic DMWr,
9
    output logic [2:0] DMCtrl,
10
    output logic [1:0] RUDataWeSrc,
11
12
    output logic RUWr,
    output logic
                   [4:0]BrOp;
14
    always @ (*)
15
            begin
              case (OpCode)
17
                      7'b0110011; //Instrucion tipo R
18
                      begin
19
                             ALUASrc = 1'b0;
20
                             ALUBSrc = 1'b0;
21
                        ALUOp = {Funct7 [7], Funct3};
                        ImmSrc = 3'bxxx;
23
                        DMWr = 1'b0;
24
                        CMCtrl = 3'bxxx;
25
                        RUDataWrSrc = 2'b00;
26
                        RUWr = 1'b1;
27
                        BrOp = 5' bOOxx;
28
30
                      7'b0010011: // Intruccion tipo I
31
                     begin
                             ALUASrc = 1'b0;
                             ALUBSrc = 1'b1;
34
                             if (Funct3 == 3'b101)
                                 ALUOp = {Funct7 [5], Funct3};
36
                             else
37
                                ALUOp = \{1'b0, Funct3\};
38
                                ImmSrc = 3'b000;
39
                                DMWr = 1'b0;
40
                                DMCtrl = 3'bxxx;
41
                                RUDataWeSrc = 2'b00;
42
                                RUWr = 1'b1;
43
                                BrOp = 5'bOOxx;
                      end
45
                      7'b0000011: // Instruccion tipo I load
47
                      begin
                              ALUASrc = 1'b0;
49
                              ALUBSrc = 1'b1;
                              ALUOp = 4'b0000;
                              ImmSrc = 3, b000;
                              DMWr = 1'b0;
53
                              DMCtrl = Funct3;
```

```
RUDataWrSrc = 2'b01;
                                RUWr = 1'b1;
56
                                BrOp = 5'b00xxx;
57
                       end
58
59
                       7'b1100111: // Instruccion tipo I jalr
60
                       begin
61
                                ALUASrc = 1'b0;
62
                                ALUBSrc = 1'b1;
63
                                ALUOp = 4'b0000;
                                ImmSrc = 3'b000;
65
                                DMWr = 1'b0;
                                DMCtrl = 3'bxxx;
67
                                RUDataWrSrc = 2'b10;
                                RUWr = 1'b0;
69
                                BrOp = 5'b1xxxx;
71
                       end
                       7'b1100011: //Instruccion tipo B
73
                       begin
74
                                ALUASrc = 1'b1;
75
                                ALUBSrc = 1'b1;
76
                                ALUOp = 4'b0000;
77
                                ImmSrc = 3'b101;
78
                                DMWr = 1, b0;
79
                                DMCtrl = 3'bxxx;
80
                                RUDataWrSrc = 2'bxx;
81
                                RUWr = 1'b0;
82
                                BrOp = {2'b01, Funct3};
                       end
84
85
                        7'b0100011: //Instruccion tipo S
86
                       begin
                                ALUASrc = 0;
88
                                ALUBSrc = 1;
                                ALUOp = 4'b0000;
90
                                ImmSrc = 3'b001;
91
                                DMWr = 1'b1;
92
                                DMCtrl = Funct3;
                                RUDataWrSrc = 2'bxx;
94
                                RUWr = 1'b0;
95
                                BrOp = 5'bOOxx;
96
97
                       7'b1101111: //Instruccion tipo J -Jal
99
100
                       begin
                                ALUASrc = 1'b1;
101
                                ALUBSrc = 1'b1;
102
                                ALUOp = 4'b0000;
103
                                ImmSrc = 3'b110;
104
                                DMWr = 1'b0;
105
                                DMCtrl = 3'bxxx;
                                RUDataWrSrc = 2'b10;
107
108
                                RUWr = 1'b1;
```

```
BrOp = 5'b1xxxx;
109
                        end
110
111
                        7'b0110111: //Instruccion tipo U -lui
112
                        begin
113
                                 ALUASrc = 1'bx;
114
                                 ALUBSrc = 1'b1;
                                 ALUOp = 4'b1111;
116
                                 ImmSrc = 3'b010;
117
                                 DMWr = 1'b0;
118
                                 DMCtrl = 3'bxxx;
119
                                 RUDataWrSrc = 2'b00;
120
                                 RUWr = 1'b1;
121
                                 BrOp = 5'b100xxx;
                        end
124
                        7'b0110111: //Instruccion tipo U -auipc
                        begin
126
                                 ALUASrc = 1'b1;
127
                                 ALUBSrc = 1'b1;
128
                                 ALUOp = 4'b0000;
                                 ImmSrc = 3'b010;
130
                                 DMWr = 1, b0;
131
                                 DMCtrl = 3'bxxx;
132
                                 RUDataWrSrc = 2'b00;
133
                                 RUWr = 1'b1;
                                 BrOp = 5'b100xxx;
135
                        end
136
137
                endcase
138
     endmodule
139
```

Generador de inmediatos

El generador de inmediatos es el encargado de ensamblar el inmediato decodificado en la instrucción de entrada según el tipo de esta




```
module imm_gen(
input logic [31:0] Inst,
input logic [2:0] ImmSrc,
output logic [31:0] ImmExt);

always @ (*)
begin
case (ImmSrc)
```

```
3'b000: //Intruccion tipo I
                ImmExt = \{\{20\{Inst\{31\}\}\}, Inst \{31:20\}\};
            3'b001: //Intruccion tipo S
11
               ImmExt = \{\{20\{Inst\{31\}\}\}, Inst\{31:25\}, Inst\{11:7\}\};
            3'b101: //Intruccion tipo B
13
               ImmExt = {{19{Inst{31}}}, Inst {31}, Inst{7},Inst {30:25},Inst
14
      {11:8}, 1'b0};
            3'b010: //Intruccion tipo U
15
               ImmExt = {{Inst{Inst{31:12}}}, 12'b0};
16
            3'b110: //Intruccion tipo J
17
               ImmExt = \{\{19\{Inst\{31\}\}\}, Inst\{31\}, Inst\{19:12\}, Inst\}\}
18
      {20}, Inst {30:21}, 1'b0};
                 default;
19
                 ImmExt = 31'bx;
20
         endcase
21
22
       end
23 endmodule
```

Branch unit

Esta se encarga de determinar si la instrucción de entrada ordena un salto en la dirección de la memoria de instrucciones



```
1 module branch_unit(
    input logic signed
                          [31:0] A,//Es asigando de RU [rs1]
                          [31:0] B, //Es asignado de RU [rs2]
    input logic signed
    input logic [4:0] BrOp,
4
    output logic NextPCSrc );
6
    alwats 0 (*)
7
          begin
8
            if (BrOp[4])
                   NextPCSrc = 1;
                   else
                     if (BrOp [3])
12
                       case (Br0[2:0])
13
                         3'b000; //BEQ
14
                           NextPCSrc = (A == B);
                         3'b000; //BNE
16
                           NextPCSrc = (A != B);
17
                         3'b100; //BLT
                           NextPCSrc = (A < B);</pre>
19
                         3'b101; //BGE
20
                           NextPCSrc = (A >= B);
21
                         3'b110; //BLTU
```

```
NextPCSrc = ($unsigned (A) < $unsigned (B));</pre>
                         3'b111; //BGEU
2.4
                         NextPCSrc = ($unsigned (A) >= $unsigned (B));
                         default:
26
                                 NextPCSrc = 1'bx;
27
                       endcase
28
                  else
                         NextPCSrc = 0;
30
          end
31
    endmodule
```

Program counter

Adder

```
module adder (
input [31:0] adder_In,
output [31:0] adder_Out );

assign adder_Out = adder_In + 4;
endmodule
```

MUX 2x1

```
1 module MUX2x1 (
   input logic [31:0] In1,
   input logic [31:0] In2,
    input logic Src,
    output logic [31:0]Out);
5
    always @ (*)
7
           begin
             case (Src)
9
                     1'b0:
                             Out <= In1;
11
                     1'b1:
                             Out <= In2;
13
             endcase
14
16 endmodule
```

MUX 3x1

```
module MUX3x1 (
input logic [31:0] In1,
input logic [31:0] In2,
input logic [31:0] In3,
```

```
input logic [1:0] RUDataWrSrc,
    output logic [31:0]Out);
    always @ (*)
8
            begin
              case (RUDataWeSrc)
11
                      2'b00:
                             Out <= In1;
12
                      2'b01:
13
                             Out <= In2;
14
                      2'b10:
                             Out <= In3;
17
              endcase
            end
19 endmodule
```

Testbench

```
module testbench;
         logic CLK;
    procesador_segmentado pm (CLK)
           always
                   #5
                   CLK = ~CLK;
8
          initial
9
                  begin
10
                    $dumpfile ("dump.vcd");
11
                    $dumpvars();
12
                         CLK=0;
13
                         #850
14
                         $finish;
15
                  end
16
17 endmodule
```

Instructions

```
1 FF010113
2 00812623
3 00912423
4 01212223
5 01312023
6 00050413
7 00000913
8 00000993
9 00000993
10 0099D863
11 00890933
12 00198993
13 FE000AE3
14 00090513
15 00C12403
16 00812483
17 00412903
18 00012983
```


```
19 01010113
20 00008067
  00040513
22 OFC000EF
23 00050493
24 FF010113
  00812623
26 00912423
  01212223
  00112023
  00050413
30 00100913
31 00140413
32 00100493
  0084DE63
34 00090513
35 00048593
36 DD1FF0EF
37 00050913
38 00148493
39 FE0004E3
40 00090513
41 00C12403
42 00812483
43 00412903
  00012083
45 00012083
46 01010113
47 00008067
```

Registers

Resultado

```
#KERNEL: x20 value 0
#KERNEL: x20 value 72
RUNTIME: Info: RUNTIME_0068 testbemch.sv (16): $finish calle.
#KERNEL: Time: 1 us, Iteration: 0, Instance: / testbench, Process:
    @INITIAL#19_1@.
#KERNEL: stopped at time: 1 us
#VSIM: Simulation has finished. There are no more test vectors to simulate.
#VSIM: Simulation has finished
```

Simulación



Instrucciones RV32I

Tipo R				Tipo I			Tipo S B		
	OpCode	Funct3	Funct7		OpCode	Funct3		OpCode	Funct3
add	0110011	000	0000000	addi	0010011	000	beq	1100011	000
sub	0110011	000	0100000	slli	0010011	001	bne	1100011	001
sll	0110011	001	0000000	slti	0010011	010	blt	1100011	100
slt	0110011	010	0000000	sltiu	0010011	011	bge	1100011	101
sltu	0110011	011	0000000	xori	0010011	100	bltu	1100011	110
xor	0110011	100	0000000	srli	0010011	101	bgeu	1100011	111
srl	0110011	101	0000000	srai	0010011	101	9		
sra	0110011	101	0100000	ori	0010011	110	sb	0100011	000
or	0110011	110	0000000	andi	0010011	111	sh	0100011	001
and	0110011	111	0000000				sw	0100011	010
				1b	0000011	000	54	0100011	010
Tipo U J				1h	0000011	001			
_					0000011	010			
		OpCode		lw lbu	0000011	100			
	jal 1	101111		lhu	0000011	101			
	lui 0	110111		jalr	1100111	000			
	auipc 0	010111		Jair	1100111	000			Universidad Tecnol
							Jose A. Jarami	llo Villegas GRUPO	

Crear un código en C ++, llevar a ensamblador y por último a lenguaje de máquina. El cual será utilizado como las instrucciones de prueba para demostrar el correcto funcionamiento.

```
Funcion en C++
3 o Funcion en C++
5 int multi(int x, int y)
7 int Acc = 0;
8 for(int i = 0; i < y; i++) Acc += x;</pre>
9 return Acc;
10 }
11
int factorial(int num)
14 int fact = 1;
15 int num += 1;
16 for(int i = 1;i < num;i++) fact = multi(fact,i); return fact;</pre>
17 }
18
19 o Funcion en lenguaje ensamblador
21 Prototipo de la funcion multi:
                 x8 x11
                                     x9
22 x 1 0
         X
                              У
23 Acc
          x18
       x19 multi(x,y)
                             x10
26 Prototipo de la funcion factorial: x10
                                                  num
                                                           x8
             x18 factorial(num)
                                      x10
28 fact
```

```
29
30 Llamado a la funci n factorial: f = factorial(num)
31 num x8
32 f x9
```

Procedimiento del laboratorio:

Proceso realizado para el diseño del ejercicio.

Para el diseño del procesador monociclo RISC-V se implementó teniendo en cuenta las instrucciones suministradas y componentes que fueron proporcionados en el gráfico de dicho procesador, primero se declaraban teniendo en cuenta y agregando como argumentos las variables de entrada y salida, luego se describía el funcionamiento interno de cada módulo.

A continuación se concetaron los modulos y se distanciaron los módulos de cada proceso, además de se asiganaron las instrucciones pertinentes para verificar el funcionamiento correcto de cada módulo y su conexión con módulos posteriores.

Problemas encontrados durante el diseño con sus respectivas las soluciones.

Se encontraron varios problemas en relación al distanciamiento de los módulos y la conexión entre varios componentes, así como algunas implementaciones en las cuales era necesario saber cierta sintaxis del lenguaje para describir el funcionamiento de dichos componentes, consultando en internet y entrando en foros se logró dar con la solución, además de la documentación que fue proporcionada en el Microsft Teams.

Interpretación de los resultados de la simulación.

En la simulación se puede observar la señal de cada uno de los componentes y como se conectaban entre si, para dar lugar al resultado de una operación matemática, se verificó el funcionamiento haciendo manualmente la intrucción y poteriormente se verificaron los resultados

Conclusione

RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado en CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones basadas en CISC x86 a instrucciones más simples basadas en RISC para uso interno antes de su ejecución.

El objetivo de diseñar máquinas la arquitectura RISC FIVE es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria. Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. PowerPC, 2 DEC Alpha, MIPS, ARM, SPARC son ejemplos de algunos de ellos