

# Arquitectura de Computadores

Santiago Ramirez Arenas

Docente: José Alfredo Jaramillo Villegas

Universidad Tecnológica de Pereira

15 de octubre de 2021

Problemas de Lógica Combinatoria.

Este laboratorio está diseñado para reforzar los conocimientos sobre lógica combinatoria, para un mayor desempeño y entendimiento de problemas lógicos. Se basa en la interpretación y simplificación de circuitos lógicos.

Circuito combinatorio de 4 a 1 bits

A	B	C	D	S
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

Diseñar la función lógica del circuito.

Simplificar el circuito por mapas de Karnaugh.

Implementar una simplificación del circuito por medio de una ecuación booleana.

Implementar una simplificación del circuito con llamados a módulos de compuertas lógicas.

Mapa de karnaugh

AB/CD	00	01	11	10
00	1	0	1	1
01	0	1	1	1
11	0	1	0	0
10	1	1	0	0

Simplificando el mapa de Karnaugh nos da la siguiente Ecuación Booleana:

$$S(A, B, C, D) = A'C + A'B'D' + BC'D + AB'C'$$

-Implementación usando Ecuación Booleana y llamado a Módulos de Compuerta Lógicas

```

1 'timescale 1ns / 100ps
2 module ejercicio1(
3     input A,B,C,D,
4     output S1,S2);
5     wire T,U,V,W,X,Y;
6
7     assign S1 = ((!A & C) | (!A & !B & !D) | (B & !C & D) | (A & !B & !C));
8
9     and comp1 (T,!A,C);
10    and comp2 (U,!A,!B,!D);
11    and comp3 (V,B,!C,D);
12    and comp4 (W,A,!B,!C);
13    or  comp5 (X,T,U);
14    or  comp6 (Y,V,W);
15    or  comp7 (S2,X,Y);
16 endmodule

```

Testebench Llamado a módulo de compuertas lógicas y Ecuaciones lógicas

```

1 'timescale 1ns / 100ps
2 module test_ejercicio1 ();
3     logic Atb=0;
4     logic Btb=0;
5     logic Ctb=0;
6     logic Dtb=0;
7     logic Stb1;
8     logic Stb2;
9     integer i=1;
10
11    ejercicio1 circuito (
12        .A(Atb),
13        .B(Btb),


```

```

14 .C(Ctb),
15 .D(Dtb),
16 .S1(Stb1),
17 .S2(Stb2));
18
19 initial begin
20 $dumpfile("dump.vcd");
21 $dumpvars(1,test_ejercicio1);
22 for(i=1;i<17;i=i+1)
23 begin
24 #100
25 if(i==8) begin
26 Atb=1;
27 end
28 if(i%4==0) begin
29 Btb=~Btb;
30 end
31 if(i%2==0) begin
32 Ctb=~Ctb;
33 end
34 Dtb=~Dtb;
35 end
36 $finish;
37 end
38
39 endmodule

```

Simulación S1 y S2 usando Ecuación Booleana y Llamado a Módulo de Puertas Lógicas



Segundo ejercicio Función lógica 5 a 1 bits.

$$f(a, b, c, d, e) = \text{Sigma}(0, 2, 3, 4, 5, 8, 9, 10, 17, 20, 24, 26, 28, 30).$$

Hacer tabla de verdad del circuito.

Simplificar por mapas de Karnaugh.

Implementar una simplificación usando una ecuación booleana.

Implementar una simplificación con llamados a módulos de compuertas lógicas

## Tabla de verdad

A	B	C	D	E	S
0	0	0	0	0	1
0	0	0	0	1	0
0	0	0	1	0	1
0	0	0	1	1	1
0	0	1	0	0	1
0	0	1	0	1	1
0	0	1	1	0	0
0	0	1	1	1	0
0	1	0	0	0	1
0	1	0	0	1	1
0	1	0	1	0	1
0	1	0	1	1	0
0	1	1	0	0	0
0	1	1	0	1	0
0	1	1	1	0	0
0	1	1	1	1	0
1	0	0	0	0	0
1	0	0	0	1	1
1	0	0	1	0	0
1	0	0	1	1	0
1	0	1	0	0	1
1	0	1	0	1	0
1	0	1	1	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	0	0	1	0
1	1	0	1	0	1
1	1	0	1	1	0
1	1	1	0	0	1
1	1	1	0	1	0
1	1	1	1	0	1
1	1	1	1	1	0

## Mapa de Karnaugh

AB/CDE	000	001	011	010	110	111	101	100
00	1	0	1	1	0	0	1	1
01	1	1	0	1	0	0	0	0
11	1	0	0	1	1	0	0	1
10	0	1	0	0	0	0	0	1

## Ecuación Booleana

$(A, B, C, D, E) = A'B'C'D + A'B'CD' + A'BC'D' + AB'C'D'E + ABE' + A'C'E' + B'CD'E'$  Mapa de Karnaugh

-Implementación usando Ecuación Booleana y llamado a Módulos de Compuerta Lógicas

```

1 'timescale 1ns / 100ps
2 module ejercicio2(
3     input A,B,C,D,E,
4     output S1,S2);
5     wire T,U,V,W,X,Y,Z;
6
7     assign S1 = ((!A & !B & !C & D) | (!A & !B & C & !D) | (!A & B & !C & !D) | (A & !B & !C & !D & E) | (A & B & !E) | (!A & !C & !E) | (!B & C & !D & !E));
    
```

```

8
9     and comp1 (T,!A,!B,!C,D);
10    and comp2 (U, !A,!B,C,!D);
11    and comp3 (V,!A,B,!C,!D);
12    and comp4 (W,A,!B,!C,!D,E);
13    and comp5 (X,A,B,!E);
14    and comp6 (Y,!A,!C,!E);
15    and comp7 (Z,!B,C,!D,!E);
16
17    or comp8 (S2,T,U,V,W,X,Y,Z);
18 endmodule

```

Testbench Llamado a módulo de compuertas lógicas y Ecuaciones lógicas

```

1  'timescale 1ns / 100ps
2  module test_ejercicio2 ();
3      logic Atb=0;
4      logic Btb=0;
5      logic Ctb=0;
6      logic Dtb=0;
7      logic Etb=0;
8      logic Stb1;
9      logic Stb2;
10     integer i=1;
11
12     ejercicio2 circuito (
13         .A(Atb),
14         .B(Btb),
15         .C(Ctb),
16         .D(Dtb),
17         .E(Etb),
18         .S1(Stb1),
19         .S2(Stb2));
20
21     initial begin
22         $dumpfile("dump.vcd");
23         $dumpvars(1,test_ejercicio2);
24         for(i=1;i<32;i=i+1)
25             begin
26                 #100
27                 if(i==16) begin
28                     Atb=1;
29                 end
30                 if(i%8==0) begin
31                     Btb=~Btb;
32                 end
33                 if(i%4==0) begin
34                     Ctb=~Ctb;
35                 end
36                 if(i%2==0) begin
37                     Dtb=~Dtb;
38                 end
39                 Etb=~Etb;
40             end
41         $finish;


```

```


42     end
43 endmodule

```

Simulación S1 y S2 usando Ecuación Booleana y Llamado a Módulo de Compuertas Lógica



- Circuito lógico de 8 entradas a 1 salida.



Implementar una simplificación usando una ecuación booleana.  
 Implementar una simplificación con llamados a módulos de compuertas lógicas reducidas (And y Or).

-Implementación usando Ecuación Booleana y llamado a Módulos de Compuerta Lógicas

```

1  `timescale 1ns / 100ps
2
3  module ejercicio3(
4      input A,B,C,D,E,F,G,H,
5      output S1,S2);
6      wire T,U,V,W,X,Y,Z,S,O,P,R,Q, S3, S4;
7
8
9      assign S2 = (((A|B)^^ (C & D))&((E | F)^^(G & H)));
10
11     or comp1 (T,A,B);
12     and comp2 (U,C,D); //
13     or comp3 (V,E,F);
14     and comp4 (W,G,H);//
15
16     //Primera xnor
17     nand comp6 (X,T,U);
18     nand comp7 (Y,X,T);
19     nand comp8 (Z,X,U);
20     nand comp9 (S,Y,Z);
21     nand comp10 (S3,S);
22     //Segunda xnor
23     nand comp11 (O,V,W);

```

```

24  nand comp12 (P,0,V);
25  nand comp13 (R,0,W);
26  nand comp14 (Q,P,R);
27  nand comp15 (S4,Q);
28  // Ultima
29  and comp16 (S1,S3,S4);
30  endmodule

```

Testbench Llamado a módulo de compuertas lógicas y Ecuaciones lógicas

```

1  module test_ejercicio3;
2
3  logic Atb=0;
4  logic Btb=0;
5  logic Ctb=0;
6  logic Dtb=0;
7  logic Etb=0;
8  logic Ftb=0;
9  logic Gtb=0;
10 logic Htb=0;
11 logic Stb1;
12 logic Stb2;
13 integer i=1;
14
15 ejercicio3 circuito (
16     .A(Atb),
17     .B(Btb),
18     .C(Ctb),
19     .D(Dtb),
20     .E(Etb),
21     .F(Ftb),
22     .G(Gtb),
23     .H(Htb),
24     .S1(Stb1),
25     .S2(Stb2));
26
27 initial begin
28     $dumpfile("dump.vcd");
29     $dumpvars(1,test_ejercicio3);
30     for(i=1;i<257;i=i+1)
31     begin
32         #100
33         if(i==128) begin
34             Atb=1;
35         end
36         if(i%64==0) begin
37             Btb=~Btb;
38         end
39         if(i%32==0) begin
40             Ctb=~Ctb;
41         end
42         if(i%16==0) begin
43             Dtb=~Dtb;
44         end
45         if(i%8==0) begin


```

```


46      Etb=~Etb;
47  end
48      if (i%4==0) begin
49          Ftb=~Ftb;
50      end
51      if (i%2==0) begin
52          Gtb=~Gtb;
53      end
54      Htb=~Htb;
55  end
56  $finish;
57 end
58 endmodule

```

Simulación S1 y S2 usando Ecuación Booleana y Llamado a Módulo de Compuertas Lógica



Circuito de una bombilla de 3 entradas.



Hacer tabla de verdad del circuito.

Implementar una simplificación usando una ecuación booleana.

Implementar una simplificación con llamados a módulos de compuertas lógicas.

Tabla de verdad

A	B	C	S
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Ecuación Booleana:  $S = (A'B'C') + (A'B'C) + (A'BC') + (AB'C') + (ABC') + (ABC)$



-Implementación usando Ecuación Booleana y llamado a Módulos de Compuerta Lógicas

```
1 module ejercicio4(  
2   input logic A,B,C,  
3   output logic S1,S2  
4 );  
5   wire U,V,W,X,Y,Z;  
6  
7   assign S1 = ((!A & !B & !C)|(!A & !B & C)|(!A & B & !C)|(A & !B &  
8       !C)|(A & B & !C)|(A & B & C));  
9  
10  and comp1 (U,!A,!B,!C);  
11  and comp2 (V,!A,!B,C);  
12  and comp3 (W,!A,B,!C);  
13  and comp4 (X,A,!B,!C);  
14  and comp5 (Y,A,B,!C);  
15  and comp6 (Z,A,B,C);  
16  or comp7 (S2,U,V,W,X,Y,Z);  
17 endmodule
```

Testebench Llamado a módulo de compuertas lógicas y Ecuaciones lógicas


```
1 module test_ejercicio4;  
2   logic Atb =0;  
3   logic Btb =0;  
4   logic Ctb =0;  
5   logic Stb1 ;  
6   logic Stb2 ;  
7   integer i =1;  
8  
9   ejercicio4 circuito(  
10    .A(Atb),  
11    .B(Btb),  
12    .C(Ctb),  
13    .S1(Stb1),  
14    .S2(Stb2)  
15 );  
16  
17 initial begin  
18   $dumpfile ("dump .vcd") ;  
19   $dumpvars (1,test_ejercicio4);  
20  
21   for (i =1; i <9; i = i +1)  
22   begin  
23     #100  
24     if(i==4) begin  
25       Atb =1;  
26     end  
27     if(i%2==0) begin  
28       Btb = ~Btb;  
29     end  
30     Ctb = ~Ctb;  
31   end  
32   $finish;
```

```

33 end
34 endmodule

```

Simulación S1 y S2 usando Ecuación Booleana y Llamado a Módulo de Puertas Lógicas



El área de mantenimiento de la UTP quiere fabricar un robot para hacer el trabajo riesgoso del campus, para eso le solicitan ayuda a los estudiantes de ingeniería para implementar un módulo en el que ingresa una señal con el respectivo id de la operación que va a ejecutar (girar a la derecha o Izquierda, Avanzar, Retroceder, detenerse, elevar manos, bajar manos). Retornar una cadena que contenga 1 bit en la posición que especifica la señal id.

Implementar el módulo propuesto usando el concepto de decodificador.

Tabla de verdad

EN	w2	w1	w0	F7	F6	F5	F4	F3	F2	F1	F0	OPERACIÓN
1	0	0	0	0	0	0	0	0	0	0	1	Girar a la derecha
1	0	0	1	0	0	0	0	0	0	1	0	Girar a la izquierda
1	0	1	0	0	0	0	0	0	1	0	0	Avanzar
1	0	1	1	0	0	0	0	1	0	0	0	Retroceder
1	1	0	0	0	0	0	1	0	0	0	0	Detenerse
1	1	0	1	0	0	1	0	0	0	0	0	Elevar Manos
1	1	1	0	0	1	0	0	0	0	0	0	Bajar manos
1	1	1	1	1	0	0	0	0	0	0	0	Movimiento extra
0	X	X	X	0	0	0	0	0	0	0	0	Nada

Implementación Robot UTP

```

1  module Robot(
2      input logic EN,
3      input logic [2:0]W,
4      output logic [7:0]F);
5
6      always@(*)
7          begin
8              if (EN==1)
9                  begin
10                     case (W)
11                         3'b000:
12                             F= 8'b00000001;
13                         3'b001:
14                             F= 8'b00000010;
15                         3'b010:
16                             F= 8'b00000100;
17                         3'b011:
18                             F= 8'b00001000;

```

```

19         3'b100:
20             F= 8'b00010000;
21         3'b101:
22             F= 8'b00100000;
23         3'b110:
24             F= 8'b01000000;
25         3'b111:
26             F= 8'b10000000;
27     endcase
28 end
29 F= 8'b00000000;
30 end
31 endmodule

```


### Testebench Robot UTP

```


1 module Testbench;
2     logic EN =1;
3     logic [2:0]W;
4     logic [7:0]F;
5
6     Robot robot (EN,W,F);
7
8     initial begin
9         $dumpfile ("dump.vcd");
10        $dumpvars(1);
11
12        W= 3'b000;
13        #10 W= 3'b001;
14        #10 W= 3'b010;
15        #10 W= 3'b011;
16        #10 W= 3'b100;
17        #10 W= 3'b101;
18        #10 W= 3'b110;
19        #10 W= 3'b111;
20        #10 EN= 0;
21        W= 3'b010;
22        #10
23        $finish;
24    end
25 endmodule

```

### Simulación Robot UTP



Unidad aritmeticológica (ALU).



Creación de una ALU de dos operandos (A y B tamaño de 32 bits), un ALUOp (tamaño de 4 bits) que asigna una operación y devuelve el resultado (tamaño de 32 bits) Diseño ALU

```

1 module ALU (input logic [31:0]A,
2             input logic [31:0]B,
3             input logic [3:0]ALUOp,
4             output logic [31:0]ALURes);
5
6   always@ (*)
7     begin
8       case (ALUOp)
9         4'b0001:
10            ALURes <= A+B;
11         4'b0010:
12            ALURes <= A-B;
13         4'b0011:
14            ALURes <= A&B;
15         4'b0100:
16            ALURes <= A|B;
17         4'b0101:
18            ALURes <= A^B;
19         4'b0110:
20            ALURes <= A<< B[4:0];
21         4'b0111:
22            ALURes <= A>> B[4:0];
23       endcase
24     end
25 endmodule

```

Tesbench ALU

```

1
2 module test;
3   logic [31:0]A;
4   logic [31:0]B;
5   logic [3:0]ALUOp;
6   logic [31:0]ALURes;
7
8   ALU alu (A,B,ALUOp,ALURes);
9


```

```

10      initial begin
11          $dumpfile ("dump.vcd");
12          $dumpvars (1);
13
14          ALUOp= 4'b0001; A= 32'b1100100; B= 32'b1010000;
15      #10 ALUOp= 4'b0010; A= 32'b1100100; B= 32'b1010000;
16      #10 ALUOp= 4'b0011; A= 32'b1000110; B= 32'b1010001;
17      #10 ALUOp= 4'b0100; A= 32'b1000110; B= 32'b1010001;
18      #10 ALUOp= 4'b0101; A= 32'b1000110; B= 32'b1010001;
19      #10 ALUOp= 4'b0110; A= 32'b1011010; B= 32'b1100101;
20      #10 ALUOp= 4'b0111; A= 32'b1011010; B= 32'b1100101;
21      #10
22          $finish;
23      end
24  endmodule

```

### Simulación ALU



### Procedimiento

#### Ejercicio 1: Tabla de verdad 4 a 1

- Se elabora el mapa de Karnaugh de 4 variables y se realizan las agrupaciones de 1.
- Con la ecuación Booleana se realiza la implementación en System Verilog y adicionalmente se elaboran los llamados a compuertas lógicas para la segunda implementación.
- Finalmente se realiza el Testbench con todos los posibles valores que pueden tomar las variables de entrada.

#### Ejercicio 2: Función lógica 5 a 1

- Se elaboran las tablas de verdad siendo S la salida de la función, asignando un 1 para los valores que están en la función y 0 para los valores que no están en la función.
- Se elabora el Mapa de Karnaugh de 5 variables y posteriormente se escribe la ecuación Booleana resultante.
- Se realiza la implementación tanto en ecuación Booleana como en llamados a compuertas lógicas A continuación se elabora el Testbench para los posibles valores de 5 variables de entrada.

#### Ejercicio 3: Circuito 8 a 1

- Se definen las salidas de cada compuerta (Los cables) que van a servir como entradas de las siguientes compuertas.
- Se hace la ecuación Booleana correspondiente al circuito y para el llamado a módulos de compuertas lógicas se descompone la compuerta XNOR en compuertas básicas OR y AND.
- Se realiza el Testbench para los valores de las 8 entradas.

#### Ejercicio 4: Bombilla 3 a 1

- Se hace la tabla de verdad con las tres variables y una salida S, asignando 1 como salida

cuando la bombilla enciente y un 0 cuando no hay conexión.

-Se elabora la ecuación booleana y finalmente se hace la implementación y el Testbench correspondiente.

#### Ejercicio 5: Robot UTP

-Se realiza la tabla de verdad teniendo en cuenta la operación que se piensa realizar, el enable y las entradas.

-Se establece los casos para cada acción que puede realizar el robot.

-Se realiza el Testbench con los valores de prueba.

#### Ejercicio 6: ALU

-Se declaran ambas entradas de 32 bits, la respuesta de 32 bits y el ALUOp de 4 bits.

-Se realizan los posibles casos para cada operación entre las variables de entrada A y B.

-Se implementa el Testbench para los valores de prueba.

#### Interpretación resultados

Primer ejercicio: Los valores en la simulación son los esperados con respecto a la tabla de verdad.

Segundo ejercicio: Los valores en la simulación son los esperados según la función lógica y sus salidas.

Tercer ejercicio: Los valores en la simulación son los esperados según el circuito de 8 entradas y su tabla de verdad correspondiente.

Cuarto ejercicio: Los valores en la simulación son los esperados en relación a los posibles casos en los que se prende la bombilla.

Quinto ejercicio: Los valores de la simulación son los esperados según el módulo de prueba para el robot UTP.

Sexto ejercicio: Los resultados en la simulación son los esperados según las entradas que se le asignan a la ALU y sus operaciones entre sí.

#### Conclusiones

Tener conocimiento sobre lógica combinatoria y expresiones Booleanas es fundamental para realizar proyecto con más complejidad.

#### Problemas encontrados:

No se encontraron problemas durante la elaboración de este laboratorio.