Laboratotio Electrónica Digital

Santiago Ramirez Arenas Docente: José Alfredo Jaramillo Villegas Universidad Tecnológica de Pereira

19 de marzo de 2021

Lógica Combinatoria

OBJETIVO

En este laboratorio se estudiarán dispositivos de lógica combinatoria implementando circuitos lógicos. Sediseñarán estos dispositivos usando deferentes en foques haciendo unuso efectivo de la sopciones sintácticas del lenguaje de descripción de hardware System Verilog.

PROCEDIMIENTO DEL LABORATORIO

Problemas de lógica combinatoria. En este laboratorio se deberá diseñar y verificar los siguientes circuitos lógicos usando el lenguajededescripcióndehardware SystemVerilog:

- Problemas encontrados durante el diseño con sus respectivas las soluciones.
- Captura de pantalla del diseño.
- Captura de pantalla del banco de pruebas.
- Captura de pantalla de la simulación.
- Interpretación de los resultados de la simulación.
- Conclusiones generales

SOLUCIÓN

Circuito combinatorio de 4 a 1 bits.

- o Simplificar por mapas de Karnaugh.
- o Implementar usando una ecuación booleana.
- o Implementar un llamado a un módulo de compuerta lógica

Tabla de verdad ejercicio uno

Α	В	C	D	S
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

Mapa de Karnaugh ejercicio uno

AB/CD	0.0	0.1	1.1	1.0
0.0	1	0	1	0
0.1	0	1	1	0
1.1	1	0	1	0
1.0	1	0	0	0


Diseño ejercicio uno mediante ambos métodos

```
1 module circuito_UNO(
    input logic A,B,C,D,
    output logic S1,S2);
    wire U,V,W,X,Y;
    assign S1= (~B & ~C & ~D) | ( A & ~C & ~D) | (~A & B & D) | (~A & C &
     D);
    and (U,!B, !C,!D);
    and (V,A,!C,!D);
    and (W,!A,B,D);
10
    and (X, !A,C,D);
11
    and (Y, B,C,D);
12
    or (S2,U,V,W,X,Y);
13
15 endmodule
```

Testbench ejercicio uno

```
1 module test_circuito_UNO ();
2
     logic Atb=0;
    logic Btb=0;
    logic Ctb=0;
    logic Dtb=0;
6
    logic Stb1;
    logic Stb2;
8
     integer i=1;
9
10
      circuito_UNO circuito (
11
       .A(Atb),
12
       .B(Btb),
13
       .C(Ctb),
14
       .D(Dtb),
15
      .S1(Stb1),
16
      .S2(Stb2));
17
18
     initial begin
19
       $dumpfile("dump.vcd");
20
       $dumpvars(1,test_circuito_UNO);
21
       for (i=1; i<17; i=i+1)</pre>
22
         begin
23
         #100
            if(i==8)begin
25
            Atb=1;
         end
27
            if (i %4==0) begin
            Btb=~Btb;
29
30
         end
            if(i%2==0)begin
31
            Ctb=~Ctb;
32
         end
33
         Dtb=~Dtb;
34
       \quad \text{end} \quad
35
      $finish;
36
     end
37
38
39 endmodule
```

Simulación ejercicio uno




Circuito lógico 5 a 1 bits.

- o Hacer tabla de verdad del circuito.
- o Simplificar por mapas de Karnaugh.
- o Implementar usando una ecuación booleana.
- o Implementar un llamado a un módulo de compuerta lógica.

Según la siguiente función lógica f(a, b, c, d, e) = (0, 1, 2, 3, 6, 7, 8, 9, 10, 13, 15, 17, 19, 21, 23, 28, 29, 30)

Tabla de verdad ejercicio dos



Mapa de Karnaugh ejercicio dos

AB/CDE	0.0.0	0.0.1	0.1.1	0.1.0	1.1.0	1.1.1	1.0.1	1.0.0
0.0	1		1	1	1	1	0	0
0.1	1		0	1	0	1	1	0
1.1	0	0	0	0		0	1	1
1.0	0	1	1	0	0	1		0

Diseño por ambos métodos ejercicio dos

```
1 module circuito_DOS(
    input logic A,B,C,D,E,
    output logic S1,S2);
    wire S,T,U,V,W,X,Y;
    assign S1 = (~A & ~B & D) | (~A & ~C & ~E) | (A & B & C & ~E) | (~A &
     ~C & ~D) | (~A & B & C & E) | (A & ~B & E) | (B & C & ~D & E);
    and (S,!A,!C,!D);
8
    and (T,!A,!C,!E);
9
    and (U,!A,!B,D);
10
11
    and (V,A,!B,E);
12
    and (W,!A,C,D,E);
    and (X,B,C,!D,E);
13
    and (Y,A,B,C,!E);
14
    or (S2,S,T,U,V,W,X,Y);
17 endmodule
```

Testbench ejercicio dos

```
1 module
          test_circuito_DOS;
    logic Atb=0;
    logic Btb=0;
    logic Ctb=0;
    logic Dtb=0;
6
    logic Etb=0;
    logic Stb1;
8
    logic Stb2;
9
10
    integer i=1;
11
   circuito_DOS circuito (
12
       .A(Atb),
13
       .B(Btb),
14
       .C(Ctb),
       .D(Dtb),
16
       .E(Etb),
17
      .S1(Stb1),
18
      .S2(Stb2));
19
20
    initial begin
21
       $dumpfile("dump.vcd");
22
       $dumpvars(1,test_circuito_DOS);
23
       for(i=1;i<33;i=i+1)</pre>
24
         begin
25
         #100
26
           if (i==16) begin
27
           Atb=1;
28
         end
29
           if (i %8==0) begin
           Btb=~Btb;
31
           if (i %4==0) begin
33
           Ctb=~Ctb;
```

```
end
            if(i%2==0)begin
36
            Dtb=~Dtb;
37
          end
38
          Etb = ~ Etb;
39
       end
40
41
      $finish;
     end
42
43
44 endmodule
```

Simulación ejercicio dos



Circuito de una bombilla de 2 entradas.

- o Hacer tabla de verdad del circuito.
- o Implementar usando una ecuación booleana.
- o Implementar un llamado a un módulo de compuerta lógica




Tabla de verdad ejercicio tres

А	В	S
0	0	1
0	1	0
1	0	0
1	1	1

Diseño por ambos métodos ejercicio tres

```
module circuito_TRES(
input logic A,B,
output logic S1,S2);
wire X,Y;
```

```
assign S1 = (~A & ~B) | (A & B);


and (X,!A,!B);
and (Y, A,B);
or (S2,X,Y);

endmodule
```

Testbench ejercicio tres

```
1 module test_circuito_TRES;
    logic Atb=0;
    logic Btb=0;
4
    logic Stb1;
    logic Stb2;
6
    integer i=1;
   circuito_TRES circuito (
9
      .A(Atb),
10
       .B(Btb),
11
     .S1(Stb1),
12
     .S2(Stb2));
13
14
    initial begin
15
      $dumpfile("dump.vcd");
16
       $dumpvars(1,test_circuito_TRES );
17
      for (i=1;i<5;i=i+1)</pre>
18
         begin
19
         #100
20
           if(i==2)begin
21
           Atb=1;
         end
23
         Btb=~Btb;
24
      end
25
     $finish;
26
27
    end
29 endmodule
```

Simulación ejercicio tres



Circuito combinatorio de 4 a 2 bits

Mediante dos bombas (m1 y m2) se controla el nivel de un depósito. El depósito tiene dos boyas (b1 y b2). Cuando el nivel está por debajo de la boya el contacto correspondiente está abierto. Las bombas sacan agua de dos pozos. Si no hay agua en el pozo la bomba no funciona. Para controlar esto, cada pozo lleva un sensor (n1, n2).

- Si el nivel del depósito supera la boya b1, las bombas están paradas.
- Si el nivel del depósito está entre la boya b1 y la b2, funciona la bomba m1, si hay agua suficiente en el pozo 1. Si no hay agua en el pozo 1 pero la hay en el 2, funciona la bomba m2.
- Si el nivel del depósito está por debajo de la boya b2, se activa la bomba m2, además de la m1.
- o Hacer tabla de verdad del circuito.
- o Implementar usando una ecuación booleana.
- o Implementar usando un modelo comportamental.

Tabla de verdad ejercicio cuatro

B1	B2	N1	N2	M1	M2
О	0	О	0	0	0
0	0	0	1	0	1
О	0	1	0	1	0
О	0	1	1	1	1
0	1	0	0	0	0
О	1	О	1	0	1
О	1	1	0	1	0
О	1	1	1	1	0
1	0	0	0	0	0
1	0	0	1	0	0
1	0	1	0	0	0
1	0	1	1	0	0
1	1	О	0	О	0
1	1	0	1	0	0
1	1	1	0	0	0
1	1	1	1	0	0

Mapa de karnaugh ejercicio cuatro

Mapa para M1

B1B2/N1,N2	0.0	0.1	1.1	1.0	
0.0	0	0	1	1	
0.1	0	0	1	1	
1.1	0	0	0	0	
1.0	0	0	0	0	
and Dates					

Mapa para M2

B1B2/N1,N2	0.0	0.1	1.1	1.0	
0.0	0	1	1	0	
0.1	0	1	0	0	
1.1	0	0	0	0	
1.0	0	0	0	0	
M2=(D1' D2' N2)+(D1' N1' N2)					

Diseño Ecuaciones Booleanas ejercicio cuatro


```
module circuito_CUATRO(
input logic B1,B2,N1,N2,
output logic M1,M2);
```

```
assign M1 = (~B1 & N1);
assign M2 = (~B1 & N2 & (~N1 | ~B2));
endmodule
```

Testbench ejercicio cuatro

```
1 module test_circuito_CUATRO;
    logic B1tb=0;
    logic B2tb=0;
    logic N1tb=0;
    logic N2tb=0;
6
    logic Mtb1;
    logic Mtb2;
8
    integer i=1;
9
10
   circuito_CUATRO circuito (
11
     .B1(B1tb),
12
     .B2(B2tb),
13
     .N1(N1tb),
14
     .N2(N2tb),
     .M1(Mtb1),
16
     .M2(Mtb2));
17
18
    initial begin
19
       $dumpfile("dump.vcd");
20
       $dumpvars(1,test_circuito_CUATRO);
21
      for(i=1;i<17;i=i+1)</pre>
22
23
         begin
         #100
24
25
           if(i==8)begin
           B1tb=1;
27
           if (i %4==0) begin
           B2tb = ~B2tb;
29
         end
           if(i%2==0)begin
31
           N1tb=~N1tb;
         end
33
         N2tb = ~N2tb;
      end
35
     $finish;
    end
37
39 endmodule
```

Simulación ejercicio cuatro Ecuaciones Boolenas



Diseño Modelo Comportamental ejercicio cuatro

```
1 module circuito_CUATROMC(
     input logic B1,
     input logic B2,
     input logic N1,
     input logic N2,
5
6
     output logic M1,
     output logic M2
8
9);
10
    always @ (B1,B2,N1,N2)
11
12
      begin
         if (N1 == 0 && N2 == 0 )
13
           begin
14
             M1 <= 0;
15
             M2 <= 0;
16
17
            end
         else begin
18
           if (B1)
19
             begin
20
             M1 <=0;
21
             M2<= 0;
22
23
            end
          else begin
24
             if (B2 && N1)
25
               begin
26
             M1 <= 1;
27
             M2 <= 0;
28
             end
29
           else begin
             if ((B2 && N1 && N2)||(N1 && N2))
31
32
               begin
             M1 <= 1;
33
             M2 <= 1;
34
             end
35
           else begin
36
             if (N2)
37
                begin
38
             M1 <= 0;
39
             M2 <= 1;
40
             end
41
            else begin
42
              if (N1)
43
                 begin
44
             M1 <= 1;
```

```
M2 <= 0;
                 end
47
                end
48
              end
49
             end
50
            end
52
          end
         end
53
          endmodule
54
```

Testbench Modelo Comportamental ejercicio cuatro

```
1 module test_circuito_CUATROMC;
    logic B1tb=0;
    logic B2tb=0;
    logic N1tb=0;
    logic N2tb=0;
6
    logic Mtb1;
    logic Mtb2;
8
    integer i=1;
10
   circuito_CUATROMC circuito (
11
      .B1(B1tb),
12
      .B2(B2tb),
13
      .N1(N1tb),
14
     .N2(N2tb),
15
      .M1(Mtb1),
16
      .M2(Mtb2));
17
18
19
    initial begin
       $dumpfile("dump.vcd");
20
       $dumpvars(1,test_circuito_CUATROMC);
21
       for (i=1;i<17;i=i+1)</pre>
22
         begin
23
         #100
24
            if(i==8)begin
25
            B1tb=1;
         end
27
            if (i %4==0) begin
28
            B2tb = ~B2tb;
29
30
            if (i %2==0) begin
31
            N1tb=~N1tb;
32
         end
33
         N2tb = ~N2tb;
34
       \verb"end"
35
      $finish;
36
     end
37
38
  endmodule
```

Simulación Modelo Comportamental ejercicio cuatro



Procedimiento del laboratorio

Procedimiento Ejercicio uno:

Inicialmente reconocemos el número de entradas y salidas, posteiormente organizamos el mapa de Karnaugh de 4 variables, con los respectivos 1 y 0 según corresponda, nos quedaría la seguiente ecuación lógica con la cual se realiza el diseño del circuito mediante Ecuaciones Booleanas y Llamado a módulo de compuertas lógicas

```
S= (~B & ~C & ~D) | ( A & ~C & ~D) | (~A & B & D) | (~A & C & D);
```

Procedimiento Ejercicio dos:

Para el ejercicio número dos se tienen 5 entradas y una salida, las cuales son descritas por la función lógica

```
f(a, b, c, d, e) = (0, 1, 2, 3, 6, 7, 8, 9, 10, 13, 15, 17, 19, 21, 23, 28, 29, 30)
```

Teniendo encuenta las combinaciones que nos brinda la función lógica asignamos los 1 de salida, los valores faltantes se complementan con los 0

Una vez que tenemos nuestra tabla de verdad procedemos con la estructura del Mapa de Karnaugh de 5 variables, con los respectivos 1 y 0 según corresponda, nos quedaría la seguiente ecuación lógica con la cual se realiza el diseño del circuito mediante Ecuaciones Booleanas y Llamado a módulo de compuertas lógicas

```
S = (~A & ~B & D) | (~A & ~C & ~E) | (A & B & C & ~E) | (~A & ~C & ~D) | (~A & B & C & E) | (A & ~B & E) | (B & C & ~D & E);
```

Procedimiento Ejercicio tres:

Para el ejercicio número tres, el cual es un circuito de una bombilla de dos entradas, vamos a establer en 1 cuando el interuptor está arriba y en 0 cuando el interuptor está abajo, para la salida S, si la bombilla está encendida se le asigna un 1 y por el contrario si se encuentra en 0 está apagada. Teniendo presente los enunciados anteriores creamos nuestra tabla de verdad, de la cual podemos deducir la siguiente ecaución Booleana

```
S = (^{A} \& ^{B}) | (A \& B);
```

Nota: Esta operación lógica también puede ser representada como una operación XNOR (A XNOR B)

Procedimiento Ejercicio cuatro:

En el último circuito nos encontramos con 4 entradas 2 salidas, representando un sistema de riego, con dos pozos los cuales tienen dos sensores N1 y N2, Dos bombas M1 y M2, un depósito con las boyas B1 y B2.

Si las boyas marcan que el nivel está por encima de la marca se indica con un 1, de lo contrario se indica con un 0

Si los sensores indican que hay agua en el pozo se asigna un 1, de lo contrario se asigna un 0.

Si las bombas están encendidas se indica con un 1, de lo contrario se inidca con un 0

- Si el nivel del depósito supera la boya b1, las bombas están paradas. Se representa cuando B1 y B2 están en 1, por consigueinte las bombas M1 Y M2 están en 0
- Si el nivel del depósito está entre la boya b1 y la b2, funciona la bomba m1, si hay agua suficiente en el pozo 1. Si no hay agua en el pozo 1 pero la hay en el 2, funciona la bomba m2. Se representa cuando B1 está en 0 y B2 en 1
- Si el nivel del depósito está por debajo de la boya b2, se activa la bomba m2, además de la m1.

```
M1 = (~B1 & N1);
M2 = (~B1 & N2 & (~N1 | ~B2));
3
```

Para la elaboración del Modelo Comportamental utilicé como guía

```
https://es.wikibooks.org/wiki/Programacion
```

Problemas encontrados durante el diseño con sus respectivas las soluciones.

Trabajar con mapas de Karnaugh cuandos e tienen 5 varaibles puede resultar algo complejo

La implementación del modelo comportamental me resultó un poco complicado debido a que no tenía antecedentes de dicho modelo

Conclusiones generales.

El modelo comportamental es bastante útil para describir ciertas cituaciones, siendo un poco parecido a la programación funcional.

Este laboratorio es útil para el planteamiento de problemas los cuales necesiten una serie de combinaciones lógicas para establecer ciertas salidas.

de ——a enci—