Practice Lab Sheet 2 — Software Installation & Hello DE0

รายวิชา	03603473-65 Digital System Design on FPGAs with Verilog
ชื่อ–สกุล	เฉลยแบบฝึกหัดปฏิบัติการ (Answer Key)
รหัสนิสิต	
อุปกรณ์	Altera DE0 Board · USB Cable · PC (Windows / Linux)
เวลาที่ใช้	ประมาณ 2–3 ชั่วโมง

คะแนนที่ได้	10 / 10	**ลายเซนต์อาจารย์**	

■ 1. วงจรกดปุ่ม KEY0–3 แสดงตัวเลขบน 7-Segment

จงสร้างวงจรที่มีพฤติกรรมดังนี้:

กด KEY[0] ⟶ HEX0 แสดง 0

กด KEY[1] ⟶ HEX0 แสดง 1

กด KEY[2] ⟶ HEX0 แสดง 2

กด KEY[3] ⟶ HEX0 แสดง 3

ไม่กดปุ่มใด ⟶ HEX0 ดับทั้งหมด

หมายเหตุ: KEY บน DE0 เป็น active-low (กดปุ่ม = logic 0, ไม่กด = logic 1)

Prompt สำหรับ Gemini

ใช้ Prompt ต่อไปนี้ใน Gemini เพื่อสร้างโค้ด Verilog:

"ฉันใช้บอร์ด Altera DE0 (Cyclone II EP2C20F484C7) กับ Quartus II 13.0sp1

ขอ Verilog module ที่ทำงานดังนี้:

- Input: KEY[3:0] (push button, active-low)

- Output: HEX0[6:0] (7-segment display, active-low)

- Logic:

กด KEY[0] ⟶ HEX0 แสดง '0'

กด KEY[1] ⟶ HEX0 แสดง '1'

กด KEY[2] ⟶ HEX0 แสดง '2'

กด KEY[3] ⟶ HEX0 แสดง '3'

ไม่กดปุ่ม ⟶ HEX0 ดับทั้งหมด

ขอให้:

1. *ใส่ comment อธิบาย 7-segment encoding ทุก case*
2. *อธิบาย active-low logic*
3. *บอก pin assignment ที่ต้องใช้สำหรับ DE0 board"*

ตอบคำถามต่อไปนี้


1. จงใส่ค่าตัวเลขฐานสองและฐาน 16 ของ HEX[6:0] สำหรับแต่ละกรณี

ตัวเลขที่แสดง	ฐาน 2 (HEX[6:0] gfedcba)	ฐาน 16 (HEX[6:0])
0 (กด KEY[0])	7'b1000000	7'h40
1 (กด KEY[1])	7'b1111001	7'h79
2 (กด KEY[2])	7'b0100100	7'h24
3 (กด KEY[3])	7'b0110000	7'h30
ดับ (ไม่กดปุ่ม)	7'b1111111	7'h7F

2. จงอธิบายเหตุผลว่าทำไมจึงต้องใส่ ~ หน้า KEY ในโค้ด Verilog

1. สวิตช์ KEY บนบอร์ด DE0 เป็นวงจร Active-Low (มี Pull-up): เมื่อไม่กดจะมีค่าเป็น 1 (1'b1)
และเมื่อถูกกด หน้าสัมผัสจะต่อลงกราวด์ (GND) ทำให้สัญญาณตกลงเป็นลอจิก 0 (1'b0)
2. เหตุผลที่ต้องใส่โอเปอเรเตอร์ Bitwise NOT (~) หน้าตัวแปร KEY (เขียนเป็น ~KEY):
- เพื่อกลับระดับสัญญาณ (Invert) ให้กลายเป็น Active-High ในระบบตรรกะภายในโมดูล
- ทำให้เมื่อปุ่มถูกกด (รับค่า 0 เข้ามา) จะถูกกลับค่าเป็น 1 ช่วยให้เขียนเงื่อนไข case เข้าใจง่าย
- เช่น 4'b0001 คือกด KEY[0], 4'b0010 คือกด KEY[1], 4'b0100 คือกด KEY[2], 4'b1000 คือกด KEY[3]

3. จงวาดวงจร RTL ที่ได้หลังจากสังเคราะห์วงจรเสร็จสิ้น



คำอธิบายโครงสร้างวงจร RTL:

1. Input Buffer: รับสัญญาณปุ่มกด 4 บิต KEY[3:0] ผ่านเกต NOT จำนวน 4 ตัว เพื่อกลับลอจิกเป็น Active-High
2. Combinational Decoder Logic: สังเคราะห์ลงใน 4-Input LUT (Normal Mode) ของ Logic Element (LE)
3. Output Buffer: ขับสัญญาณขนาด 7 บิต ออกทางพอร์ต HEX0[6:0] ไปยังหลอด 7-Segment Display ชนิด Common Anode

■ 2. วงจรนับเลข (ให้เปิดแชท Gemini ใหม่)

จงสร้างวงจรนับเลขโดยมีพฤติกรรมดังนี้:

กด KEY[0] ค้างไว้ ⟶ HEX0 นับเพิ่ม 0, 1, 2, ... 9 (เพิ่มทุก 1 วินาที)

เมื่อนับถึง 9 แล้ว ⟶ ค้างที่ 9 ไม่นับเพิ่ม

ปล่อย KEY[0] ⟶ HEX0 นับถอยหลัง 9, 8, ... 0 (ลดทุก 1 วินาที)

เมื่อนับถึง 0 แล้ว ⟶ ค้างที่ 0 ไม่นับลด

ขณะปล่อย KEY[0] แต่ตัวเลขยังนับไม่ถึง 0 ⟶ ให้นับขึ้นต่อ

Prompt สำหรับ Gemini ที่คุณใช้

"ฉันใช้บอร์ด Altera DE0 กับ Quartus II 13.0sp1 โดยมี Clock 50 MHz (CLOCK_50)

ขอ Verilog module วงจรนับเลข 0-9 แสดงผลบน HEX0 (7-segment active-low) ดังนี:

1. Input: CLOCK_50 (50 MHz), KEY[0] (Active-Low push button: กด=0, ปล่อย=1)

2. Output: HEX0[6:0] (7-segment active-low: gfedcba)

3. พฤติกรรม: ออกแบบ Clock Divider 50MHz ให้เกิดพัลส์ 1 วินาที (1 Hz),

กด KEY[0] ค้างไว้: ให้นับขึนทีละ 1 ทุก 1 วินาที (0->9) เมื่อถึง 9 ให้ค้างที 9 ไม่นับเพิม,

ปล่อย KEY[0]: ให้นับถอยหลังทีละ 1 ทุก 1 วินาที (9->0) เมื่อถึง 0 ให้ค้างที 0 ไม่นับลด,

มีโมดูลถอดรหัส HEX0 แปลงค่าตัวเลข 0-9 เป็นรหัส active-low 7-segment (Common Anode)"

สรุปโค้ด Verilog และโครงสร้างฮาร์ดแวร์ที่สังเคราะห์ได้:

```
// 1. Clock Divider 50MHz -> 1Hz: reg [25:0] clk_div = 0; reg tick_1s = 0;
always @(posedge CLOCK_50) begin
   if (clk_div == 26'd49_999_999) begin clk_div <= 0; tick_1s <= 1'b1; end
   else begin clk_div <= clk_div + 1'b1; tick_1s <= 1'b0; end
end
// 2. Up/Down Saturating Counter (0 to 9)
always @(posedge CLOCK_50) begin
   if (tick_1s) begin
      if (~KEY[0]) begin if (count < 4'd9) count <= count + 1'b1; end // กด KEY[0] -> นับขึน
      else begin if (count > 4'd0) count <= count - 1'b1; end // ปล่อย KEY[0] -> นับลง
   end
end
// 3. HEX0 7-Seg Decoder: 0->7'h40, 1->7'h79, 2->7'h24, 3->7'h30, 4->7'h19, ..., 9->7'h10
```