

университет радиоэлектроники
Кафедра ЭВМ
ТОРБА
Александр Алексеевич
Кандидат технических наук,
профессор

Харьковский национальный

Украина, 61166, г. Харьков, пр. Ленина 14, ауд. 221

Раб.тел: (8-057) 702-13-54

Email: august.al@yandex.ua

КОНСПЕКТ ЛЕКЦИЙ и методические указания

к лабораторной работе по курсу

«Проектирование цифровых устройств на микроконтроллерах семейства МСS–51»

Утверждено на заседа	нии каф. ЭВМ
Протокол № от «	_» 2017
Зав. кафедрой ЭВМ,	
проф.	Коваленко А.А.

ПРИНЯТЫЕ СОКРАЩЕНИЯ:

8ADR – младшие 8 бит адреса Программной Памяти (ПП); - 11-ти битовый адрес в текущей странице Программной Па-11ADR мяти (ПП) по 2 Кбайта; – 16-ти битовый адрес Программной Памяти; 16ADR - Внешняя (расширенная) память данных ВПД – Резидентная (внутренняя) память данных РПД - 8-ми битовый адрес прямоадресуемого бита в Резидентной bit Памяти Данных (РПД) или в блоке Регистров Специальных функций (РСФ); – 8-ми битовый непосредственный операнд; #DAT – 16-ти битовый непосредственный операнд; #D16 dir – 8-ми битовый адрес прямоадресуемого байта в РПД или РСФ; – Регистр указатель данных **DPTR** – Частота кварцевого генератора; Ft - Программный счетчик; PC Р0, Р1, Р2, Р3 – 8– ми битовые двунаправленные Порты ввода/вывода; – Слово состояния процессора; **PSW** - 8-ми битовое смещение адреса Программной Памяти (со rel знаком в дополнительном коде); - Регистры косвенной адресации (R0, R1); Ri – Двоичный код регистра косвенной адресации; i – Регистры Общего Назначения (РОНы) – (R0_R7); Rn – Двоичный код РОНа; rrr– Блок Регистров Специальных Функций (РСФ); SFR – Страницы Программной Памяти (ПП) по 256 байт; S0 S7 - (А10,А9,А8 - три бита адреса) - двоичный код номера стра-SSS ницы ПП по 256 байт; SP – Указатель стека; & Логическая команда «И» \bigvee Логическая команда «ИЛИ» Логическая команда «ИСКЛЮЧАЮЩЕЕ ИЛИ» (+) Логическая команда «ИНВЕРСИЯ» - Неравенство <> [] – В скобках указаны номера битов; - В скобках указан адрес операнда в Резидентной Памяти () Данных (РПД) или Внешней Памяти Данных (ВПД); – В скобках указан адрес операнда в Памяти Программ (ПП) $((\))$

(Резидентной или Внешней);

МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВА MCS-51

Встраиваемый или однокристальный микроконтроллер (embedded microcontroller), который в отечественной литературе часто называют однокристальная микро-ЭВМ (ОМЭВМ), представляет собой изготовленную на одном кристалле микропроцессорную систему, ориентированную на реализацию алгоритмов цифрового управления различными объектами и процессами.

Микроконтроллер содержит центральный процессор, внутреннюю постоянную и оперативную память, параллельные и последовательные порты ввода-вывода данных, набор периферийных устройств: таймеры, аналогоцифровые преобразователи, широтно-импульсные модуляторы, контроллер прерываний, модули обработки сигналов (событий) в реальном времени.

Архитектура семейства MCS-51 фирмы Intel была в свое время определена настолько удачно, что является сегодня, по существу, одним из стандартов «де-факто» на мировом рынке 8-разрядных микроконтроллеров.

Понятие «архитектура» семейства микроконтроллеров далее трактуется как совокупность внутренних и внешних программно доступных ресурсов, системы команд, системы прерываний, функций ввода/вывода и протоколов обмена по магистрали. Архитектура семейства воплощается производителем в виде набора связанных функционально-топологических модулей. Конкретный микропроцессор семейства представляет собой определенную комбинацию этих модулей, основой которой является операционное ядро («соге» у фирмы Intel).

Семейство MCS-51 фирмы Intel насчитывает в настоящее время около полусотни микроконтроллеров (табл. 1), разбитых производителем на несколько групп (product lines).

Новое семейство микроконтроллеров 8xC151Sx (MCS-151) по системе команд, набору программно доступных ресурсов, системе прерываний, набору блоков ввода-вывода и функциям выводов корпуса совместимы с микроконтроллерами 8xC51Fx. Усовершенствования коснулись, в основном, операционного ядра. Введены: конвейер команд, режим страничной адресации памяти и др.

В результате при конвейерной выборке в пределах одной страницы время выполнения команды составляет два периода частоты задающего кварцевого генератора (вместо 12 периодов у предыдущего семейства МСS—51).

Микроконтроллеры семейства MCS–251 являются развитием архитектуры семейств MCS–51 и MCS–151. В основу положена «старая» система команд и устоявшийся набор блоков ввода/вывода: три таймера—счетчика, последовательный порт, блок PCA и сторожевой таймер.

Центральный процессор микроконтроллеров MCS-251 построен с использованием конвейера команд (время выполнения команд -2 периода ча-

стоты кварцевого генератора) и регистрового файла. Система команд дополнена инструкциями, оперирующими 16-ти и 32-х разрядными операндами.

Таблица 1 – Oтличительные особенности микроконтроллеров семейства MCS-51

			$\frac{1}{1}$		
Контроллер	ROM/ EPROM (кбайт)	RAМ (байт)	T/C	Макс. Ft (МГц)	Особенности группы
8031AH	_	128	2	12	n-MOS технология,
8051AH	4K ROM	128	2	12	Базовая конфигурация,
8751H	4K EPROM	128	2	12	4 порта
80C31BH	_	128	2	12, 16	CMOS технология,
80C51BH	4K ROM	128	2	12, 16	Режим понижен. энер-
87C51BH	4K EPROM	128	2	16, 20	го-потребл., 3 бита за-
					щиты
8032AH	_	256	3	12	n-MOS технология,
8052AH	8K ROM	256	3	12	4 порта,
8752BH	8K EPROM	256	3	12	3 бита защиты
80C32	_	256	3	20, 24	CMOS технология,
80C52	8K ROM	256	3	20, 24	
87C52	8K EPROM	256	3	20, 24	Таймер/счетчик с пря-
80C54	16K ROM	256	3	20, 24	мым и обратным сче-
87C54	16K EPROM	256	3	20, 24	TOM,
80C58	32K ROM	256	3	20, 24	
87C58	32K EPROM	256	3	20, 24	3 бита защиты
80L52	8K ROM	256	3	16, 20	Контроллеры с пони-
87L52	8K EPROM	256	3	16, 20	женным напряжением
80L54	16K ROM	256	3	16, 20	питания 2,73,6 Вольт
87L54	16K EPROM	256	3	16, 20	
80L58	32K ROM	256	3	16, 20	
87L58	32K EPROM	256	3	16, 20	
80C31FA	_	256	3	20, 24	Модуль РСА,
80C51FA	8K ROM	256	3	20,24	Т/С с прямым и обрат-
87C51FA	8K EPROM	256	3	20,24	ным счетом
83C51FB	16K ROM	256	3	20, 24	Сторожевой таймер,
87C51FB	16K EPROM	256	3	20, 24	3 бита защиты
83C51FC	32K ROM	256	3	20, 24	
87C51FC 32K EPROM		256	3	20, 24	
80C51GB		256	3	20, 24	АЦП (8 кан/8 разрядов),
83C51GB	8K ROM	256	3	20, 24	2 PCA, 6 портов I/O,
87C51GB	8K EPROM	256	3	20, 24	Сторожевой таймер

1 СТРУКТУРНАЯ СХЕМА МИКРОКОНТРОЛЛЕРОВ СЕМЕЙСТВА MCS-51

Основой микроконтроллера (см. рис. 1) является 8-ми битовое Ариф-метическо-Логическое устройство (АЛУ) с аппаратной реализацией операций умножения, деления и десятичной коррекции.




Рис. 1 – Структурная схема микроконтроллеров семейства MCS-51

Память МК имеет Гарвардскую архитектуру, т.е. логически разделена: на память программ – ПП (внутреннюю или внешнюю), адресуемую 16-ти битовым счетчиком команд (СК) и память данных – внутреннюю (Резидентная память данных – РПД) 128 (или 256) байт, а также внешнюю (Внешняя память данных – ВПД) с максимальным размером – до 64 Кбайт.

Физически память программ реализована на ПЗУ (доступна только по чтению), а память данных – на ОЗУ (возможна запись и чтение данных).

Резидентная память данных (РПД) в первых моделях микроконтроллеров семейства MCS-51 имела объем 128 байт. Младшие 32 байта РПД являются одновременно и регистрами общего назначения — РОН (4 банка по 8 РОНов). Программа может обратиться к одному из 8-ми РОНов активного банка — R0...R7. Выбор активного банка РОНов осуществляется программированием двух бит в регистре состояния процессора — PSW.

Переключение банков РОНов упрощает выполнение подпрограмм и обработку прерываний, т.к. не нужно пересылать в стек содержимое РОНов основной программы при вызове подпрограммы (достаточно в подпрограмме перейти в другой активный банк РОНов).

Обращение к РПД возможно с использованием косвенной или прямой байтовой адресации (прямая байтовая адресация позволяет обратиться только к первым 128-ми байтам РПД).

Расширенная область РПД (у микроконтроллеров семейства MCS-52 и последующих семейств) с адреса 128 (80h) до 255 (FFh) может адресоваться только с использованием косвенного метода адресации.

Обращение к регистрам специальных функций — $PC\Phi$ (SFR — на рис. 1 они обведены пунктирной линией) возможно только с использованием прямой байтовой адресации в диапазоне адресов от 128 (80h) и более (см. табл. 3).

Прием и выдача внешних сигналов осуществляется через 4 универсальных восьмибитовых порта P0..P3. Каждый порт может быть запрограммирован на ввод или вывод байта или одного бита.

При обращении к внешней памяти программ (ВПП) или памяти данных (ВПД) порты P0 и P2 используются как мультиплексированная внешняя шина Адрес/Данные. Линии порта P3 могут выполнять также альтернативные функции:

P3.0	Вход приемника последовательного порта – RxD;
P3.1	Выход передатчика последовательного порта – TxD;
P3.2	Вход внешнего прерывания 0 – ~INT0;
P3.3	Вход внешнего прерывания 1 – ~INT1;
P3.4	Внешний вход таймера/счетчика 0 - Т0;
P3.5	Внешний вход таймера/счетчика 1 - Т1;
P3.6	Выход строб. сигнала при записи в ВПД - ~WR;
P3.7	Выход строб. сигнала при чтении из ВПД – ~RD.

Таблица 2 – Альтернативные функции порта РЗ

Дуплексная (двухсторонняя) передача последовательных данных между микроконтроллерами или ПЭВМ осуществляется через последовательный порт.

Два 16-ти разрядных программируемых таймера-счетчика (T/C 0, T/C 1) предназначены для формирования программно управляемых интервалов или генерации прямоугольных импульсов с программно задаваемой частотой.

16—ти битовый регистр DPTR формирует адрес ВПД или базовый адрес Памяти программ в команде преобразования Аккумулятора. Регистр DPTR может также использоваться как два независимых 8-ми битовых регистра (DPL и DPH) для хранения операндов.

8-ми битовый внутренний регистр команд (РК) принимает код выполняемой команды; этот код дешифрируется схемой управления, которая генерирует управляющие сигналы (см. рис. 1).

Адрес	Мнемо-	Наименование
dir	код	Паименование
0E0h	* ACC	Аккумулятор
0F0h	* B	Регистр расширитель аккумулятора
0D0h	* PSW	Слово состояния процессора
0B0h	* P3	Порт 3
0A0h	* P2	Порт 2
90h	* P1	Порт 1
80h	* P0	Порт 0
0B8h	* IP	Регистр приоритетов прерываний
0A8h	* IE	Регистр маски прерываний
99h	SBUF	Буфер последовательного приемо-передатчика
98h	* SCON	Регистр управления/статуса последовательного порта
89h	TMOD	Регистр режимов таймеров/счетчиков
88h	* TCON	Регистр управления/статуса таймеров/счетчиков
8Dh	TH1	Таймер 1 (старший байт)
8Bh	TL1	Таймер 1 (младший байт)
8Ch	TH0	Таймер 0 (старший байт)
8Ah	TL0	Таймер 0 (младший байт)
83h	DPH	Регистр-указатель данных (DPTR) (старший байт)
82h	DPL	Регистр-указатель данных (DPTR) (младший байт)
81h	SP	Регистр-указатель стека
87h	PCON	Регистр управления мощностью потребления

Таблица 3 – *Блок Регистров Специальных Функций (S F R)*

^{* —} Отмеченные регистры допускают адресацию отдельных бит (см. программную модель MCS-51)

2 ПРОГРАММНАЯ МОДЕЛЬ MCS-51

2.1 КАРТА ПРЯМОАДРЕСУЕМЫХ БИТ

В Резидентной Памяти Данных В бло

В блоке Регистров Спец. Функций

7.51		
7Fh		
Адреса		Адреса
РПД		SFR
30h		Регистр В
2Fh	7F 7E 7D 7C 7B 7A 79 78	0F0h F7 F6 F5 F4 F3 F2 F1 F0
2Eh	77 76 75 74 73 72 71 70	
2Dh	6F 6E 6D 6C 6B 6A 69 68	"
2Ch	67 66 65 64 63 62 61 60	Регистр АСС
2Bh	5F 5E 5D 5C 5B 5A 59 58	0E0h E7 E6 E5 E4 E3 E2 E1 E0
2Ah	57 56 55 54 53 52 51 50	
29h	4F 4E 4D 4C 4B 4A 49 48	
28h	47 46 45 44 43 42 41 40	
27h	3F 3E 3D 3C 3B 3A 39 38	
26h		IP
25h	2F 2E 2D 2C 2B 2A 29 28	0B8h
24h	27 26 25 24 23 22 21 20	
23h	1F 1E 1D 1C 1B 1A 19 18	Порт Р3
22h	17 16 15 14 13 12 11 10	0B0h B7 B6 B5 B4 B3 B2 B1 B0
21h	0F 0E 0D 0C 0B 0A 09 08	0B0H B1 B0 B3 B 1 B3 B2 B1 B0
	07 06 05 04 03 02 01 00	IE
1Fh	R7	0A8h AF A A A A9A8
11.11	IC /	
·	Банк РОНов 3	Порт Р2
18h	PO	
	R0	0A0h A7 A6 A5 A4 A3 A2 A1 A0
17h	R7	GCON
	Банк РОНов 2	SCON SCIENTIFIC A LOS LOS
1.01	D.O.	98h 9F 9E 9D 9C 9B 9A 99 98
10h	R0	I
	R7	Порт Р1
	Банк РОНов 1	90h 97 96 95 94 93 92 91 90
		" "
08h	R0	TCON
07h	R7	88h 8F 8E 8D 8C 8B 8A 89 88
	Банк РОНов 0	" " "
		Порт РО
00h	R0	80h 87 86 85 84 83 82 81 80

2.2 ТИПЫ КОМАНД МСЅ-51




Рис. 2 – *Типы команд MCS-51*

Почти половина команд выполняется за 1 машинный цикл (МЦ) (см. таблицы 8..12). При частоте кварцевого генератора 12 МГц время выполнения такой команды -1 мкс. Остальные команды выполняются за 2 машинных цикла, т.е. за 2мкс (см. таблицы 8..12). Только команды умножения (MUL) и деления (DIV) выполняются за 4 машинных цикла.

За время одного машинного цикла происходит два обращения к Памяти Программ (внутренней или внешней) для считывания двух байтов команды или одно обращение к Внешней Памяти Данных (ВПД).

2.3 МЕТОДЫ (СПОСОБЫ) АДРЕСАЦИИ MCS-51

- 1. РЕГИСТРОВАЯ АДРЕСАЦИЯ 8-ми битовый операнд находится в РОНе выбранного (активного) банка регистров;
- 2 НЕПОСРЕДСТВЕННАЯ АДРЕСАЦИЯ (обозначается знаком #) операнд находится во втором (а для 16-ти битового операнда и в третьем) байте команды;
- 3 КОСВЕННАЯ АДРЕСАЦИЯ (обозначается знаком @) операнд находится в Памяти Данных (РПД или ВПД), а адрес ячейки памяти содержится в одном из РОНов косвенной адресации (R0 или R1); в командах PUSH и POP адрес содержится в указателе стека SP; регистр DPTR может содержать адрес ВПД объемом до 64К;
- 4 ПРЯМАЯ БАЙТОВАЯ АДРЕСАЦИЯ (dir) используется для обращения к ячейкам РПД (адреса 00h...7Fh) и к регистрам специальных функций SFR (адреса 80h...0FFh);
- 5 ПРЯМАЯ БИТОВАЯ АДРЕСАЦИЯ (bit) используется для обращения к отдельно адресуемым 128 битам, расположенным в ячейках РПД по адресам 20H...2FH и к отдельно адресуемым битам регистров специальных функций (см. табл. 3 и программную модель);
- 6 КОСВЕННАЯ ИНДЕКСНАЯ АДРЕСАЦИЯ (обозначается знаком @)— упрощает просмотр таблиц в Памяти Программ, адрес ПП определяется по сумме базового регистра (РС или DPTR) и индексного регистра (Аккумулятора);
- 7 НЕЯВНАЯ (ВСТРОЕННАЯ) АДРЕСАЦИЯ в коде команды содержится неявное (по умолчанию) указание на один из операндов (чаще всего на Аккумулятор).

2.4 ФОРМАТ СЛОВА СОСТОЯНИЯ ПРОЦЕССОРА (PSW)

Прямой байтовый адрес PSW : dir - 0D0H. Допускается адресация отдельных бит PSW : bit - 0D0H 0D7H.

Адрес : bit PSW

7	6	5	4	3	2	1	0
0D7h	0D6h	0D5h	0D4h	0D3h	0D2h	0D1h	0D0h
C	AC	F0	RS1	RS0	OV		P

С – флаг переноса (CARY) или заема, выполняет также функции «булевого Аккумулятора» в командах, оперирующих с битами;

- AC флаг вспомогательного (дополнительного) переноса устанавливается в «1», если в команде сложения (ADD, ADDC) был перенос из младшей тетрады в старшую (т.е. из 3-го бита в 4-й бит);
- F0 флаг пользователя устанавливается, сбрасывается и проверяется программно;

RS1,RS0 — Выбор банка регистров:

RS1	RS0	Банк	Адрес (dir)
0	0	0	00h07h
0	1	1	08h0Fh
1	0	2	10h17h
1	1	3	18h1Fh

- OV Флаг арифметического переполнения; его значение определяется операцией "Исключающее ИЛИ" сигналов входного и выходного переносов старшего разряда АЛУ; единичное значение этого флага указывает на то, что результат арифметической операции в дополнительном коде вышел за допустимые пределы: —128...+127; при выполнении операции деления флаг OV сбрасывается, а в случае деления на ноль устанавливается; при умножении флаг OV устанавливается, если результат больше 255 (0FFH);
- Разряд PSW[1] Резервный, содержит триггер, доступный по записи или чтению;
- Р флаг паритета является дополнением количества единичных битов в аккумуляторе до четного; формируется комбинационной схемой (программно доступен только по чтению).

В микроконтроллерах MCS-51 отсутствует флаг «Z». Но в командах условного перехода (JZ, JNZ) проверяется комбинационной схемой текущее (нулевое или ненулевое) содержимое Аккумулятора.

2.5 СИСТЕМА КОМАНД МИКРОКОНТРОЛЛЕРОВ 8051

Все команды пересылок и обмена операндов могут осуществляться через Аккумулятор (см. рис. 3). Причем пересылки из/в Внешней Памяти (Памяти Программ или Памяти Данных) могут осуществляться только через Аккумулятор.

Большинство пересылок могут осуществляться также через прямоадресуемый байт (dir). Существуют даже пересылки dir - dir (см. рис. 3).

Отсутствующие пересылки из РОНа в РОН могут быть реализованы как пересылки из РОНа в прямоадресуемый байт **dir** (с учетом того, что РОНы расположены в начальной области Резидентной Памяти Данных, ячейки которой могут адресоваться как **dir**).

Команды обмена **XCH** позволяют пересылать байты без разрушения обоих операндов.




Рис. 3 – Граф команд пересылки, обмена и загрузки

Арифметические команды выполняются только в Аккумуляторе. Поэтому первый операнд необходимо предварительно поместить в Аккумулятор и потом сложить или вычесть второй операнд. Результат помещается в Аккумулятор.

Команда вычитание **SUBB** выполняется только с заемом (т.е. из результата вычитается и флаг Cary). Поэтому для выполнения команды вычитания **без заема** необходимо предварительно выполнить команду очистки флага C (**CLR** C).

Команда умножения однобайтовых операндов — **MUL AB** — размещает двухбайтовый (16 бит) результат: младший байт — в Аккумулятор, старший байт — в регистр B.

Результат выполнения команды деления однобайтовых операндов – **DIV AB** – помещается: частное – а Аккумулятор, остаток – в регистр В.

Арифметическая команда **INC** добавляет к выбранному операнду единицу. Арифметическая команда **DEC** вычитает из выбранного операнда единицу.

Команда десятичной коррекции Аккумулятора (**DA A**) помогает складывать двоично-десятичные числа (BCD-числа) без перевода их в шестнадцатеричный формат (hex-формат). Исходные операнды должны быть обязательно в BCD-формате, т.е. в каждой тетраде одного байта находятся только числа от 0 до 9 (там не могут быть шестнадцатеричные числа: A, B, C, D, E, F). Поэтому в одном байте могут находиться числа от 00 до 99 для упакованных BCD-чисел или числа от 0 до 9 для неупакованных BCD-чисел.

Команда **DA A** – десятичной коррекции выполняет действия над содержимым Аккумулятора **после сложения** BCD-чисел в процессоре (числа складывались по законам шестнадцатеричной арифметики) следующим образом (см. пример):

- если содержимое младшей тетрады Аккумулятора больше 9 или установлен флаг вспомогательного переноса (AC = 1), то к содержимому Аккумулятора добавляется 6 (т.е. недостающие шесть цифр в hex-формате);
- если после этого содержимое старшей тетрады Аккумулятора больше 9 или установлен флаг С, то число 6 добавляется к старшей тетраде Аккумулятора.

$$C=0$$
 AC=1
 $+\frac{58}{79}$ $+\frac{0101\ 1000}{0111\ 1001}$; Сложение по законам шестнад-
; цатеричной арифметики
 $+\frac{0110}{11010111}$; Добавление 6, потому что AC=1
 $+\frac{0110}{11010111}$; Сложение по законам шестнад-
; цатеричной арифметики
; Добавление 6, потому что
C=1 $+\frac{0011\ 0111}{0111}$; Старшая тетрада больше 9
; Результат

Команду десятичной коррекции **DA A** не применяют после команды инкремента (**INC**), потому что команда инкремента не влияет (не изменяет) на флаги C и AC.

Логические команды:

- логическое «И» ANL,
- логическое «ИЛИ» ORL,
- логическая команда «ИСКЛЮЧАЮЩЕЕ ИЛИ» **XRL** –

выполняются в Аккумуляторе (как и арифметические), но имеется возможность выполнить логические команды также и в прямоадресуемом байте (dir). При этом второй операнд может быть:

- в Аккумуляторе или
- непосредственный операнд в команде.

Команды вращения (**RR A, RL A**) и команды вращения через флаг CARY (**RRC A, RLC A**) циклически сдвигают (вращают) содержимое Аккумулятора на 1 бит.

Пересылки битовых операндов осуществляются только через флаг С.

Таблица 5 — *Таблица ассемблера MCS-51*

КОМАНДЫ ПЕРЕСЫДКИ, ОБМЕНА И ЗАГРУЗКИ

	Rn	0	1	2	3	4	5	6	7	,		@Ri	R0	R1		Прямая ад	дрес	ация	Непосред	ствеі	нная
MOV A	A,Rn	<i>E</i> 8	<i>E9</i>	EA	EB	EC	ED	EE	EF		MOV	A,@Ri	<i>E</i> 6	<i>E7</i>		MOV A	E5	, dir	MOV A	74	,#DAT
MOV R	Rn,A	F8	F9	FA	FB	FC	FD	FE	FF		MOV	@Ri,A	F6	<i>F7</i>		MOV dir	<i>F</i> 5	, A	MOV dir	75	,#DAT
MOV	Rn	<i>78</i>	79	7A	7B	7 <i>C</i>	7D	7E	7F	,#DAT	MOV	@Ri	76	77	,#DAT	MOV dir	<i>B</i> 5	, dir			
MOV	Rn	A8	A9	AA	AB	AC	AD	AE	AF	, dir	MOV	@Ri	<i>A6</i>	<i>A7</i>	, dir	PUSH	<i>C0</i>	, dir	MOV DPTR	90	,#D16
MOV	dir	B 8	<i>B</i> 9	BA	BB	BC	BD	BE	BF	, Rn	MO	V dir	<i>B</i> 6	<i>B</i> 7	, @Ri	POP	D0	, dir			
XCH A	A,Rn	<i>C</i> 8	<i>C</i> 9	CA	СВ	CC	CD	CE	CF		XCH	A,@Ri	<i>C</i> 6	<i>C</i> 7		XCH A	<i>C5</i>	, dir			
SWAP	A	<i>C4</i>	←C	бме	ен те	тра	д Аі	ккум	иуля	тора	XCHD	A,@Ri	<i>D</i> 6	<i>D7</i>	← Обм	ен младши	х те	трад			
Перес	сылк	И	M	OV.	X A	,@I	OPT	R	<i>E0</i>	MO	VX A,	@Ri	<i>E</i> 2	<i>E3</i>	Пер	есылки из	3	MO	VC A,@A+D	PTR	93
ВПД	ВПД с Акк MOVX @DPTR,A FO MO				MO	VX @	X @Ri,A				OVC A,@A+	PC	В3								

АРИФМЕТИЧЕСКИЕ И ЛОГИЧЕСКИЕ КОМАНДЫ

Комментарии	Rn	0	1	2	3	4	5	6	7			@Ri	R0	R1	Прям. адр	peca	ция	Непос	ред	ств	енная
A←A+()	ADD A,Rn	28	29	2A	2 <i>B</i>	2 <i>C</i>	2D	2E	2F	ADI) <i>A</i>	4,@Ri	26	27	ADD A	25	,dir	ADD A	۸,	24	,#DAT
A←A+()+C	ADDC A,Rn	38	39	<i>3A</i>	<i>3B</i>	3C	<i>3D</i>	<i>3E</i>	3F	ADD	C.	A,@Ri	36	37	ADDC A	35	,dir	ADDC	A	34	,#DAT
A←A–()–C	SUBB A,Rn	98	99	9A	9B	9C	9D	9E	9F	SUB	В	A,@Ri	96	97	SUBB A	95	,dir	SUBB .	A	94	,#DAT
()←()+1	INC Rn	08	09	0A	0B	0C	0D	0E	0F	IN	С	@Ri	06	07	INC	05	,dir	INC A	A	04	
()←()−1	DEC Rn	18	19	<i>1A</i>	1B	1C	1D	1E	1F	DE	C	@Ri	16	17	DEC	15	,dir	DEC A	4	14	
A←A & ()	ANL A,Rn	58	59	5A	<i>5B</i>	5C	5D	5E	5F	ANI	. <i>F</i>	A,@Ri	56	57	ANL A	55	,dir	ANL A	4	54	,#DAT
()←() & A															ANL dir	52	,A	ANL d	ir	53	,#DAT
A←A ∨ ()	ORL A,Rn	48	49	<i>4A</i>	<i>4B</i>	<i>4C</i>	4D	<i>4E</i>	<i>4F</i>	ORI	. <i>P</i>	A,@Ri	46	47	ORL A	45	,dir	ORL A	4	44	,#DAT
()←() ∨ A															ORL dir	42	,A	ORL d	ir	43	,#DAT
A←A (+) ()	XRL A,Rn	68	69	6A	<i>6B</i>	6C	6D	<i>6E</i>	6F	XRI	. A	A,@Ri	66	67	XRL A	65	,dir	XRL A	4	64	,#DAT
()←()(+)A															XRL dir	62	,A	XRL d	ir	63	,#DAT
$BA \leftarrow A \times B$	MUL AB	<i>A4</i>	IN	IC :	DPT	'n	52	C	Сбро	c	CI	LR A	<i>E4</i>	Ц	иклически	й сд	виг	RL A	23	RR	A 03
$A \cdot B \leftarrow A / B$	B DIV AB B4 DA A D4 Инвер						веро	сия	CF	PL A	. A F4 Сдвиг через перенос RLC				RLC A .	33	RR	C A 13			

Продолжение Таблицы 5

ОПЕРАЦИИ С БИТАМИ

Сброс	CLR C	<i>C3</i>	CLR	<i>C</i> 2	bit	ANL C	82	,bit	ANL C	<i>B0</i>	,/bit
Установка	SETB C	<i>D3</i>	SETB	D2	bit	ORL C	72	,bit	ORL C	<i>A0</i>	,/bit
Инверсия	CPL C	В3	CPL	<i>B</i> 2	bit	MOV C	A2	,bit	MOV bit,C	92	

	COMABILI VCHODILIY HEDEVOHOD											БЕЗУСЛОВНЫЕ ПЕРЕХОД					ДЫ				
	команды условных переходов												LJMP			02	16AI	DR			
	Z	NZ	С	NC				В	NB	BC		∖Ri	R0	R1		AJI	MP	NS	+01	11A	DR
J	J 60 70 40 50 rel J 20 30 10 bit,rel CJNE @RI B6 B7 ,#DAT										,#DAT,rel	SJMP			80	re	el				
		\Rn	0	1	2	3	4	5	6	7		CJNE A	<i>B4</i>	,#DA	AT,rel	JMP @	A+DP	ΓR	73		
CJ	NE	Rn	B 8	B 9	BA	BB	BC	BD	BE	BF	,#DAT,rel	CJNE A	<i>B</i> 5	,dir,	rel	LCALL	12	16AI	OR	RET	22
DJ	ΝZ	Rn	<i>D</i> 8	D9	DA	DВ	DC	DD	DE	DF	rel,	DJNZ	<i>D5</i>	,dir,r	el	ACALL	<i>NS</i> +11	11AI	OR	RETI	32

Таблица 6 – КОМАНДЫ, МОДИФИЦИРУЮЩИЕ ФЛАГИ

V омонию.		Флаги		Команда	Флаг	Команда	Флаг
Команда	C	AC	OV	Команда	С	Команда	С
ADD, ADDC	+	+	+	CLR C	0	ANL C,bit	+
SUBB	+	+	+	SETB C	1	ANL C,/bit	+
DA A	+	_	_	CPL C	+	ORL C,bit	+
MUL, DIV	0	_	_	RRC	+	ORL C,/bit	+
CJNE	+	_	_	RLC	+	MOV C,bit	+

Флаг OV при выполнении операции деления – сбрасывается, а в случае деления на ноль – устанавливается; при умножении флаг OV устанавливается, если результат больше 255 (0FFH)

Флаги : Р (четности Аккумулятора) и Z (нулевого содержимого Аккумулятора) формируются комбинационными схемами. Эти флаги модифицируются любыми командами, изменяющими содержимое Аккумулятора

Таблица 7 - **ТАБЛИЦА ДИЗАССЕМБЛЕРА МСS-51**

F		Мла	дшие разр	яды —					
		0		2	3	4	5	6	7
	0	NOP	AJMP	LJMP	RR A	INC A	INC dir	INC	INC
	U	NOI	S0+8ADR	16ADR	IXIX A	INC A	inc uii	@R0	@R1
	1	JBC	ACALL	LCALL	RRC A	DEC A	DEC dir	DEC	DEC
		bit,rel	S0+8ADR	16ADR	KKC A	DEC A	DEC un	@R0	@R1
C	2	JB	AJMP	RET	RL A	ADD	ADD	ADD	ADD
T		bit,rel	S1+8ADR	KLI		A,#DAT	A,dir	A,@R0	A,@R1
a	3	JNB	ACALL	RETI	RLC A	ADDC	ADDC	ADDC	ADDC
p		bit,rel	S1+8ADR		RLC II	A,#DAT	A,dir	A,@R0	A,@R1
Ш	4	JC rel	AJMP	ORL	ORL dir,	ORL	ORL	ORL	ORL
И		JC 101	S2+8ADR	dir,A	#DAT	A,#DAT	A,dir	A,@R0	A,@R1
e	5	JNC rel	ACALL	ANL	ANL dir,	ANL	ANL	ANL	ANL
		3110 101	S2+8ADR	dir,A	#DAT	A,#DAT	A,dir	A,@R0	A,@R1
p	6	JZ rel	AJMP	XRL	XRL dir,	XRL	XRL	XRL	XRL
a		32 101	S3+8ADR	dir,A	#DAT	A,#DAT	A,dir	A,@R0	A,@R1
3		JNZ rel	ACALL	ORL	JMP @A	P @A MOV	MOV	MOV	MOV
p	7		S3+8ADR	C,bit	+DPTR	A,#DAT	dir,	@R0,	@R1,
Я						11,112111	#DAT	#DAT	#DAT
Д	8	SJMP	AJMP	ANL	MOVC	DIV AB	MOV	MOV	MOV
Ы		rel	S4+8ADR	C,bit	A,@A+PC		dir,dir	dir,@R0	dir,@R1
	_	MOV	ACALL	MOV	MOVC	SUBB	SUBB	SUBB	SUBB
	9	DPTR,	S4+8ADR	bit,C	A,@A+	A,#DAT	A,dir	A,@R0	A,@R1
-		#D16			DPTR			,	,
	A	ORL	AJMP	MOV	INC DPTR	MUL		MOV	MOV
-		C,/bit	S5+8ADR	C,bit		AB		@R0,dir	@R1,dir
	_	ANL	ACALL	CPL	GD7 G	CJNE	CJNE	CJNE	CJNE
	В	C,/bit	S5+8ADR	bit	CPL C	A,#DAT	A,dir,rel	@R0,#D	@R1,#D
-		·	4 T) (D)			,rel		,rel	.rel
	C	PUSH	AJMP	CLR bit	CLR C	SWAP	XCH	XCH	XCH
-		Dir	S6+8ADR			A	A,dir	A,@R0	A,@R1
	D	POP dir	ACALL	SETB bit	SETB C	DA A	DJNZ	XCHD	XCHD
			S6+8ADR				dir,rel	A,@R0	A,@R1
	Е	MOVX A,	AJMP	MOVX	MOVX	CLR A	MOV	MOV	MOV
-		@DPTR	S7+8ADR		A,@R1	_	A,dir	A,@R0	A,@R1
	F	MOVX	ACALL	MOVX	MOVX	CPL A	MOV	MOV	MOV
		-	S7+8ADR	@R0,A	@R1,A		dir,A	@R0,A	@R1,A
		0	1	2	3	4	5	6	7
11-		— Младіі	шие разряд	Ы					

ТАБЛИЦА ДИЗАССЕМБЛЕРА MCS-51

Младшие разряды								
8	9	A	В	С	D	E	F	
INC R0	INC R1	INC R2	INC R3	INC R4	INC R5	INC R6	INC R7	0
DEC R0	DEC R1	DEC R2	DEC R3	DEC R4	DEC R5	DEC R6	DEC R7	1
ADD	ADD	ADD	ADD	ADD	ADD	ADD	ADD	2
A,R0	A,R1	A,R2	A,R3	A,R4	A,R5	A,R6	A,R7	
ADDC	ADDC	ADDC	ADDC	ADDC	ADDC	ADDC	ADDC	3
A,R0	A,R1	A,R2	A,R3	A,R4	A,R5	A,R6	A,R7	3
ORL	ORL	ORL	ORL	ORL	ORL	ORL	ORL	4
A,R0	A,R1	A,R2	A,R3	A,R4	A,R5	A,R6	A,R7	4
ANL	ANL	ANL	ANL	ANL	ANL	ANL	ANL	5
A,R0	A,R1	A,R2	A,R3	A,R4	A,R5	A,R6	A,R7	3
XRL	XRL	XRL	XRL	XRL	XRL	XRL	XRL	6
A,R0	A,R1	A,R2	A,R3	A,R4	A,R5	A,R6	A,R7	U
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV	
R0,	R1,	R2,	R3,	R4,	R5,	R6,	R7,	7
#DAT	#DAT	#DAT	#DAT	#DAT	#DAT	#DAT	#DAT	
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV	8
dir,R0	dir,R1	dir,R2	dir,R3	dir,R4	dir,R5	dir,R6	dir,R7	8
SUBB	SUBB	SUBB	SUBB	SUBB	SUBB	SUBB	SUBB	
A,R0	A,R1	A,R2	A,R3	A,R4	A,R5	A,R6	A,R7	9
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV	٨
R0,dir	R1,dir	R2,dir	R3,dir	R4,dir	R5,dir	R6,dir	R7,dir	Α
CJNE	CJNE	CJNE	CJNE	CJNE	CJNE	CJNE	CJNE	
R0,#D,	R1,#D,	R2,#D,	R3,#D,	R4,#D,	R5,#D,	R6,#D,	R7,#D,	В
rel	rel	rel	rel	rel	rel	rel	rel	
XCH	XCH	XCH	XCH	XCH	XCH	XCH	XCH	
A,R0	A,R1	A,R2	A,R3	A,R4	A,R5	A,R6	A,R7	C
DJNZ	DJNZ	DJNZ	DJNZ	DJNZ	DJNZ	DJNZ	DJNZ	_
R0,rel	R1,rel	R2,rel	R3,rel	R4,rel	R5,rel	R6,rel	R7,rel	D
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV	Г
A,R0	A,R1	A,R2	A,R3	A,R4	A,R5	A,R6	A,R7	Е
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV	Г
R0,A	R1,A	R2,A	R3,A	R4,A	R5,A	R6,A	R7,A	F
8	9	A	В	C	D	E	F	
					<u> </u>	шие разра	яды	

Команды **CLR** сбрасывают бит в нуль. Команды **SETB** устанавливают бит в единицу. Команды **CPL** инвертируют значение выбранного бита.

Битовые логические команды выполняются во флаге C (CARY), как в Булевом Аккумуляторе.

Логические битовые команды **ANL C,/bit, ORL C,/bit** выполняются над содержимым флага CARY и инверсным значением выбранного бита. При этом значение самого бита не изменяется.

Команды безусловных переходов **JMP** или вызова подпрограмм **CALL** могут осуществлять переход в пределах:

- **LJMP met**, **LCALL met** переход по абсолютному адресу в пределах всего адресного пространства Памяти Программ (64 Кбайта);
- **AJMP met**, **ACALL met** переход по абсолютному адресу в пределах одной страницы Памяти Программ размером 2 КБайта;
- **SJMP met** относительный переход на 128 байт назад или на 127 байт вперед (однобайтовое относительное смещение в дополнительном коде указывается в коде команды).

Все команды условных переходов выполняют относительный переход по однобайтовому смещению в дополнительном коде.

Команды **JB bit,met** выполняют переход на метку, если выбранный бит установлен. Команда **JNB bit,met** выполняет переход на метку, если выбранный бит очищен (сброшен). Команды **JBC bit,met** выполняют переход на метку, если выбранный бит установлен, а после перехода очищают (сбрасывают) бит.

Команды цикла **DJNZ** (аналог команды **LOOP** процессоров x86) выполняют сначала декремент счетчика циклов (который указывается в команде) и переход на метку, если результат декремента не равен нулю.

Команды сравнения с условным переходом **CJNE** вычитают из первого операнда второй, результат никуда не записывают (не разрушают операнды) и осуществляют переход на метку, если операнды не равны. Но в этих командах выставляется также флаг **Cary**, который можно использовать для последующих условных переходов по условию: меньше — больше.

Таблица 8 – КОМАНДЫ ПЕРЕСЫЛКИ, ОБМЕНА И ЗАГРУЗКИ

Комментарии	Мнемокод	КОП	ТК	Б	МЦ
А ← Rn; Пересылка из РОНа в Акк	MOV A,Rn	11101rrr	1	1	1
А ← (Ri); Пересыдка из РПД в Акк	MOV A,@Ri	1110011i	1	1	1
А ← (dir); Пересылка из РПД в Акк	MOV A,dir	11100101	3	2	1
А ← #DAT; Загрузка байта в Акк	MOV A,#DAT	01110100	2	2	1
Rn ← A; Пересылка из Акк. в РОН	MOV Rn,A	11111rrr	1	1	1
(Ri) ← A; Пересылка из Акк. в РПД	MOV @Ri,A	1111011i	1	1	1
(dir) ← A; Пересылка из Акк. в РПД	MOV dir,A	11110101	3	2	1
(dir) ← #DAT; Загрузка байта в РПД	MOV dir,#DAT	01110101	7	3	2
Rn ← #DAT; Загрузка байта в РОН	MOV Rn,#DAT	01111rrr	2	2	1
(Ri) ← #DAT; Загрузка байта в РПД	MOV @Ri,#DAT	0111011i	2	2	1
(dir)←(dir); Пересыл. из РПД в РПД	MOV dir,dir	10000101	9	3	2
Rn ← (dir); Пересылка из РПД в РОН	MOV Rn, dir	10101rrr	3	2	2
(Ri)←(dir); Пересылка из РПД в РПД	MOV @RI,dir	1010011i	3	2	2
(dir)←Rn; Пересылка из РОНа в РПД	MOV dir, Rn	10001rrr	3	2	2
(dir)←(Ri); Пересылка из РПД в РПД	MOV dir,@Ri	1000011i	3	2	2
DPTR←#D16; Загрузка слова в DPTR	MOV DPTR,#D16	10010000	13	3	2
$A \leftrightarrow Rn;$ Обмен Акк. с РОНом	XCH A, Rn	11001rrr	1	1	1
$A \leftrightarrow (Ri);$ Обмен Акк. с РПД	XCH A, @Ri	1100011i	1	1	1
$A \leftrightarrow (dir);$ Обмен Акк. с РПД	XCH A, dir	11000101	3	2	1
Обмен младших тетрад Акк. с РПД	XCHD A, @Ri	1101011i	1	1	1
Обмен тетрад Аккумулятора (Цикличе- ский сдвиг Акк. на 4 бита)	SWAP A	11000100	1	1	1
SP←SP+1;(SP)←(dir); Запись в стек	PUSH dir	11000000	3	2	2
(dir)←(SP);SP←SP-1; Чтение из стека	POP dir	11010000	3	2	2
А←(DPTR);Пересылка из ВПД в Акк.	MOVX A,@DPTR	11100000	1	1	2
(DPTR)←A;Пересылка из Акк. в ВПД	MOVX @DPTR,A	11110000	1	1	2
А←(Ri); Пересылка из ВПД в Акк.	MOVX A,@Ri	1110001i	1	1	2
(Ri)←A; Пересылка из Акк. в ВПД	MOVX @Ri,A	1111001i	1	1	2
$A \leftarrow ((A+DPTR));$ Пересылка	MOVC	10010011	1	1	2
байта из ПП в Акк.	A,@A+DPTR	10010011	1	1	2
А←((А+РС));Пересылка из ПП в Акк.	MOVC A,@A+PC	10000011	1	1	2

Таблица 9 – АРИФМЕТИЧЕСКИЕ И ЛОГИЧЕСКИЕ КОМАНДЫ

Комментарии	Мнемокод	КОП	ТК	Б	МЦ
А←А+Rn; Сложение Акк. с РОНом	ADD A,Rn	00101rrr	1	1	1
А←А+(Ri); Сложение Акк. с РПД	ADD A, @Ri	0010011i	1	1	1
А←А+(dir); Сложение Акк. с РПД	ADD A, dir	00100101	3	2	1
А←А+#DAT; Сложение Акк. с #DAT	ADD A,#DAT	00100100	2	2	1
$A \leftarrow A + Rn + C;$	ADDC A, Rn	00111rrr	1	1	1
$A \leftarrow A + (Ri) + C;$	ADDC A, @Ri	0011011i	1	1	1
$A \leftarrow A + (dir) + C;$	ADDC A, dir	00110101	3	2	1
$A \leftarrow A + \#DAT + C;$	ADDC A,#DAT	00110100	2	2	1

ПОСЛЕ СЛОЖЕНИЯ A ← A − Rn − C; SUBB A, Rn 1001101 1 1 1	Поодтиниод коррокинд Акиллиндторо					
A ← A − (Ri) − C; SUBB A, @Ri 1001011i 1	Десятичная коррекция Аккумулятора после сложения	DA A	11010100	1	1	1
A ← A − (dir) − C; SUBB A,dir (10010101) 3 2 1 A ← A − #DAT − C; SUBB A,#DAT (10010100) 2 2 2 1 A < = A + 1; Инкремент Аккумул. INC A (00000100) 1 1 1 Rn ← Rn + 1; Инкремент POHa (Ri) ← (Ri) + 1; Инкремент PITД (INC @Ri) (00000111) 1 1 1 1 (dir) ← (dir) + 1; Инкремент PITД (INC @Ri) (0000011) 3 2 1 DPTR←DPTR+1; Инкремент DPTR (INC DPTR) (INC 0000010) 3 2 1 DPTR←DPTR+1; Инкремент DPTR (INC DPTR) (INC 0000011) 1 1 2 A ← A - 1; Декремент Аккумул. DEC A (0001010) 1 1 1 1 Rn ← Rn - 1; Декремент PITД (INC 000101) DEC (INC 0001011) 1 1 1 1 1 1 1 Rn ← Rn - 1; Декремент PITД (INC 00010) DEC (INC 0001010) 3 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	$A \leftarrow A - Rn - C;$	SUBB A,Rn	10011rrr	1	1	1
A ← A - #DAT - C; SUBB A, #DAT 10010100 2 2 1 A <= A + 1;	$A \leftarrow A - (Ri) - C;$	SUBB A, @Ri	1001011i	1	1	1
A <= A + 1;	$A \leftarrow A - (dir) - C;$	SUBB A,dir	10010101	3	2	1
Rn ← Rn + 1; Инкремент РОНа INC Rn 00001пт 1	$A \leftarrow A - \#DAT - C;$	SUBB A,#DAT	10010100	2	2	1
(Ri) ← (Ri) + 1; Инкремент РПД INC @Ri 0000011i 1 1 1 1 (dir) ← (dir) + 1; Инкремент РПД INC dir 00000101 3 2 1 DPTR←DPTR+1; Инкремент DPTR INC DPTR 10100011 1 1 2 A ← A − 1; Декремент Аккумул. DEC A 00010100 1 1 1 1 1 1 1	A < = A + 1; Инкремент Аккумул.	INC A	00000100	1	1	1
(dir) ← (dir) + 1; Инкремент РПД INC dir 00000101 3 2 1 DPTR←DPTR+1; Инкремент DPTR INC DPTR 10100011 1 1 2 A ← A − 1; Декремент PDHa DEC A 00010100 1 1 1 Rn ← Rn − 1; Декремент PDHa DEC Rn 0001111 1 1 1 (dir) ← (dir) − 1; Декремент PHД DEC dir 00010101 3 2 1 BA ← A * B; Умножение A на B, A ← байт частного, B ← остаток MUL AB 10100100 1 1 4 A. — A & Rn; Лог. "И" Акк. и РОНа ANL A, Rn 0101111 1 1 4 A ← A & Rn; Лог. "И" Акк. и РПД ANL A, Br 01010101 3 2 1 A ← A & (dir); Лог. "И" Акк. и РПД ANL A, Br 01010101 3 2 1 A ← A & (dir); Лог. "И" РПД и Акк ANL A, BDAT 01010010 3 2 1	$Rn \leftarrow Rn + 1;$ Инкремент РОНа	INC Rn	00001rrr	1	1	1
DPTR←DPTR+1; Инкремент DPTR INC DPTR 10100011 1 1 2 A ← A − 1; Декремент Аккумул. DEC A 00010100 1 1 1 Rn ← Rn − 1; Декремент POHa DEC Rn 00011117 1 1 1 (Ri) ← (Ri) − 1; Декремент PПД DEC @Ri 00010101 3 2 1 ВА ← A* В; Умножение A на В, A ← сайт, A ← младш. байт MUL AB 10100100 1 1 4 A.В ← A/B; Деление A на В, A ← байт частного, B ← остаток DIV AB 10000100 1 1 4 A ← A & Rn; Лог. "И" Акк. и POHa ANL A, Rn 01011117 1 1 1 A ← A & (Ri); Лог. "И" Акк. и POHa ANL A, dir 01010101 3 2 1 A ← A & (dir); Дог. "И" Акк. и PПД ANL A, dir 01010101 3 2 1 A ← A & (dir); Дог. "И" Акк. и PПД ANL A, #DAT 01010010 2 2 1 (dir) ← (dir) & #DAT; ANL dir, A 01010010 2 2 1 (dir) ← (dir) (H) Дак. и PПД	$(Ri) \leftarrow (Ri) + 1;$ Инкремент РПД	INC @Ri	0000011i	1	1	1
A ← A − 1; Декремент Аккумул. DEC A 00010100 1 1 1 Rn ← Rn − 1; Декремент РОНа DEC Rn 00011mr 1 1 1 (Ri) ← (Ri) − 1; Декремент РПД DEC @Ri 0001011i 1 1 1 ВА ← А*В; Умножение А на В, В ← стари. байт, А ← млади. байт MUL AB 10100100 1 1 4 A. Байт частного, В ← остаток В ← остаток DIV AB 10000100 1 1 4 A ← A & Rn; Лог. "И" Акк. и РОНа ANL A,Rn 01011tr 1 1 4 A ← A & (Ri); Лог. "И" Акк. и РПД ANL A,@Ri 01010101 3 2 1 A ← A & (Ri); Лог. "И" Акк. и РПД ANL A,@Ri 01010101 3 2 1 (dir) ← (dir) & A; Дог. "И" Акк. и РПД ANL A,@Ri 01010101 7 3 2 1 (dir) ← (dir) & B*DAT; ANL A, Rn </td <td>$(dir) \leftarrow (dir) + 1;$ Инкремент РПД</td> <td>INC dir</td> <td>00000101</td> <td>3</td> <td>2</td> <td>1</td>	$(dir) \leftarrow (dir) + 1;$ Инкремент РПД	INC dir	00000101	3	2	1
Rn ← Rn − 1; Декремент РОНа DEC Rn 00011rrr 1	DPTR←DPTR+1; Инкремент DPTR	INC DPTR	10100011	1	1	2
(Ri) ← (Ri) − 1; Декремент РПД DEC @Ri 0001011i 1 1 1 (dir) ← (dir) − 1; Декремент РПД DEC dir 00010101 3 2 1 ВА ← А * В; Умножение А на В, В ← старш. байт, А ← младш. байт MUL AB 10100100 1 1 4 А.В ← А / В; Деление А на В, А ← байт частного, В ← остаток DIV AB 10000100 1 1 4 А ← А & Rn; Лог. "И" Акк. и РОНа ANL A,Rn 010111rr 1 1 1 1 1 4 А ← А & (Ri); Лог. "И" Акк. и РПД ANL A,@Ri 0101011i 1 1 1 1 1 1 1 1 1 1 4 4 A A A (dir); Лог. "И" Акк. и РПД ANL A,@Ri 01010101 3 2 1 1 1 1 1 1 1 1 4 A A A A (dir); Лог. "И" Акк. и РПД ANL dir, A 01010011 7 3 2 1 1	$A \leftarrow A - 1;$ Декремент Аккумул.	DEC A	00010100	1	1	1
(Ri) ← (Ri) −1; Декремент РПД DEC ®Ri 0001011i 1 1 1 (dir) ← (dir) −1; Декремент РПД DEC dir 00010101 3 2 1 ВА ← А * В; Умножение А на В, А ← байт частного, В ← остаток MUL AB 10100100 1 1 4 А ← А & Rn; Лог. "И" Акк. и РОНа ANL A, Rn 010111rr 1 1 1 4 А ← А & Rn; Лог. "И" Акк. и РПД ANL A, @Ri 0101011i 1 1 1 1 1 1 1 1 1 1 1 1 1 4 А ← А & Rn; Лог. "И" Акк. и РОНа ANL A, @Ri 0101011i 1 1 1 1 1 1 1 1 1 1 1 1 1 4 A A A (Ri); Лог. "И" Акк. и РПД ANL A, @Ri 01010101 3 2 1 1 1 1 1 1 1 1 1 1 1 1 1	$Rn \leftarrow Rn - 1;$ Декремент РОНа	DEC Rn	00011rrr	1	1	1
ВА ← А * В; Умножение А на В, В ← старш. байт, А ← младш. байт MUL AB 10100100 1 1 4 А.В ← А / В; Деление А на В, А ← байт частного, В ← остаток DIV AB 10000100 1 1 4 А ← А & Rn; Лог. "И" Акк. и РОНа ANL A,Rn 01011rrr 1 1 1 1 4 А ← А & (Ri); Лог. "И" Акк. и РПД ANL A,@Ri 0101011i 1 1 1 1 1 1 1 1 4 А ← А & (Ri); Лог. "И" Акк. и РПД ANL A,@Ri 01010101 3 2 1 1 1 1 1 1 1 1 1 1 1 1 4 A A A A 01010101 3 2 1 1 1 4 A A 1 1 1 4 4 A 1 01010101 7 3 2 1 1 1 1 1 1 4 A 4		DEC @Ri	0001011i	1	1	1
ВА ← А*В; Умножение А на В, В ← старш. байт, А ← младш. байт MUL AB 10100100 1 1 4 А.В ← А / В; Деление А на В, А ← байт частного, В ← остаток DIV AB 10000100 1 1 4 А ← А & Rn; Лог. "И" Акк. и РОНа ANL A,Rn 01011rrr 1 1 1 1 1 1 4 А ← А & (Ri); Лог. "И" Акк. и РПД ANL A,@Ri 0101011i 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 4 4 A € A & Rn; Лог. "И" Акк. и РОНД ANL A,@Ri 0101011i 1 1 1 1 1 1 1 4 A € A & (dir); Лог. "ИЛИ Акк. и РОНД ANL A, dir 010101010 2 2 1	$(dir) \leftarrow (dir) - 1;$ Декремент РПД	DEC dir	00010101	3	2	1
A.В ← A / B; Деление A на B, A ← байт частного, В ← остаток DIV AB 10000100 1 1 4 A ← A & Rn; Лог. "И" Акк. и РОНа ANL A,Rn 01011rrr 1 1 1 1 A ← A & (Ri); Лог. "И" Акк. и РПД ANL A,@Ri 0101011i 1 1 1 1 A ← A & (dir); Лог. "И" Акк. и РПД ANL A,dir 01010100 2 2 1 (dir) ← (dir) & A; Лог. "И" РПД и Акк ANL dir, A 01010010 3 2 1 (dir) ← (dir) & #DAT; ANL dir, #DAT 01010010 3 2 1 A ← A ∨ Rn; Лог. "ИЛИ" Акк. и РОНа ORL A, @Ri 01000111 1 1 1 A ← A ∨ (Ri); Лог. "ИЛИ" Акк. и РПД ORL A, @Ri 01000110 3 2 1 A ← A ∨ (dir); Дог. "ИЛИ" Акк. и РПД ORL A, @Ri 01000101 3 2 1 A ← A ∨ (dir); Дог. "ИЛИ" Акк. и РПД ORL A, #DAT 01000101 3 2 1 A ← A (+) (dir) ∨ A; ORL dir, A 01000010 3 2 1	$BA \leftarrow A * B;$ Умножение A на B,	MUL AB	10100100	1	1	4
A ← A & Rn; Лог. "И" Акк. и РОНа ANL A,Rn 01011rrr 1 1 1 A ← A & (Ri); Лог. "И" Акк. и РПД ANL A,@Ri 0101011i 1 1 1 A ← A & (dir); Лог. "И" Акк. и РПД ANL A,dir 01010101 3 2 1 A ← A & #DAT; Лог. "И" РПД и Акк ANL dir, #DAT 01010010 3 2 1 (dir) ← (dir) & A; Лог. "ИЛИ" Акк. и РОНа ORL A,Rn 01010011 7 3 2 A ← A ∨ Rn; Лог. "ИЛИ" Акк. и РОНа ORL A,@Ri 01000111 1 1 1 A ← A ∨ (Ri); Лог. "ИЛИ" Акк. и РПД ORL A,@Ri 01000111 1 1 1 A ← A ∨ (dir); Лог. "ИЛИ" Акк. и РПД ORL A, #DAT 01000101 3 2 1 A ← A ∨ (dir); Лог. "ИЛИ" Акк. и РПД ORL A, #DAT 01000101 3 2 1 (dir) ← (dir) ∨ А; ORL dir, A 01000100 2 2 1 (dir) ← (dir) ∨ #DAT; ORL dir, #DAT 01000011 7 3	$A.B \leftarrow A / B;$ Деление A на B,	DIV AB	10000100	1	1	4
A ← A & (Ri); Лог."И" АКК. И РПД ANL A,@Ri 0101011i 1 1 A ← A & (dir); Лог."И" АКК. И РПД ANL A,dir 01010101 3 2 1 A←A & #DAT; Лог."И" АКК. И РПД ANL A,#DAT 01010100 2 2 1 (dir) ← (dir) & A; Лог."И" РПД И АКК ANL dir, #DAT 01010011 7 3 2 A ← A ∨ Ri; Лог."ИЛИ" АКК. И РОНа ORL A, Rn 01000111 1 1 1 A ← A ∨ (Ri); Лог."ИЛИ" АКК. И РОНД ORL A, @Ri 01000101 3 2 1 A ← A ∨ (Ri); Лог."ИЛИ" АКК. И РПД ORL A, dir 01000101 3 2 1 A ← A ∨ (dir); Лог."ИЛИ" АКК. И РПД ORL A,#DAT 01000101 3 2 1 (dir) ← (dir) ∨ A; ORL dir, A 01000010 2 2 1 (dir) ← (dir) ∨ #DAT; ORL dir, A 01000011 7 3 2 A ← A (+) (Ri); XRL A, @Ri 01100111 1 1 1		ANI. A Rn	01011rrr	1	1	1
A ← A & (dir); Лог."И" АКК. и РПД ANL A,dir 01010101 3 2 1 A←A & #DAT; Лог."И" АКК. и #DAT ANL A,#DAT 01010100 2 2 1 (dir) ← (dir) & A; Лог."И" РПД и АКК ANL dir, A 01010010 3 2 1 (dir) ← (dir) & #DAT; ANL dir, #DAT 01010011 7 3 2 A ← A ∨ Rn; Лог."ИЛИ" АКК. и РОНа ORL A,Rn 01000111 1 1 1 A ← A ∨ (Ri); Лог."ИЛИ" АКК. и РОНД ORL A,@Ri 01000101 3 2 1 A ← A ∨ (dir); Лог."ИЛИ" АКК. и РПД ORL A, dir 01000101 3 2 1 A ← A ∨ #DAT; ORL A,#DAT 01000100 2 2 1 (dir) ← (dir) ∨ A; ORL dir, A 01000010 3 2 1 (dir) ← (dir) ∨ #DAT; ORL dir, #DAT 01000011 7 3 2 A ← A (+) (Ri); XRL A, @Ri 01100111 1 1 1 A ← A (+) (dir); XRL A, dir 01100101 3	·		1			
А←А & #DAT; Лог."И" АКК. И #DAT ANL A,#DAT 010101000 2 2 1 (dir) ← (dir) & A; Лог."И" РПД и АКК ANL dir, A 01010010 3 2 1 (dir) ← (dir) & #DAT; ANL dir,#DAT 01010011 7 3 2 A ← A ∨ Ri; Лог."ИЛИ" АКК. И РОНа ORL A,Rn 01001rr 1 1 1 A ← A ∨ (Ri); Лог."ИЛИ" АКК. И РПД ORL A,@Ri 0100011i 1 1 1 A ← A ∨ (dir); Лог."ИЛИ" АКК. И РПД ORL A, dir 01000101 3 2 1 (dir) ← (dir) √ A; ORL dir, A 01000100 2 2 1 (dir) ← (dir) ∨ #DAT; ORL dir, A 01000011 7 3 2 A ← A (+) Rn;"Искл.ИЛИ" АКК. И РОН XRL A, Rn 01101rrr 1 1 1 A ← A (+) (Ri); XRL A, @Ri 01100111 1 1 1 A ← A (+) (Gir); XRL A, @Ri 01100101 3 2 1 A ← A (+) (Hir); XRL A, @Ri 01100101 3		·	1			
(dir) ← (dir) & A; Лог."И" РПД и Акк ANL dir, A 01010010 3 2 1 (dir) ← (dir) & #DAT; ANL dir, #DAT 01010011 7 3 2 А ← A ∨ Rn; Лог."ИЛИ" Акк. и РОНа ORL A,Rn 010001rr 1 1 1 А ← A ∨ (Ri); Лог."ИЛИ" Акк. и РПД ORL A,@Ri 01000101 3 2 1 А ← A ∨ (dir); Лог."ИЛИ" Акк. и РПД ORL A, #DAT 01000100 3 2 1 А ← A ∨ #DAT; ORL A, #DAT 01000100 2 2 1 (dir) ← (dir) ∨ A; ORL dir, A 01000010 3 2 1 (dir) ← (dir) ∨ #DAT; ORL dir, BDAT 01000011 7 3 2 A ← A (+) Rn; "Искл.ИЛИ" Акк. и РОН XRL A, Rn 01101rrr 1 1 1 A ← A (+) (Ri); XRL A, @Ri 01100111 1 1 1 A ← A (+) (#DAT; XRL A, #DAT 01100100 2 2 1 (dir) ← (dir) (+) A; XRL A, #DAT 01100010 3 <td< td=""><td></td><td></td><td></td><td>_</td><td></td><td></td></td<>				_		
(dir) ← (dir) & #DAT; ANL dir, #DAT 01010011 7 3 2 A ← A ∨ Rn; Лог. "ИЛИ" Акк. и РОНа ORL A,Rn 01001rrr 1 1 1 A ← A ∨ (Ri); Лог. "ИЛИ" Акк. и РПД ORL A,@Ri 0100011i 1 1 1 A ← A ∨ (dir); Лог. "ИЛИ" Акк. и РПД ORL A, dir 01000101 3 2 1 A ← A ∨ #DAT; ORL A, #DAT 01000100 2 2 1 (dir) ← (dir) ∨ A; ORL dir, A 01000010 3 2 1 (dir) ← (dir) ∨ #DAT; ORL dir, #DAT 01000011 7 3 2 A ← A (+) Rn; "Искл. ИЛИ" Акк. и РОН XRL A, Rn 01101rrr 1 1 1 A ← A (+) (Ri); XRL A, @Ri 0110011i 1 1 1 A ← A (+) (dir); XRL A, dir 01100100 2 2 1 (dir) ← (dir) (+) A; XRL A, #DAT 01100100 2 2 1 (dir) ← (dir) (+) #DAT; XRL A; 01100011 7 3	·	•	+ +			
A ← A ∨ Rn; Лог."ИЛИ" Акк. и РОНа ORL A,Rn 01001rrr 1 1 1 A ← A ∨ (Ri); Лог."ИЛИ" Акк. и РПД ORL A,@Ri 0100011i 1 1 1 A ← A ∨ (dir); Лог."ИЛИ" Акк. и РПД ORL A, dir 01000101 3 2 1 A ← A ∨ #DAT; ORL A,#DAT 01000100 2 2 1 (dir) ← (dir) ∨ A; ORL dir, A 01000010 3 2 1 (dir) ← (dir) ∨ #DAT; ORL dir, #DAT 01000011 7 3 2 A ← A (+) Rn; "Искл.ИЛИ" Акк. и РОН XRL A, Rn 01101rrr 1 1 1 A ← A (+) (Ri); XRL A, @Ri 0110011i 1 1 1 A ← A (+) (dir); XRL A, dir 01100101 3 2 1 A ← A (+) #DAT; XRL A,#DAT 01100100 2 2 1 (dir) ← (dir) (+) A; XRL dir,A 01100010 3 2 1 (dir) ← (dir) (+) #DAT; XRL dir,A 01100011 7 3 2		,	+			
A ← A ∨ (Ri); Лог."ИЛИ" Акк. и РПД ORL A,@Ri 0100011i 1 <t< td=""><td></td><td>·</td><td>1</td><td>1</td><td></td><td></td></t<>		·	1	1		
A ← A ∨ (dir);Лог."ИЛИ" Акк. и РПД ORL A, dir 01000101 3 2 1 A ← A ∨ #DAT; ORL A,#DAT 01000100 2 2 1 (dir) ← (dir) ∨ A; ORL dir, A 01000010 3 2 1 (dir) ← (dir) ∨ #DAT; ORL dir,#DAT 01000011 7 3 2 2 A←A (+) Rn;"Искл.ИЛИ" Акк. и РОН XRL A, Rn 01101rrr 1 1 1 1 A ← A (+) (Ri); XRL A, @Ri 01100101 3 2 1 A ← A (+) (dir); XRL A, dir 01100101 3 2 1 A ← A (+) #DAT; XRL A,#DAT 01100100 2 2 1 (dir) ← (dir) (+) A; XRL dir,A 01100010 3 2 1 (dir) ← (dir) (+) #DAT; XRL dir,#DAT 01100011 7 3 2 A ← 0; Сброс Аккумулятора CLR A 11100100 1 1 1 1 A ← ^ A; Инверсия Аккумулятора CPL A 11110100 1 1 1 1 Циклический сдвиг влево Акк. RL A 00100011 1 1 1 1 Цикл.сдвиг влево Акк. через перенос RLC A 00110011 1 1 1 1 Циклический сдвиг вправо Акк. RR A 000000011 1 1 1 1		,				
A ← A ∨ #DAT; ORL A,#DAT 01000100 2 2 1 (dir) ← (dir) ∨ A; ORL dir, A 01000010 3 2 1 (dir) ← (dir) ∨ #DAT; ORL dir,#DAT 01000011 7 3 2 A←A (+) Rn;"Искл.ИЛИ" Акк. и РОН XRL A, Rn 01101rrr 1 1 1 A ← A (+) (Ri); XRL A, @Ri 01100111 1 1 1 A ← A (+) (dir); XRL A, dir 01100101 3 2 1 A ← A (+) #DAT; XRL A,#DAT 01100100 2 2 1 (dir) ← (dir) (+) A; XRL dir,A 01100010 3 2 1 (dir) ← (dir) (+) #DAT; XRL dir,A 01100011 7 3 2 A ← 0; Сброс Аккумулятора CLR A 11100100 1 1 1 A ← ~A; Инверсия Аккумулятора CPL A 11110100 1 1 1 Циклический сдвиг влево Акк. RL A 00100011 1 1 1 Циклический сдвиг вправо Акк. RR A 000000011 1 1			1		2	
(dir) ← (dir) ∨ A; ORL dir, A 01000010 3 2 1 (dir) ← (dir) ∨ #DAT; ORL dir, #DAT 01000011 7 3 2 A←A (+) Rn; "Искл.ИЛИ" Акк. и РОН XRL A, Rn 01101rrr 1 1 1 A ← A (+) (Ri); XRL A, @Ri 0110011i 1 1 1 A ← A (+) (dir); XRL A, dir 01100101 3 2 1 A ← A (+) #DAT; XRL A, #DAT 01100100 2 2 1 (dir) ← (dir) (+) A; XRL dir, A 01100010 3 2 1 (dir) ← (dir) (+) #DAT; XRL dir, #DAT 01100011 7 3 2 A ← 0; Сброс Аккумулятора CLR A 11100100 1 1 1 А ← ~A; Инверсия Аккумулятора CPL A 11110100 1 1 1 Циклический сдвиг влево Акк. RL A 00110011 1 1 1 Циклический сдвиг вправо Акк. RR A 00000011 1 1 1		·	+	2	2	1
(dir) ← (dir) ∨ #DAT; ORL dir,#DAT 01000011 7 3 2 А←А (+) Rn;"Искл.ИЛИ" Акк. и РОН XRL A, Rn 01101rrr 1 1 1 А ← A (+) (Ri); XRL A, @Ri 01100101 1 1 1 A ← A (+) (dir); XRL A, dir 01100101 3 2 1 A ← A (+) #DAT; XRL A,#DAT 01100100 2 2 1 (dir) ← (dir) (+) A; XRL dir,A 01100010 3 2 1 (dir) ← (dir) (+) #DAT; XRL dir,#DAT 01100011 7 3 2 A ← 0; Сброс Аккумулятора CLR A 11100100 1 1 1 А ← ~A; Инверсия Аккумулятора CPL A 11110100 1 1 1 Циклический сдвиг влево Акк. RL A 00100011 1 1 1 Циклический сдвиг вправо Акк. RR A 00000011 1 1 1			+ +			
$A \leftarrow A (+) Rn;$ "Искл.ИЛИ" Акк. и РОН XRL A, Rn 01101rrr 1 1 1 1 $A \leftarrow A (+) (Ri);$ XRL A, @Ri 0110011i 1 1 1 1 $A \leftarrow A (+) (dir);$ XRL A, dir 01100101 3 2 1 $A \leftarrow A (+) \#DAT;$ XRL A,#DAT 01100100 2 2 1 $A \leftarrow A (+) \#DAT;$ XRL dir,A 01100100 3 2 1 $A \leftarrow A (+) \#DAT;$ XRL dir,A 01100010 3 2 1 $A \leftarrow A (+) \#DAT;$ XRL dir,BDAT 01100011 7 3 2 $A \leftarrow A (+) \#DAT;$ XRL dir,BDAT 01100011 7 3 2 $A \leftarrow A (+) \#DAT;$ XRL dir,BDAT 01100011 7 3 1 1 1 $A \leftarrow A (+) \#DAT;$ XRL A,#DAT 01100100 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		· · · · · · · · · · · · · · · · · · ·	+	7	3	
$A \leftarrow A (+) (Ri);$ XRL A, @Ri 0110011i 1 1 1 1 A $\leftarrow A (+) (dir);$ XRL A, dir 01100101 3 2 1 1 XRL A, #DAT 01100100 2 2 1 1 (dir) \leftarrow (dir) (+) A; XRL dir, A 01100010 3 2 1 1 (dir) \leftarrow (dir) (+) #DAT; XRL dir, BDAT 01100011 7 3 2 1 1 (dir) \leftarrow (Cfpoc Аккумулятора CLR A 11100100 1 1 1 1 1 1 1 1 1 1 1 1 1 1			01101rrr	1	1	
$A \leftarrow A (+) (dir);$ XRL A, dir 01100101 3 2 1 $A \leftarrow A (+) \#DAT;$ XRL A,#DAT 01100100 2 2 1 $A \leftarrow A (+) \#DAT;$ XRL dir,A 01100010 3 2 1 $A \leftarrow A (+) \#DAT;$ XRL dir,A 01100010 3 2 1 $A \leftarrow A (+) \#DAT;$ XRL dir,#DAT 01100011 7 3 2 $A \leftarrow A (+) \#DAT;$ XRL dir,#DAT 01100011 7 3 2 $A \leftarrow A (+) \#DAT;$ XRL dir,#DAT 01100011 7 3 1 1 1 $A \leftarrow A (+) \#DAT;$ XRL dir,#DAT 01100011 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	` ' '	•	0110011i	1	1	1
$A \leftarrow A (+) \#DAT;$ XRL A,#DAT 01100100 2 2 1 1 (dir) \leftarrow (dir) (+) A; XRL dir,A 01100010 3 2 1 1 (dir) \leftarrow (dir) (+) $\#DAT;$ XRL dir,#DAT 01100011 7 3 2 1 \rightarrow A \leftarrow 0; Сброс Аккумулятора CLR A 11100100 1 1 1 1 \rightarrow А \leftarrow A; Инверсия Аккумулятора CPL A 11110100 1 1 1 1 1 1 1 1 1 1 1 1 1 1		,	01100101	3	2	1
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$,	+	2		
(dir) \leftarrow (dir) (+) #DAT;XRL dir,#DAT01100011732A \leftarrow 0;Сброс АккумулятораCLR A11100100111A \leftarrow $^{\sim}$ A;Инверсия АккумулятораCPL A11110100111Циклический сдвиг влево Акк.RL A00100011111Цикл. сдвиг влево Акк. через переносRLC A00110011111Циклический сдвиг вправо Акк.RR A00000011111	` /		+			
$A \leftarrow 0$; Сброс Аккумулятора CLR A 11100100 1 1 1 1 $A \leftarrow ^{\sim}A$; Инверсия Аккумулятора CPL A 11110100 1 1 1 1 Циклический сдвиг влево Акк. RL A 00100011 1 1 1 1 Цикл. сдвиг влево Акк. через перенос RLC A 00110011 1 1 1 1 Циклический сдвиг вправо Акк. RR A 00000011 1 1 1 1			+ +	7	3	
A ← ~A; Инверсия Аккумулятора CPL A 11110100 1 1 1 Циклический сдвиг влево Акк. RL A 00100011 1 1 1 Цикл.сдвиг влево Акк. через перенос RLC A 00110011 1 1 1 Циклический сдвиг вправо Акк. RR A 00000011 1 1 1			+	1		
Циклический сдвиг влево Акк. RL A 00100011 1 1 1 1 Цикл.сдвиг влево Акк. через перенос RLC A 00110011 1 1 1 1 Циклический сдвиг вправо Акк. RR A 00000011 1 1 1 1			 			
Цикл.сдвиг влево Акк. через перенос RLC A 00110011 1 1 Циклический сдвиг вправо Акк. RR A 00000011 1 1 1			 			
Циклический сдвиг вправо Акк. RR A 00000011 1 1 1			1			
	Цикл.сдвиг вправо Акк.через перенос	RRC A	00010011	1	1	1

Таблица 10 - ОПЕРАЦИИ С БИТАМИ

Комментарии	Мнемокод	КОП	ТК	Б	МЦ
$C \leftarrow 0;$ Сброс флага C	CLR C	11000011	1	1	1
$C \leftarrow 1;$ Установка флага C	SETB C	11010011	1	1	1
$C \leftarrow {^{\sim}C};$ Инверсия флага C	CPL C	10110011	1	1	1
(bit) \leftarrow 0; Сброс прямоадресуем. бита	CLR bit	11000010	4	2	1
(bit) ← 1; Установка "бита"	SETB bit	11010010	4	2	1
(bit) ← ~(bit); Инверсия "бита"	CPL bit	10110010	4	2	1
$C \leftarrow C \& (bit);$ Лог."И" C и "бита"	ANL C,bit	10000010	4	2	2
$C \leftarrow C \& \tilde{\ }(bit); "И" C и инверс.бита$	ANL C,/bit	10110000	4	2	2
$C \leftarrow C \lor (bit);$ Лог."ИЛИ" C и бита	ORL C,bit	01110010	4	2	2
$C \leftarrow C \lor \tilde{\ }$ (bit); Лог."ИЛИ" С и инверсии прямоадресуемого бита	ORL C,/bit	10100000	4	2	2
С ← (bit); Пересылка из прямоад– ресуемого бита во флаг С	MOV C,bit	10100010	4	2	1
(bit) ← C; Пересылка из С в "бит"	MOV bit,C	10010010	4	2	2

Таблица 11 – КОМАНДЫ УСЛОВНЫХ ПЕРЕХОДОВ

Комментарии	Мнемокод	КОП	ТК	Б	МЦ
$PC \leftarrow PC + 2 + rel, ecли A = 0$	JZ rel	01100000	5	2	2
$PC \leftarrow PC + 2 + rel, ecли A <> 0$	JNZ rel	01110000	5	2	2
$PC \leftarrow PC + 2 + rel, $ если флаг $C = 1$	JC rel	01000000	5	2	2
$PC \leftarrow PC + 2 + rel, $ если флаг $C = 0$	JNC rel	01010000	5	2	2
$PC \leftarrow PC + 3 + rel, ecлu (bit) = 1$	JB bit,rel	00100000	11	3	2
$PC \leftarrow PC + 3 + rel, ecnu(bit) = 0$	JNB bit,rel	00110000	11	3	2
$PC \leftarrow PC + 3 + rel, ecлu (bit) = 1,$ (bit) $\leftarrow 0$	JBC bit,rel	00010000	11	3	2
PC ← PC + 3 + rel, если A<>#DAT, C ← 1, если A < #DAT, C ← 0, если A > #DAT	CJNE A, #DAT, rel	10110100	10	3	2
PC ← PC + 3 + rel, если Rn<>#DAT, C ← 1, если Rn < #DAT, C ← 0, если Rn > #DAT	CJNE Rn, #DAT, rel	10111rrr	10	3	2
РС←РС + 3 + rel, если(@Ri)<>#DAT, С ← 1, если (@Ri) < #DAT, С ← 0, если (@Ri) > #DAT	CJNE @Ri, #DAT, rel	1011011i	10	3	2
$PC \leftarrow PC + 3 + rel, ecли A <> (dir),$ $C \leftarrow 1, ecли A < (dir),$ $C \leftarrow 0, ecли A > (dir)$	CJNE A, dir, rel	10110101	8	3	2
$PC \leftarrow PC + 2 + rel, ecлu Rn - 1 <> 0$	DJNZ Rn, rel	11011rrr	5	2	2
$PC \leftarrow Pc + 3 + rel, ecлu (dir) - 1 <> 0$	DJNZ dir,rel	11010101	8	3	2

Комментарии	Мнемокод	КОП	ТК	Б	МЦ
PC[0_15]←16ADR; Длинный переход	LJMP 16ADR	00000010	12	3	2
PC[0_11] ← 11ADR; Переход внутри страницы в 2 Кбайта	AJMP 11ADR	sss00001	6	2	2
$PC \leftarrow PC + 2 + rel;$ Относит.переход	SJMP rel	10000000	5	2	2
PC ← A + DPTR; Косвенный относительный переход	JMP @A+DPTR	01110011	1	1	2
$(SP) \leftarrow PC + 3; PC[0_15] \leftarrow 16ADR;$ Длинный вызов подпрограммы	LCALL 16ADR	00010010	12	3	2
(SP) ← $PC + 2$; $PC[0_10]$ ← $11ADR$; Вызов подпр. внутри страницы в $2K6$	ACALL 11ADR	sss10001	6	2	2
$PC \leftarrow (SP)$; Возврат из подпрограммы	RET	00100010	1	1	2
PC ← (SP); Возврат из подпро- граммы обработки прерываний	RETI	00110010	1	1	2
$PC \leftarrow PC + 1;$ Холостая команда	NOP	00000000	1	1	1




Рис. 4 – Ввод и отображение информации в МКС на основе MCS-51

В таблицах 8...12 введены обозначения:

- КОП бинарный код операции (команды);
- ТК тип команды (см. рис. 2);
- Б количество байт в команде;
- МЦ количество машинных циклов ($T_{MЦ} = 12 / Ft$) для выполнения каждой команды

3 АППАРАТНАЯ РЕАЛИЗАЦИЯ МИКРОКОНРОЛЛЕРНЫХ СИСТЕМ

Сложные микроконтроллерные системы могут состоять только из одного микроконтроллера (см. рис.4). Дополнительные элементы выполняют функции усилителей мощности (для управления светодиодными семисегментными индикаторами) или преобразователей уровней сигналов.

На выходе порта P2 формируются сигналы типа «бегущий нуль» для динамического управления индикаторами и сканирования столбцов матрицы клавиатуры.




Рис. 5 – Расширение памяти программ и памяти данных MCS-51

При расширении памяти программ или памяти данных, кроме собственно чипов памяти, необходим дополнительный параллельный регистр (см. рис. 5) для запоминания младшего байта адреса с выходов порта РО. После этого микроконтроллер обменивается с внешней памятью одним байтом данных по линиям порта РО. Запоминать старший байт адреса с выходов порта Р2 не нужно, потому что адресная информация на этих выводах не изменяется во время всего цикла обмена

4.1 ТАЙМЕРЫ / СЧЕТЧИКИ ВНЕШНИХ СОБЫТИЙ

Два программируемых 16-ти битовых таймера/счетчика (T/C 0 и T/C 1) могут быть использованы в качестве таймеров или счетчиков внешних событий. При работе в качестве таймера содержимое Т/С инкрементируется в каждом машинном цикле, т. е. через каждые 12 периодов резонатора. При работе в качестве счетчика содержимое Т/С инкрементируется под воздействием перехода "1-0" внешнего входного сигнала, подаваемого на соответствующий вывод (Т0 или Т1). Максимальная входная частота счетчиков: Ft / 24.

РЕЖИМЫ РАБОТЫ Т/С определяются кодом, записанным в РЕГИСТР РЕЖИМОВ Т/С (TMOD):

РЕГИСТР РЕЖИМОВ ТАЙМЕРОВ / СЧЕТЧИКОВ (ТМОО)

Прямой адрес TMOD: dir - 89H.

Таблица 13 – *Выбор режимов таймеров / счетчиков (*TMOD)

Биты TMOD	Обозна- чение	Выбој	Выбор режима				
0, 1	M0, M1	Определяют один из 4-х	режи	имов	работы, отд	цельно	
4, 5		для Т/С 1 и Т/С 0:	M1	M0	Режим		
			0	0	0		
			0	1	1		
			1	0	2		
			1	1	3		
	C/~T ()	0					
2	C/~T 0	Определяет работу отдел	ьно д	іля ка	ждого счет	чика в	
6	C/~T 1	режиме:					
		$C/^{\sim}T = 0$ – таймера;					
		$C/\tilde{T} = 1$ — счетчика внешних событий.					
3	GATE 0	Разрешает управлять счетчиком от внешнего вывода					
7	GATE 1	(~INT0 – для T/C 0, ~INT1 – для T/C 1):					
		GATE = 0 – управлени	GATE = 0 – управление запрещено,				
		GATE = 1 - управлент	ие раз	реше	HO.		

РЕГИСТР УПРАВЛЕНИЯ/СТАТУСА Т/С и внешними прерываниями (TCON) предназначен для приема и хранения кодов управляющего слова.

РЕГИСТР УПРАВЛЕНИЯ/СТАТУСА Т/С И ВНЕШНИМИ ПРЕРЫВАНИЯМИ (TCON)

dir – 88h. Прямой байтовый адрес TCON:

Допускается адресация отдельных бит TCON: bit – 88h_8Fh.

Адрес: bit **TCON**

7	6	5	4	3	2	1	0
8Fh	8Eh	8Dh	8Ch	8Bh	8Ah	89h	88h
TF 1	TR 1	TF 0	TR 0	IE 1	IT 1	IE 0	IT 0

Таблица 14 – *Назначение битов ТСОN*

Биты	Обоз-					
TMOD	на-	Назначение разрядов TCON				
	чение					
5	TF 0	Флаги переполнения Т/С, устанавливаются аппаратно				
7	TF 1	при переполнении соответствующего Т/С (переходе из				
		состояния «все единицы» в состояние «все нули»).				
		Если прерывание от соответствующего Т/С разрешено,				
		то установка флага ТГ вызовет прерывание. Флаги ТГ				
		0 или TF 1 сбрасываются аппаратно при передаче				
		управления подпрограмме обработки соответствую-				
		щего прерывания				
4	TR 0	Разрешение счета отдельно для каждого Т/С:				
6	TR 1	TR = 0 – счет остановлен,				
		TR = 1 – разрешение счета.				
1	IE 0	Флаги запроса внешних прерываний по входам ~INT0				
3	IE 1	и ~INT1 соответственно; устанавливаются аппаратно				
		(от внешних устройств) или программно и вызывают				
		подпрограмму обработки прерываний. Если прерыва-				
		ние вызвано по фронту сигнала, эти флаги сбрасыва-				
		ются аппаратно при переходе к подпрограмме. Если				
		прерывание было вызвано низким уровнем на входе				
		~INT0 (~INT1), то сброс флага должна выполнять под-				
		программа обслуживания прерывания, воздействуя на				
		источник прерывания для снятия запроса.				
0	IT 0	Управление видом прерывания отдельно по входам				
2	IT 1	~INT 0 или ~INT 1 :				
		IT = 0 — прерывание по уровню (низкому),				
		IT = 1 − прерывание по фронту «1–0»				

РЕЖИМ РАБОТЫ «0» (М0=0, М1=0) функционально совместим с таймером/счетчиком микроконтроллера MCS-48. Деление импульсов Машинных Циклов (МЦ) на 32 выполняют 5 младших разрядов регистров TL 0, TL 1.

Логика работы в РЕЖИМЕ 0 на примере T/C 0 показана на рис. 6 Для T/C 1 логика работы аналогична.




Рис. 6 - Логика работы Т/С 0 в РЕЖИМЕ 0 (в РЕЖИМЕ 1 Т<math>L 0 - 8 бит)

Счет начинается при установке бита $TR\ 0$ регистра TCON в состояние «1». (Если бит TR=0, то регистры соответствующих таймеров/ счетчиков TH и TL могут использоваться как дополнительные POHы).

Установка бита GATE в единичное состояние позволяет в режиме внутреннего таймера измерять длительность импульсного сигнала, подаваемого на вход внешнего прерывания ~INT.




Рис. 7 – Логика работы Т/С 0 в РЕЖИМЕ «2»

РЕЖИМ РАБОТЫ «**1**» (M0=1, M1=0) аналогичен РЕЖИМУ «0». Отличие состоит в том, что таймерные регистры TL, TH - 16-ти разрядные.

РЕЖИМ РАБОТЫ «2» (М0=0, М1=1) представляет собой 8-ми разрядный делитель TL 0 (или TL 1) с переменным (программируемым) коэффициентом деления. При каждом переполнении 8-ми разрядного счетчика TL 0 устанавливается флаг TF 0 и происходит перезагрузка счетчика TL 0 из регистра TH 0 (рис. 7). Для T/C 1 логика работы аналогична.

РЕЖИМ РАБОТЫ «3» различный для T/C 0 и T/C 1.

Счетчик Т/С 1 бессмысленно программировать в режиме «3», потому что он будет заблокирован (сохраняет свое текущее значение).

Счетчик T/C 0 в РЕЖИМЕ «3» представляет собой два независимых 8-ми разрядных счетчика TL 0 и TH 0.

TL 0 может работать в режиме таймера и в режиме счетчика. За ним сохраняются все биты управления T/C 0 и входные сигналы T0, T1NT0 (см. рис. 8). TH 0 может работать только в режиме таймера, использует бит включения T1 и выставляет флаг переполнения T5 (рис. 8).

Этот режим позволяет реализовать два восьмибитовых таймера из T/C 0, если T/C 1 уже занят — формирует частоту обмена для последовательного интерфейса (последовательного порта).




Рис. 8 - Логика работы Т/С 0 в РЕЖИМЕ «3»

4.2 РЕЖИМЫ ПРЕРЫВАНИЯ МИКРОКОНТРОЛЛЕРОВ MCS-51

Запросы от внешних прерываний $^{\sim}$ INT0, $^{\sim}$ INT1 фиксируются в триггерах IE0, IE1 Регистра Управления T/C и внешними прерываиями (TCON). Установка этих триггеров осуществляется низким уровнем на входах $^{\sim}$ INT0, $^{\sim}$ INT1 (если сброшены биты IT0 = 0, IT1 = 0 регистра TCON), или по фронту «1-0» (если биты установлены: IT 0 = 1, IT 1 = 1).

Запросы прерываний от Таймеров/Счетчиков фиксируются в триггерах TF0, TF1 регистра управления TCON.

Запрос прерывания последовательного порта вызывается установкой флага прерывания приемника RI или флага прерывания передатчика TI в регистре SCON. В отличие от всех остальных флагов, RI и TI сбрасываются только программным путем (обычно в пределах подпрограммы обработки прерывания, где определяется: какому из флагов RI или TI соответствует прерывание).

Все перечисленные флаги прерываний : IE0, IE1, TF0, TF1, RI, TI — могут быть установлены (или сброшены) программно и вызвать соответствующие прерывания.

Прерывание по каждому из перечисленных источников может быть разрешено или запрещено установкой или сбросом соответствующего бита в РЕГИСТРЕ МАСКИ (Разрешения) ПРЕРЫВАНИЙ – (IE):

РЕГИСТР МАСКИ (РАЗРЕШЕНИЯ) ПРЕРЫВАНИЙ – (ІЕ)

Прямой байтовый адрес IE: dir - 0A8h. Допускается адресация отдельных бит IE: bit - 0A8h 0AFh.

Адрес : bit IE

/	6	5	4	3	2	1	O
0AFh			0ACh	0ABh	0AAh	0A9h	0A8h
EA			ES	ET 1	EX 1	ET 0	EX 0

- EA управление всеми источниками прерываний; если EA = 0 все прерывания запрещены; если EA = 1 прерывания могут быть разрешены индивидуально;
- ES = 1 разрешение прерывания от последовательного порта, при ES = 0 запрещение прерывания;
- ET 1 = 1 разрешение прерывания от T/C 1; ET 1 = 0 запрет;
- EX 1 = 1 разрешение прерывания от внешнего источника "INT1, при EX1 = 0 запрет;
- ET 0 = 1 разрешение прерывания от T/C 0; ET 0 = 0 запрет;
- EX 0 = 1 разрешение прерывания от внешнего источника "INT0, при EX 0 = 0 запрет.

РЕГИСТР ПРИОРИТЕТОВ ПРЕРЫВАНИЙ – ІР предназначен для установки уровня приоритета прерывания для каждого из пяти источников прерываний :

- PS установка уровня приоритета прерывания от последовательного порта;
- РТ1 установка уровня приоритета прерывания от Т/С 1;
- PX1 установка уровня приоритета прерывания от внешнего источника ~INT1;
- РТО установка уровня приоритета прерывания от Т/С 0;
- PX0 установка уровня приоритета прерывания от внешнего источника ~INT0.

РЕГИСТР ПРИОРИТЕТОВ ПРЕРЫВАНИЙ – ІР

Прямой байтовый адрес IP: dir - 0B8h. Допускается адресация отдельных бит IP: $bit - 0B8h_0BFh$.

	7	6	5	4	3	2	1	0
Адрес: bit				0BCh	0BBh	0BAh	0B9h	0B8h
IP				PS	PT 1	PX 1	PT 0	PX 0

Наличие в разряде регистра IP «1» устанавливает для соответствующего источника высокий уровень приоритета, а наличие «0» — низкий уровень приоритета.

Программа обработки прерывания с низким уровнем приоритета может быть прервана запросом прерывания с высоким уровнем приоритета, но не может быть прервана другим запросом прерывания с низким уровнем приоритета. Программа обработки прерывания с высоким уровнем приоритета не может быть прервана никаким другим запросом прерывания.

Если два запроса с разными уровнями приоритета приняты одновременно, сначала будет обслужен запрос с высоким уровнем приоритета.

Если одновременно приняты запросы с одинаковым уровнем приоритета, обработка их будет производиться в порядке, задаваемом последовательностью внутреннего опроса флагов прерываний. Таким образом, в пределах одного приоритетного уровня существует еще одна структура приоритетов (табл. 15):

При переходе по вектору на подпрограмму обработки прерывания аппаратно запрещаются все прерывания с уровнем приоритета, равным (или меньшим) уровню приоритета обслуживаемого прерывания.

Таблица 15 – Приоритеты внутри одного уровня и векторы прерываний

	Приоритет	Векторы прерываний в
R ИН.	внутри	адресном пространстве
	уровня	Прогр. Памяти
Внешнее прерывание ~INT 0		0003h
T/C 0	1	000Bh
	~INT 0	ния внутри уровня <u>~INT 0</u> высший

Внешнее прерывание ~INT 1		0013h
Таймер/Счетчик Т/С 1		001Bh
Последовательный порт	низший	0023h

Подпрограмма обслуживания прерывания должна заканчиваться выполнением команды RETI, которая восстанавливает состояние логики прерывания и загружает из стека в счетчик команд (PC) адрес возврата в исходную программу. При использовании команды RET восстанавливается только счетчик команд (PC) из стека. Состояние логики прерывания команда RET не меняет, т. е. сохраняется запрет на прерывания с равным (или меньшим) приоритетом.

4.3 ПОСЛЕДОВАТЕЛЬНЫЙ ИНТЕРФЕЙС МИКРОКОНТРОЛЛЕРОВ MCS-51

Через Универсальный Асинхронный Приемо-Передатчик (УАПП) осуществляется прием и передача информации, представленной последовательным кодом (младиими битами вперед), в полном дуплексном режиме обмена (как у СОМ-порта компьютера). В состав УАПП (или Последовательного Порта) входят:

- принимающий и
- передающий сдвигающие регистры, а также
- специальный буферный регистр (SBUF) приемопередатчика.

Запись байта в буфер SBUF приводит к автоматической перезаписи байта в сдвигающий регистр передатчика и инициирует начало последовательной передачи байта. Наличие буферного регистра приемника SBUF позволяет совмещать операцию чтения ранее принятого байта с последовательным приемом очередного байта. Если к моменту окончания приема байта предыдущий байт не был считан из SBUF, то он будет потерян.

Управление режимами работы УАПП определяется кодом, записанным в РЕГИСТР УПРАВЛЕНИЯ/СТАТУСА ПОСЛЕДОВАТЕЛЬ-НОГО ПОРТА (SCON):

Прямой байтовый адрес SCON: dir - 98h. Допускается адресация отдельных бит SCON: $bit - 98h_-9Fh$.

Адрес : bit SCON

7	6	5	4	3	2	1	0
9Fh	9Eh	9Dh	9Ch	9Bh	9Ah	99h	98h
SM0	SM1	SM2	REN	TB8	RB8	TI	RI

- SM0, SM1 определяют режимы работы УАПП (см. табл. 16);
- SM2 разрешение многопроцессорной работы; (в режимах 2 и 3 при SM2 = 1 бит прерывания R1 не устанавливается, если принятый девятый бит данных RB8 = 0);

- REN разрешение ПРИЕМА последовательных данных:
 - REN = 1 разрешение приема,
 - REN = 0 запрет приема;
- ТВ8 девятый бит передаваемых данных в режимах 2 и 3; устанавливается и сбрасывается программно;
- RB8 девятый бит принятых данных в режимах 2 и 3;
- TI флаг прерывания передатчика; устанавливается аппаратно в конце выдачи 8-го бита в режиме 0 или в начале стоп-бита в других режимах; сбрасывается программой;
- RI флаг прерывания приемника; устанавливается аппаратно в конце приема 8-го бита в режиме 0 или в середине стоп-бита в других режимах; сбрасывается программой.

Таблица 16 - Режимы работы последовательного порта УАПП

SM0,SM1 Режим		Режим	Наименование	Скорость об- мена
0	0	0	Передача и прием 8-ми битовых дан-	Ft / 12
			ных через двунаправленный вывод RxD; через вывод TxD выдаются	
			синхроим-пульсы сдвига	
0	1	1	Передача (через вывод ТхD) и прием	Fov / 16,
			(через вывод RxD): старт-бита (0), 8-	при SMOD=1
			ми битовых данных и стоп-бита (1)	Fov / 32
				при SMOD=0
1	0	2	Передача (через вывод ТхD) и прием	Ft / 32,
			(через вывод RxD): старт-бита (0), 9-	при SMOD=1
			ти битовых данных и стоп-бита (1)	Ft / 64
				при SMOD=0
1	1	3	Передача (через вывод ТхD) и прием	Fov / 16,
			(через вывод RxD): старт-бита (0), 9-	при SMOD=1
			ти битовых данных и стоп-бита (1)	Fov / 32
				при SMOD=0

Fov — частота переполнения T/C1, работающего в режиме таймера или в режиме счетчика внешних событий. (Прерывание от T/C1 должно быть запрещено).

SMOD – старший бит регистра управления мощностью PCON.

В режиме 2 и 3 в многопроцессорных системах один из контроллеров (или IBM PC) играет роль ведущего, а остальные — ведомые. Механизм такой работы аппаратно поддерживается битом SM2 регистра SCON.

Ведущий микроконтроллер посылает вначале посылки «байт адреса». Адрес отличается от данных тем, что его девятый бит установлен в «1», а у данных – девятый бит равен «0». При SM2 = 1 байт адреса вызывает преры-

вание, а байт данных – нет. Микроконтроллер, у которого байт адреса совпал с собственным кодом, сбрасывает бит SM2 и имеет возможность принимать следующие за ним байты данных. Остальные ведомые оставляют бит SM2 установленным и не реагируют на последующие байты данных.

Таблица 17 — Программирование УАПП для стандартных скоростей обмена

Скорость приема/ переда- чи,	Ft, МГц	Регистр SCON Режим УАПП	SCON Ре- гистр Регистр Режим РСОМ дл.		Регистр ТМОD для Т/С 1			Таймер Т/С 1	
Кбод		SM0 SM1	SMOD	C/~T	M1	M0	TH 1	TL 1	
1000	12	0 0							
375	12	1 0	1						
62,5	12	* 1	1	0	1	0	0FFh		
19,2	11,059	* 1	1	0	1	0	0FD		
							h		
9,6	11,059	* 1	0	0	1	0	0FD		
							h		
4,8	11,059	* 1	0	0	1	0	0FA		
							h		
2,4	11,059	* 1	0	0	1	0	0E4h		
1,2	11,059	* 1	0	0	1	0	0E8h		
0,1375	11,059	* 1	0	0	1	0	18h		
0,110	6	* 1	0	0	1	0	72h0		
0,110	12	* 1	0	0	0	1	0FEh	0EBh	

^{* –} бит SM0 = 0 для режима 1 УАПП (8-ми битовые данные), бит SM0 = 1 для режима 3 УАПП (9-ми битовые данные).

РЕГИСТР УПРАВЛЕНИЯ МОЩНОСТЬЮ ПОТРЕБЛЕНИЯ (PCON)

Прямой адрес PCON: dir – 87H.

PCON: SMOD | GF 1 GF0 PD IDL

- SMOD бит удвоения скорости приема/передачи УАПП (см. табл. 16 и табл. 17);
- GF1, GF0 резервные биты, содержат триггеры, доступные по записи и чтению;
- PD бит включения режима микропотребления;
- IDL бит включения режима холостого хода.

5 ДОПОЛНИТЕЛЬНЫЕ ВОЗМОЖНОСТИ МИКРОКОНТРОЛЛЕРОВ ТИПА 8052

Этот микроконтроллер отличается от базовой модели 80С51 наличием внутреннего ОЗУ (РПД) размером 256 байт и третьего таймера-счетчика Т/С 2. Вывод Р1.0 получил альтернативную функцию Т2 (счетный вход Таймера 2), а вывод Р1.1 — альтернативную функцию Т2ЕХ (вход управления фиксацией/перезагрузкой значения Таймера 2). Последовательный порт этих микроконтроллеров может тактироваться от Таймера 2.

Увеличение размера резидентной памяти данных привело к наложению старших 128 байт ОЗУ данных и пространства регистров специальных функций. Поэтому обращение к регистрам специальных функций (RSF) производится с использованием прямой байтовой адресации (как и в базовой модели 80С51), а к старшим 128 байтам РПД — только с использованием косвенной адресации.

К набору регистров специальных функций добавлены регистры данных (TL 2, TH 2), перезагрузки/захвата (RCAP2L, RCAP2H) и управления (T2CON) Таймера 2.

5.1 ТАЙМЕР 2

Таймер 2 представляет собой 16-ти разрядный таймер-счетчик, который может работать в трех режимах:

- в режиме захвата (фиксации) текущего значения Таймера 2;
- в режиме прямого счета с автоперезагрузкой исходного значения (16-ти разрядный счетчик с программируемым коэффициентом деления ДПКД);
- в режиме задающего генератора для последовательного порта.

Шестнадцатиразрядный регистр данных Таймера 2 состоит из младшего байта – TL2 (прямой адрес – 0CCh) и старшего байта TH2 (прямой адрес – 0CDh). Данные для автоперезагрузки хранятся в регистрах: младший байт – RCAP2L (прямой адрес – 0CAh), старший байт – RCAP2H (прямой адрес – 0CBh).

Захват (фиксация) текущего значения из регистров TH2_TL2 осуществляется в регистры RCAP2H_RCAP2L с установкой флага переполнения EXF2. В режиме счетчика с программируемым коэффициентом деления в регистры TH2_TL2 из регистров RCAP2H_RCAP2L перезагружается коэффициент деления (в дополнительном коде).

РЕГИСТРОМ УПРАВЛЕНИЯ является T2CON.

Прямой байтовый адрес T2CON:

dir - 0C8h.

	7	6	5	4	3	2	1	0
T2CON	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2#	CP/RL2#

Таблица 18 – *Функции битов регистра Т2CON*

Имя бита	Функция
TF2	Флаг переполнения Таймера 2. Устанавливается при переходе
	счетчиков из состояния все единицы (0FFFFh) в состояние все ну-
T2CON.7	ли. Должен очищаться программно. Флаг TF2 не устанавливается,
	если RCLK = 1 или TCLK =1.
EXF2	Флаг внешнего события Таймера 2. Устанавливается по спадаю-
	щему фронту на входе T2EX, если EXEN2 = 1. Является запросом
T2CON.6	прерывания от Таймера 2.
RCLK	Бит выбора источника синхрочастоты для приемника последова-
	тельного порта в его режимах 1 и 3. При RCLK =1 источником
T2CON.5	является Таймер 2, при RCLK =0 источником является Таймер 1.
TCLK	Бит выбора источника синхрочастоты для передатчика последо-
	вательного порта в его режимах 1 и 3. При TCLK =1 источником
T2CON.4	является Таймер 2, при TCLK =0 источником является Таймер 1.
EXEN2	Бит разрешения внешнего события Таймера 2.
T2CON.3	
TR2	Бит программного запуска/останова Таймера 2. При TR2 =1 тай-
T2CON.2	мер запускается.
C/T2#	Бит выбора типа событий для Таймера 2. При С/Т2# =1 он работа-
T2CON.1	ет как счетчик внешних событий, при С/Т2# = 0 как таймер.
CP/RL2#	Бит выбора режима работы Таймера 2. При CP/RL2# = 1 по спа-
	дающему фронту на входе T2EX (если EXEN2 = 1) он переходит в
T2CON.0	режим захвата. При CP/RL2# = 0 по спадающему фронту на входе
	T2EX (если EXEN2 = 1) или по переполнению Таймера 2 он пере-
	ходит в режим автоперезагрузки. Если RCLK = 1 или TCLK = 1,
	этот бит игнорируется, а Таймер 2 работает в режиме перезагруз-
	ки по переполнению.

Таймер 2 имеет два флага запроса прерывания: TF2 и EXF2. Оба запроса объединяются логической операцией «ИЛИ» (см. рис. 9 и рис. 10) и обслуживаются с использованием одного вектора прерывания 2Bh. Идентификацию конкретного запроса производит процедура обслуживания прерывания. Флаг TF2 устанавливается при переполнении счетного регистра Таймера 2 (при RCLK = TCLK = 0), а флаг EXF2 устанавливается по спадающему фронту на входе T2EX, если EXEN2 = 1.

СИСТЕМА ПРЕРЫВАНИЙ включает шесть источников запросов – к исходной системе микроконтроллеров 80C51 добавлено прерывание от Таймера 2, которое имеет два флага TF2 и EXF2 с единственным вектором 002Bh (с этого адреса должна начинаться подпрограмма обслуживания прерывания).

Система прерываний микроконтроллеров 8052 обслуживается регистрами IE и IP, в которые включены дополнительные биты: ET2- разрешения прерыванием от Таймера 2 и PT2- приоритет прерывания Таймера 2.




Рис. 9 – Логика работы Таймера 2 в режиме захвата




Рис. 10 – Логика работы Таймера 2 в режиме автоперезагрузки

РЕГИСТР МАСКИ (РАЗРЕШЕНИЯ) ПРЕРЫВАНИЙ 8052 – ІЕ

Прямой байтовый адрес IE: dir - 0A8h.

Допускается адресация отдельных бит IE : $bit - 0A8h_0AFh$.

	7	6	5	4	3	2	1	0
Адрес: bit	0AFh		0ADh	0ACh	0ABh	0AAh	0A9h	0A8h
IE	EA		ET2	ES	ET 1	EX 1	ET 0	EX 0

РЕГИСТР ПРИОРИТЕТОВ ПРЕРЫВАНИЙ 8052 – ІР

Прямой байтовый адрес IP: dir - 0B8h. Допускается адресация отдельных бит IP: bit - 0B8h 0BFh.

Адрес: bit IP

7	6	5	4	3	2	1	0
		0BDh	0BCh	0BBh	0BAh	0B9h	0B8h
		PT2	PS	PT 1	PX 1	PT 0	PX 0

6 ДОПОЛНИТЕЛЬНЫЕ ВОЗМОЖНОСТИ МИКРОКОНТРОЛЛЕРОВ ТИПА 8xC52 / 54 / 58

В этих микроконтроллерах введены два режима пониженного энергопотребления:

Режим холостого хода (Idle) – в этом режиме центральный процессор отключается, а система прерываний, счетчики-таймеры и другие блоки ввода-вывода продолжают функционировать. Счетчик команд, регистры и РПД сохраняют свои значения. Потребляемая мощность в режиме холостого хода составляет 15÷30 % от номинальной.

Одним из двух возможных способов выхода из режима холостого хода является формирование любого разрешенного запроса прерывания. Другим способом выхода из состояния холостого хода является подача активного сигнала на вход RESET.

Режим микропотребления (Power down) — в этом режиме приостанавливается выполнение всех функций микроконтроллера, поскольку прекращает работать синхрогенератор. Состояние РПД сохраняется, а содержимое регистров специальных функций теряется. Выход из состояния микропотребления может быть осуществлен только подачей активного сигнала на вход RESET.

Начиная с микроконтроллеров этой линии **Таймер 2** в режиме автоперезагрузки способен считать как в прямом, так и в обратном направлении. Кроме того, он может использоваться для формирования внешнего сигнала программируемой частоты на выводе порта P1.0.

Для управления Таймером 2 введен дополнительный регистр управления T2MOD.

В структуру микроконтроллеров 8хС54/58 дополнительно введен **вто-рой регистр приоритетов прерываний IPH**, работающий совместно с регистром IP. Это увеличивает число уровней приоритетов для каждого прерывания до четырех.

7 ДОПОЛНИТЕЛЬНЫЕ ВОЗМОЖНОСТИ МИКРОКОНТРОЛЛЕРОВ ТИПА 8xC51FA / 51FB / 51FC

Основным отличием микроконтроллеров 8xC51Fx от предыдущих чипов семейства MCS-51 является наличие блока PCA (programmable counter array). Это блок ввода-вывода, предназначенный для выполнения различных операций счета и определения временных интервалов, в том числе при широтно-импульсной модуляции.

Блок РСА состоит из 16-ти разрядного таймера-счетчика (регистры CL и CH) и пяти 16-ти разрядных модулей фиксации-сравнения. Таймер-счетчик является источником временной базы и счетчиком событий, значения его текущего счета передаются в пять модулей фиксации-сравнения, реализованных на пяти парах регистров CCAPxL-CCAPxH.

Управление работой и режимами таймера-счетчика осуществляется при помощи регистра режима – CMOD и регистра управления – CCON. Режимы работы модулей сравнения-захвата определяются пятью регистрами ССАРМх.

Линии порта Р1 имеют альтернативные функции:

- Р1.2 вход таймера-счетчика внешних событий;
- P1.3 ... P1.7 входы при фиксации, выходы при сравнении и ШИМ для пяти модулей.

Модуль 4 блока РСА может быть запрограммирован на выполнение функции 16-ти разрядного **сторожевого таймера (watchdog timer – WDT).** В этом режиме при совпадении числа в таймере-счетчике с величиной, занесенной предварительно в регистры данных модуля, осуществляется сброс и инициализация микроконтроллера.

У микроконтроллеров 8xC51Fx имеется семь источников прерываний (добавлено прерывание от блока PCA). Система приоритетов прерываний осталась четырехуровневой. Вектор прерываний от блока PCA равен 0033h.

8 МИКРОКОНТРОЛЛЕРЫ ТИПА 8xC51GB

Эта группа объединяет наиболее функционально развитые микроконтроллеры семейства MCS-51. По сравнению с младшими моделями увеличилось число параллельных портов ввода-вывода до шести, количество внешних входных сигналов прерываний увеличилось до восьми, введен второй блок PCA и аппаратно реализован сторожевой таймер. Принципиальным нововведением является включение 8-ми разрядного аналого-цифрового преобразователя.

Расширение набора выполняемых функций потребовало применить корпус с увеличенным количеством выводов (68PLCC).

Набор функциональных возможностей микроконтроллеров типа 8xC51GB:


- 8-ми разрядное АЛУ;
- Внутренняя память программ от 8 до 32 кБайт;
- Внутреннее ОЗУ данных (РПД) 256 байт;
- 6 универсальных программируемых 8-ми разрядных параллельных портов;
- Три 16-ти разрядных программируемых счетчика-таймера:
- Дуплексный последовательный порт с расширенными возможностями;
- Дополнительный последовательный порт SEP;
- Два блока РСА;
- Блок сторожевого таймера;
- Система прерываний: 8 внешних источников, 15 векторов, 4 приоритета прерываний;
- 2 режима пониженного энергопотребления;
- 3 уровня защиты памяти программ;
- Режим отладки ONCE.

9 ПРАКТИЧЕСКИЕ ЗАДАНИЯ ПО ПРОГРАММИРОВАНИЮ MCS-51

ЗАДАНИЕ 1. Переслать содержимое нулевого Банка РОНов в ВПД, начиная с адреса 5000H:

	mov mov mov	PSW, #08h R2, #8 DPTR, #5000h	; Выбор 1-го Банка РОНов ; Счетчик циклов → R2 ; Начальный адрес → DPTR
	mov	R0, #0	; Начальный адрес Банка 0
met:	mov	A, @R0	; Пересылка байта из РОНа
	movx	@DPTR, A	; в ВПД
	inc	DPTR	; Наращивание адреса ВПД
	inc	R0	; Наращивание адреса РПД
	djnz	R2, met	; Уменьшение счетчика и повтор

ЗАДАНИЕ 2. Программа обработки прерываний должна начинаться сохранением в стеке содержимого регистров : ACC, B, PSW, DPTR и переходом к Банку РОНов 1. Перед окончанием подпрограммы восстанавливаются исходные значения регистров :



Возврат в нулевой Банк РОНов происходит при восстановлении из стека PSW.

ЗАДАНИЕ 3. Перевести однобайтовый шестнадцатеричный операнд в двоично-десятичный упакованный формат (ВСD-код). Исходный операнд находится в R5. Результат поместить в R6 (число сотен) и в R5 (десятки, единицы):

```
A. R5
                           ; Пересылка операнда в Акк.
mov
             B, #100
                           ; Делитель 100 \rightarrow B
mov
             AB
                           ; Акк. содержит число сотен
div
             R6, A
                           ; Пересылка числа сотен \rightarrow R6
mov
             A, B
                           ; Пересылка остатка \rightarrow Акк.
mov
             B, #10
                           ; Делитель 10 \rightarrow B
mov
                           ; Десятки \rightarrow Акк., единицы \rightarrow В
div
             AB
                    ; Пересылка десятков в старшую тетраду
swap A
             A, B
                           ; Пересылка единиц \rightarrow Акк.
add
             R5, A
                           ; Пересылка результата \rightarrow R5
mov
```

ЗАДАНИЕ 4. Перевести однобайтовый двоично-десятичный операнд (ВСD-код) в шестнадцатеричный. Исходный операнд находится в R5. Результат поместить в Акк.:

```
A, R5
mov
                         ; Пересылка операнда \rightarrow Акк.
            A, #0Fh
                         ; Выделение младшей тетрады
anl
            A, R5
                         ; Младшую тетраду \rightarrow R5
xch
            A, #0F0h
anl
                         ; Выделение старшей тетрады
swap
                         ; Перестановка тетрад
            A
                         ; Множитель 10 \rightarrow B
            B, #10
mov
            AB
                         ; Десятки исходного числа → А
mul
add
            A, R5
                         ; Результат \rightarrow Акк.
```

ЗАДАНИЕ 5. Рассчитать 5 значений функции $Y = 7 * x^2 + 15$. (x - из-меняется от 3 с шагом 2). Результат разместить в РПД, начиная с адреса 40h. В память последовательно поместить младший байт результата, затем – старший байт.

	mov	R0,#40h	; Начальный адрес массива \rightarrow R0
	mov	R2,#5	; Счетчик циклов $ ightarrow$ R2
	mov	R3,#3	; Начальное значение $x \rightarrow R3$
met:	mov	A,R3	; Перемещение $x \to A$
	mov	B,R3	; Перемещение $x \to B$

mul	AB	$; x^2 \rightarrow A$
mov	B,#7	; Записать $7 \rightarrow B$
mul	AB	$; 7*x^2 \rightarrow AB$
add	A,#15	; Младший байт результата $ ightarrow$ А
mov	@R0,A	; Переслать младший байт в память
inc	R0	; Увеличение адреса памяти
mov	A,B	; Пересылка старшего байта $ ightarrow$ А
addc	A,#0	; Добавление к старшему байту Сагу
mov	@R0,A	; Переслать старший байт в память
inc	R0	; Увеличение адреса памяти
inc	R3	; Наращивание х
inc	R3	
djnz	R2,met	; Конец цикла
nop		

Команда nop в конце программы нужна только для отладки, потому что на эту команду устанавливается «точка останова».

ЗАДАНИЕ 6. Найти целое значение аргумента, при котором значение функции Y = 45*x + 21 превысит 2048.

	mov	R2,#0	; Начальное значение $x \rightarrow R2$
met:	inc	R2	; Наращивание значения х
	mov	A,#45	; Записать 45 → А
	mov	B,R2	; Переслать $x \to B$
	mul	AB	$; 45 * x \rightarrow AB$
	add	A,#21	; Младший байт результата → А
	mov	A,B	; Пересылка старшего байта → А
	addc	A,#0	; Добавление к старшему байту Сагу
	cjne	A,#8,met	; Сравнение старшего байта с 8
	nop		

Число 2048 представляется в двоичной системе как 1000 00000000В или в шестнадцатеричной системе - 08 00h. Поэтому вычисления заканчиваются, если старший байт функции достигнет значения 8

ЗАДАНИЕ 7. Выдать содержимое Аккумулятора в последовательном коде (младшим битом вперед) через младший разряд Порта P1

	mov R2, #	$\sharp 8$; Счетчик бит \to I	R2
met:	rrc A	; Сдвиг Акк. через	флаг С
	mov P1.0	, С ; Передача бита в 1	Порт Р1
	call DEL	AY ; Вызов подпрогра	иммы задержки
	djnz R2, r	net ; Уменьшение счет	гчика и повтор
		,	

ЗАДАНИЕ 8. Выдать Содержимое Аккумулятора в коде «Манчестер 2» (младшим битом вперед) через нулевой разряд Порта Р2. Каждый бит передается двумя интервалами : первый интервал содержит прямое значение, второй — инверсию бита :

	mov	R2, #8	; Счетчик бит \rightarrow R2
man:	rrc	A	; Сдвиг Акк. через флаг С
	mov	P2.0, C	; Передача прямого значения
	cpl	C	; Инверсия бита
	nop		; Выравнивание длительности
	nop		; интервалов
	mov	P2.0, C	; Передача инверсии бита
	djnz	R2, man	; Уменьшение счетчика и повтор

Студентам предлагается самостоятельно рассчитать время передачи одного бита информации в ЗАДАНИИ 7 и в ЗАДАНИИ 8.

ЗАДАНИЕ 9. Вычислить Булеву функцию трех переменных :

$$Y = X \& ^{\sim}Z \lor W \& (X \lor Z).$$

Переменные X, Z, W поступают на линии Порта P1[0], P1[1], P1[2] соответственно. Результат Y вывести на линию P1[3]:

```
Y
       bit
              P1.3
                            ; Спецификация битов Порта Р1
X
       bit
              P1.0
\mathbf{Z}
              P1.1
       bit
W
              P1.2
       bit
       orl
                     P1, 07h
                                   ; Настройка младших битов Р1 на ввод
                                   ; Ввод Х
                     C, X
       mov
                                   ; C \rightarrow X \& NOT(Z)
       anl
                     C, Z
                     F0, C
                                   ; Пересылка результата \rightarrow F0
       mov
                                   ; Ввод Х
                     C, X
       mov
                     C, Z
                                   ; C \leftarrow X \lor Z
       orl
                                   ; C \leftarrow W \& (X \lor Z)
                     C. W
       anl
                                   ; Результат \rightarrow С
                     C, F0
       orl
                                   ; Вывод результата \rightarrow P1[3]
                     Y. C
       mov
```

ЗАДАНИЕ 10. Подсчитать в регистре R2 количество единичных битов, поступивших в порт P1.

mov A, P1 ; пересылка операнда в Аккумулятор mov R2, #0 ; очистка счетчика единичных битов

	mov	R3, #8	; счетчик количества повторений
m1:	rrc	A	; сдвиг младшего бита во флаг CARY
	jnc	m2	; переход, если флаг CARY – пустой
	inc	R2 ; на	ращивание счетчика единичных битов
m2:	djnz	R3, m1	; окончание цикла
	nop		

ЗАДАНИЕ 11. Заменить содержимое младшего байта DPTR произведением его младшей и старшей тетрад.

; загрузка младшего байта DPTR в Асс A, DPL mov B, A ; копирование операнда в регистр В mov ; выделение младшей тетрады в В B, #0Fh anl ; выделение старшей тетрады в А anl A, #0F0h ; обмен тетрад в Асс A swap ; умножение тетрад mul AB DPL, A ; пересылка результата в младший байт mov ; DPTR

ЛАБОРАТОРНАЯ РАБОТА ПО ПРОГРАММИРОВАНИЮ MCS-51

1 ЦЕЛЬ РАБОТЫ

- углубить и закрепить знания по архитектуре микроконтроллера I8051 (K1816BE51) и навыки по его программированию;
- научиться работать с программой-имитатором микроконтроллера I8051 (K1816BE51);
- ▶ приобрести практические навыки в составлении, отладке и выполнении программ, написанных на языке ассемблера для программирования микроконтроллера I8051 (К1816ВЕ51).

2 САМОСТОЯТЕЛЬНАЯ РАБОТА СТУДЕНТОВ

Перед выполнением лабораторной работы студентам необходимо изучить программную модель и систему команд языка ассемблера микроконтроллера I8051 (K1816BE51).

Изучить основные сведения о работе программы-имитатора «**Raisonance 8051**» микроконтроллера I8051 (К1816BE51), функциональные возможности и режимы работы программы-имитатора.

В соответствии с вариантами заданий составить программы на языке Ассемблера MCS-51.

3 ОСНОВНЫЕ СВЕДЕНИЯ О РАБОТЕ С ПРОГРАММОЙ «MC Studio»

Для создания проекта необходимо в меню «Файл» выбрать команду «Создать» и в предложенном перечне выбрать «Проект».

В открывшемся окне указать:

- имя проекта (например: lab_1);
- выбрать путь к проекту указать папку (например: D\AK\LAB);
- выбрать модель контроллера (например: Intel 80С51)
- и нажать кнопку «ОК».

В открывшемся окне ввести программу на языке Ассемблер.

Для компиляции проекта (перевода программы в машинные коды) необходимо нажать «CTRL + F9» или выбрать на панели инструментов кнопку

Для начала отладки программы необходимо нажать F9 или выбрать на панели инструментов кнопку . Остановка отладки – нажать «CTRL + F2» или кнопку на панели инструментов .

Для пошаговой отладки необходимо нажимать клавишу F7 или кнопку на панели инструментов .

4 ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ

- **4.1 ИССЛЕДОВАТЬ ВЫЧИСЛЕНИЯ АРИФМЕТИЧЕСКИХ ВЫ- РАЖЕНИЙ** в микроконтроллере. Номер варианта выбирается в соответствии с последней цифрой номера зачетной книжки.
- **Вариант 1.** Рассчитать значение функции Y = 15x+10 (x изменяется в интервале от 5 до 20 с шагом 1). Результат разместить в РПД с адреса 40h (в массив последовательно занести сначала младший, а затем старший байт результата).
- **Вариант 2.** Рассчитать значение функции Y = 3X+15 (X изменяется в интервале от 10 до 100 с шагом 10). Результат разместить в РПД с адреса 30h (в массив последовательно занести сначала младший, а затем старший байт результата).
- **Вариант 3.** Рассчитать значение функции Y = 5X 50 (x изменяется в интервале от 0 до 20 с шагом 2). Результат разместить в РПД с адреса 30h.
- **Вариант 4.** Составить программу вычитания четырехбайтовых беззнаковых чисел. Первое число находится в РПД по адресу 30÷33h, второе — по адресу 38÷3Bh. Результат поместить на место первого операнда.
- **Вариант 5.** Массив чисел был архивирован и помещен в новый массив, в котором предыдущий элемент указывает число, а последующий количество повторений этого числа в исходном массиве. В результирующем массиве описано 8 пар чисел. Найти сумму членов исходного массива. Результат разместить в регистрах R3, R4, R5.
- **Вариант 6.** Рассчитать 16 значений функции Y=250/X (для X, начинающегося с 10 с шагом 8). Результаты округлить до целого значения и разместить в РПД с адреса 40h.
- **Вариант 7.** Перевести однобайтовый шестнадцатеричный операнд в двоично-десятичный упакованный формат. Исходный операнд находится в регистре R5. Результат разместить в регистрах R4 (число сотен) и R3 (десятки, единицы).
- **Вариант 8.** В РПД, начиная с адреса 30h находится массив из 20 элементов. Подсчитать количество элементов массива, попавших в интервал от 50 до 100. Результат запомнить в регистре R5.
- **Вариант 9.** В РПД, начиная с адреса 30H, находится массив из 16 чисел. Найти максимальный элемент массива и поместить в R2 его значение, а в R3 его адрес.

Вариант 10. В регистре R5 находится двоично-десятичный операнд. Перевести операнд в шестнадцатеричное значение и поместить в R5

4.2 ИССЛЕДОВАТЬ ВЫПОЛНЕНИЕ ЛОГИЧЕСКИХ ФУНК-ЦИЙ, оперирующих с битовыми данными. Составить в соответствии с вариантом задания программу, реализующую Булеву функцию четырех переменных. Исходными значениями являются:

- A 3-й бит аккумулятора;
- В -5-й бит ячейки РПД по адресу 30H;
- C 7-й бит порта P0;
- D флаг переноса.
- **Вариант 1.** Вычислить значение логической функции $(A \ B) \& (C \ D)$.
- Вариант 2. Вычислить значение логической функции (А&С)\/(В&D).
- Вариант 3. Вычислить значение логической функции А&(В\/С)&D.
- Вариант 4. Вычислить значение логической функции (А\/С\/D)&В.
- Вариант 5. Вычислить значение логической функции ((А&D)\/С)&В.
- **Вариант 6.** Вычислить значение логической функции $(A \ B) \ (C \ D)$.
- Вариант 7. Вычислить значение логической функции А&(В\/С\/D).
- Вариант 8. Вычислить значение логической функции А&В\/С\/D.
- **Вариант 9.** Вычислить значение логической функции A\/B&C\/D.
- Вариант 10. Вычислить значение логической функции А&В&С&D.

4.3 ИССЛЕДОВАТЬ ПРИМЕНЕНИЕ КОМАНДЫ СЈ**NE**.

Вариант 1. В РПД, начиная с адреса 20h, находится массив из 16 элементов. Подсчитать и сохранить в регистрах: R2 — количество элементов массива, меньших значения 128; R3 — количество элементов массива, равных 128; R4 — количество элементов массива, больших 128.

Вариант 2. В РПД с адреса 20h находится массив, состоящий из 16 элементов. Суммировать элементы массива до тех пор, пока значение суммы не превысит 512. Выдать в R3 номер элемента, на котором произошло переполнение. Если сумма элементов не достигла значения 512, то выдать в регистре R3 значение 0.

Вариант 3. Для функции Y=20X+45 выдать в R2 первое значение аргумента, при котором значение функции превысит 1024. Начальное значение аргумента X=10.

Вариант 4. В РПД с адреса 20h находится массив из 16 чисел. Элементами массива являются числа 32, 64, 96 и 128. Подсчитать и сохранить в регистрах $R4 \div R7$ количество повторений каждого элемента.

- **Вариант 5.** В РПД по адресам 20h÷2Fh находится массив. С адреса 30h создать массив, в который входят адреса элементов первого массива, равных 128. В регистре R2 сохранить число элементов, равных 128. Прервать выполнение программы, если будет найдено 5 элементов со значением 128.
- **Вариант 6.** В РПД с адресов 20h и 30h находятся 2 массива, состоящие из 16 элементов каждый. Подсчитать количество элементов первого массива, которые имеют равные значения во 2 массиве. Результат занести в регистр R2.
- **Вариант 7.** Для функции Y=40X+10 получить первое значение, превышающее 512, начиная с X=1. Значение аргумента записать в R4, функции в R5, R6.
- **Вариант 8.** В ВПД, начиная с адреса 100h, находится массив из 10 элементов. Получить в регистре R3 число элементов, равных 55h. Счет прервать, если число элементов превысит 3.
- **Вариант 9.** Для функции 15X+85 найти первое значение аргумента, при котором младший байт функции равен 155.
- **Вариант 10.** В ВПД с адреса 300h находится массив из 15 чисел. Элементами массива являются числа 10, 20, 30 и 180. Подсчитать и сохранить в регистрах R4 R7 количество повторений каждого элемента.

4.4 ИССЛЕДОВАТЬ ПРИМЕНЕНИЕ ТАБЛИЧНЫХ ДАННЫХ при программировании микроконтроллера.

- **Вариант 1.** Создать в ВПД, начиная с адреса 40h, массив из 10 чисел, элементами которого являются квадраты чисел (от 0 до 15), прочитанных из порта Р1. Таблица квадратов чисел расположена в ПЗУ, начиная с адреса 100h.
- **Вариант 2.** Для кодирования информации используется алгоритм перестановки, суть которого состоит в том, что символы исходного алфавита заменяются на те же символы, но в другом порядке. Соответствие символов исходного алфавита кодированному приведено в таблице 4.1. Для определения конца сообщения используется символ «*» с кодом 2Ah.
- В РПД с адреса 30h находится сообщение неизвестной длины (не более 20 символов). Закодировать сообщение в соответствии с таблицей 4.1 и разместить в РПД с адреса 50h.

Таблица 4.1 – *Соответствие символов исходного алфавита символам зако- дированного алфавита.*

Исходный алфавит	Символ Код (h)	A C0	Б С1	B C2	Γ C3	Д С4	E C5	Ж С6	3 C7	И C8	Й С9	K CA
Закодиров.	Символ	3	0	X	Ы	Я	И	A	П	Ц	Ь	Й
алфавит	Код (h)	C 7	CE	D5	DB	DF	C8	C0	CF	D6	DC	C 9
			_						_			
Исходный	Символ	Л	M	Н	О	П	P	С	T	У	Φ	X
алфавит	Код (h)	CB	CC	CD	CE	CF	D0	D1	D2	D3	D4	D5
Закодиров.	Символ	В	P	Ч	Э	_	К	Γ	С	Ш	Ю	Л
алфавит	Код (h)	C2	D0	D7	DD	5F	CA	C3	D1	D8	DE	CB
Исходный	Символ	Ц	Ч	Ш	Щ	Ъ	Ы	Ь	Э	Ю	Я	
алфавит	Код (h)	D6	D7	D8	D9	DA	DB	DC	DD	DE	DF	5F
Закодиров.	Символ	Д	T	Щ	M	Е	Н	У	Ъ	Ж	Б	Φ
алфавит	Код (h)	C4	D2	D9	CC	C5	CD	D3	DA	C6	C 1	D4

Вариант 3. Для кодирования информации используется алгоритм перестановки, суть которого состоит в том, что символы исходного алфавита заменяются на те же символы, но в другом порядке. Соответствие символов исходного алфавита — кодированному приведено в таблице 4.1. Для определения конца сообщения используется символ «*» с кодом 2Ah.

В РПД с адреса 20h находится закодированное сообщение длиной 29 символов. Текст сообщения:

«*ЄРУИХФЄРЕХЕЗДІЯ ЕЙТЕЗФИДРИМОЄСТ»

Раскодировать сообщение в соответствии с таблицей 4.1 и разместить текст раскодированного сообщения в РПД с адреса 50h.

Вариант 4. Зависимость Y(X) представлена в таблице 4.2 (значения заданы в десятичном виде).

Таблица 4.2 – *Таблица зависимости* Y(X).

X	00	01	02	03	04	05	06	07	08	09
Y	0	1	2	4	8	16	32	64	128	240

Составить программу нахождения аргумента по значению функции. Значение функции (Y) находится в регистре R7. Значение аргумента (X) разместить в регистре R0. Если значение (Y) отсутствует в таблице, то выдать в регистре R0 значение 0FFh.

Вариант 5. Зависимость функции от двух аргументов X и Y задана в табличном виде (таблица 4.3). Значения в таблице даны в десятичном виде.

						Ţ	Y				
		00	01	02	03	04	05	06	07	08	09
	0	00	01	02	03	04	05	06	07	08	09
X	1	32	33	34	35	36	37	38	39	40	41
•	2	64	65	66	67	68	69	70	71	72	73

Таблица 4.3 – Зависимость функции от аргументов Y и X.

Составить программу для выдачи в порт P2 значений функции в зависимости от аргументов, которыми являются входные сигналы портов P0 (значение X) и P1 (значение Y).

Вариант 6. В зависимости от осведомительных сигналов, поступающих в порт P0, в порт P1 выдаются управляющие сигналы. При значении порта P0, меньшем 100, в порт P1 выдается 00, а при значении порта P0, большем 113 — 255. Зависимость выходного значения порта P1 от входного значения порта P0 в интервале 100-113 определяется графиком, представленным на рис. 4.1.




Рис. 4.1 –Зависимость значения порта Р1 от порта Р0.

Вариант 7. Зависимость значения функции от значения аргумента представлена в таблице 4.4 в десятичном виде. Составить программу, выдающую в порт P2 значение X в зависимости от поступившего в порт P0 значения Y. Если значение Y отсутствует в таблице, то выдать в порт P0 значение FFh.

Таблица 4.4 Таблица зависимости Y(X).

X	00	01	02	03	04	05	06	07	08	09	10
Y	10	25	40	57	93	99	102	115	125	149	157

Вариант 8. Зависимость функции от двух аргументов X и Y представлена в табличном виде (таблица 4.5). Значения даны в десятичной системе счисления.

Составить программу, которая в зависимости от значения функции, поступившего в порт Р0, выдает в порты Р1 и Р2 значения X и Y.

			Y											
		00	01	02	03	04	05	06	07	08	09			
X	10	20	25	30	35	40	45	50	55	60	65			
	20	70	72	74	76	78	80	82	84	86	88			
	30	90	91	92	93	94	95	96	97	98	99			

Таблица 4.5 – *Зависимость функции от аргументов* Y и X.

Вариант 9. Зависимость значения функции от значения аргумента представлены в таблице 4.6 в десятичном виде.

В ВПД, начиная с адреса 10h, располагается массив из 10 элементов. Разместить с адреса 20h массив, элементы которого являются функциями от элементов первого массива в соответствии с таблицей 4.6. Если значение X отсутствует в таблице, записать вместо Y – значение 255.

Таблица 4.6 Таблица зависимости Y(X). 00 10 20 30 40 50 60 70 80 90											
00	10	20	30	40	50	60	70	80	90		

X	00	10	20	30	40	50	60	70	80	90	100
Y	28	35	45	15	69	78	55	39	98	129	168

Вариант 10. Составить программу, выдающую в порт P1 значение в зависимости от входного значения порта P2.

Зависимость выходных значений от входных представлена графиком (рис.4.2) в десятичной системе счисления. При превышении допустимого входного значения в порт выдается значение 00.




Рис.4.2 – Зависимость значения порта Р1 от порта Р0

- **4.5** ИССЛЕДОВАТЬ ПРИМЕНЕНИЕ ПОДПРОГРАММ. В соответствии с вариантом разработать программу с использованием подпрограммы.
- **Вариант 1.** В порты микроконтроллера P0-P3 поступают двоичнодесятичные данные. Перевести данные в шестнадцатеричный формат и разместить в РПД последовательно с адреса 30h.
- **Вариант 2.** Выдать последовательно в порты P1 и P2 микроконтроллера содержимое младших байт счетчиков в двоично-десятичном формате (в P1 сотни, в P2 десятки и единицы).
- **Вариант 3.** В порты P0÷P3 поступают шестнадцатеричные данные. Занести в РПД, начиная с адреса 40h количество единиц, поступивших в каждый порт.
- **Вариант 4.** Для каждого из регистров R0, R3 и регистра-расширителя В последовательно выдать в порты информацию о содержимом регистров:
 - РО прямое значение байта;
 - Р1 инверсное значение байта;
 - Р2 количество нолей в байте;
 - Р3.0 флаг контроля на четность.
- **Вариант 5.** В каждый из портов $P0 \div P2$ поступают данные от двух четырехразрядных датчиков. Выдать в порт P3 сумму шести датчиков, подключенных к портам $P0 \div P2$.
- **Вариант 6.** Записать в регистры R3, R7 и регистр-расширитель В произведение их старшей и младшей тетрады соответственно.
- **Вариант 7.** Выдать в порты P0÷P2 количество единиц, содержащихся в регистрах R0,R7 и регистре-расширителе В соответственно.
- **Вариант 8.** Считать с интервалом в 10 милисекунд 5 значений из порта P0, используя подпрограмму задержки на 10 милисекунд. Входные коды записать в РПД, начиная с адреса 40h
- Вариант 9. На вход внешнего прерывания "INT0 микроконтроллера через схему «8ИЛИ-НЕ» подключено 8 источников прерываний ИСТ0-ИСТ7. Эти же источники подключены к выводам порта Р2. Составить подпрограмму обслуживания прерывания, которая определяет номер источника прерывания и переходит по соответствующему адресу. В случае одновременного поступления нескольких запросов вступает в действие система приоритетов, которая имеет вид в порядке убывания: ИСТ3, ИСТ5, ИСТ7, ИСТ4,

ИСТ0, ИСТ1, ИСТ2, ИСТ4. Адреса начала подпрограмм установить самостоятельно.

Вариант 10. Составить подпрограмму, которая по сигналу внешнего прерывания ~INT1 выдает в порты P0÷P2 текущую сумму таймеровсчетчиков.

5 КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАНИЯ

- 1. Объяснить порядок выполнения работы и полученные результаты.
- 2. Отличительные особенности контроллеров семейства MCS-51.
- 3. Структурная организация микроконтроллеров семейства MCS-51.
- 4. Распределение памяти данных MCS-51.
- 5. Распределение памяти программ MCS-51.
- 6. Флаги MCS-51.Слово состояния процессора MCS-51.
- 7. Команды, модифицирующие флаги.
- 8. Система команд MCS-51. Типы команд.
- 9. Методы адресации MCS-51.
- 10. Команды пересылки обмена и загрузки MCS-51.
- 11. Арифметические команды MCS-51.
- 12. Логические команды MCS-51.
- 13. Команды, оперирующие с битами, в системе команд MCS-51.
- 14. Команды условных переходов MCS-51.
- 15. Команды безусловных переходов MCS-51.
- 16. Команды инкремента и декремента.
- 17. Таймеры/Счетчики MCS-51. Программирование таймеров/счетчиков.
- 18. Режимы работы 0 и 1 таймеров/счетчиков MCS-51.
- 19. Режимы работы 2 и 3 таймеров/счетчиков MCS-51.
- 20. Режимы прерываний MCS-51. Программирование режимов прерываний.
- 21. Приоритеты прерываний MCS-51.
- 22. Последовательный Порт MCS-51. Программирование последовательного порта.
- 23. Режимы работы последовательного порта MCS-51.
- 24. Программирование таблиц.
- 25. Расширение памяти программ и памяти данных микроконтроллера.

ОСНОВНАЯ ЛИТЕРАТУРА ПО КУРСУ

- 1. Сташин В.В. и др. Проектирование цифровых устройств на однокристальных микроконтроллерах М.: Энергоатомиздат, 1990
- 2. Однокристальные микроЭВМ. Справочник. М.: МИКАП, 1994
- 3. Бродин В.Б., Шагурин И.И. Микроконтроллеры. Архитектура, программирование, интерфейс.- М.: Издательство ЭКОМ, 1999.- 400с.