НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ
«ВЫСШАЯ ШКОЛА ЭКОНОМИКИ»

Московский институт электроники и математики им. А.Н. Тихонова

ВЫПУСКНАЯ КВАЛИФИКАЦИОННАЯ РАБОТА

Разработка методики тестирования процессоров архитектуры RISC-V на соответствие требованиям расширения ZKT

Выполнил: Соколов А.Д.
Научный руководитель: Мещеряков Я.Е.

Москва 2026

СОДЕРЖАНИЕ

Введение..... 3
1 Теоретические основы и анализ существующих подходов к оценке соответствия RISC-V ядер требованиям Zkt.....6
1.1. Атаки по временным каналам и constant-time execution.....6
1.2. Архитектурные предпосылки RISC-V и расширение Zkt..... 6
1.3. Подходы к анализу и верификации временных характеристик...7
1.3.1 Архитектурные методы.....7
1.3.2 Программные методы.....7
1.3.3 Методы анализа и верификации..... 7
1.4. Выводы по главе.....8
2 Разработка методики тестирования процессорного ядра архитектуры RISC-V на соответствие требованиям Zkt.....10
2.1 Требования к методике тестирования..... 10
2.2 Выбор исследуемого ядра и среды моделирования..... 11
2.3 Метрика и критерии оценки..... 12
2.4 Тестовые сценарии и наборы входных данных..... 12
2.5 Общая схема проведения измерений..... 13
3 Программная реализация и пилотная апробация методики..... 15
3.1 Описание программной инфраструктуры.....15
3.2 Организация тестового стенда.....15
text..... 15
3.3 Реализация тестовых программ и механизма измерения..... 15
3.4 Проведение пилотных измерений..... 15
3.5 Ограничения реализованного подхода.....15
4 Анализ полученных результатов.....16
4.1 Результаты измерений..... 16
4.2 Анализ зависимости времени выполнения от входных данных. 16
4.3 Оценка применимости предложенной методики..... 16
4.4 Направления дальнейшего развития..... 16
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ.....18

Введение

С ростом распространения встраиваемых систем и криптографических приложений возрастает значимость защиты от атак по побочным каналам. Одним из наиболее распространенных и практически значимых классов таких атак являются атаки по временным характеристикам выполнения программ, основанные на анализе зависимости времени выполнения операций от обрабатываемых данных. Для систем, ориентированных на криптографические и иные чувствительные вычисления, такая зависимость может приводить к утечке информации [1-4, 26].

Архитектура RISC-V, получившая широкое распространение благодаря открытому исходному коду и модульному подходу к выстраиванию архитектуры, активно используется в системах, предъявляющих повышенные требования к безопасности. В рамках развития механизмов архитектурной защиты в спецификации RISC-V было предложено расширение Zkt, задающее требования к независимости времени выполнения инструкций от обрабатываемых данных [17-19].

При этом анализ научно-технической литературы показывает, что в настоящее время отсутствует единая воспроизводимая методика тестирования процессорных ядер архитектуры RISC-V на соответствие требованиям расширения Zkt [9–12, 22–24, 26]. Существующие исследования формируют теоретическую основу для анализа временных характеристик, однако, как правило, рассматривают либо программные методы обеспечения constant-time execution, либо отдельные подходы к микроархитектурной верификации, не образуя целостной прикладной методики, пригодной для пилотной экспериментальной апробации.

В связи с этим в работе рассматривается не задача полной верификации всех открытых реализаций архитектуры RISC-V, а задача построения минимального воспроизводимого экспериментального контура, пригодного для пилотной оценки временных характеристик конкретного открытого ядра.

Актуальность работы обусловлена необходимостью разработки практически применимого подхода к оценке временных характеристик открытых RISC-V ядер в условиях ограниченной доступности готовых инструментов верификации Zkt-соответствия. Дополнительную значимость данной задаче придает возможность использования открытых RTL-реализаций и средств моделирования для построения воспроизводимого экспериментального контура [20, 21, 24].

Целью работы является разработка и пилотная апробация методики тестирования открытого процессорного ядра архитектуры RISC-V на соответствие требованиям расширения Zkt в среде RTL-моделирования.

Для достижения поставленной цели в работе решаются следующие задачи:

– проанализировать требования расширения Zkt и существующие подходы к оценке временных характеристик выполнения инструкций;

– сформулировать требования к методике тестирования процессорных ядер на соответствие требованиям Zkt;

– выбрать открытое RISC-V ядро и инструментальную среду для пилотной апробации;

– разработать минимальную экспериментальную инфраструктуру для измерения времени выполнения инструкций в среде RTL-моделирования;

– подготовить тестовые сценарии для ограниченного набора инструкций и входных данных;

– провести пилотные измерения и выполнить анализ полученных результатов;

– определить ограничения предложенного подхода и направления его дальнейшего развития.

Объектом исследования являются открытые процессорные ядра архитектуры RISC-V.

Предметом исследования являются методы и процедуры экспериментальной оценки соответствия процессорных ядер требованиям

расширения Zkt по критерию независимости времени выполнения инструкций от входных данных.

Практическая значимость работы состоит в разработке воспроизводимого подхода к пилотной оценке временных характеристик процессорного ядра в среде RTL-моделирования, который может быть использован как основа для дальнейшего расширения набора тестов, увеличения числа исследуемых ядер и развития экспериментальной инфраструктуры.

В рамках настоящей работы не ставится задача полной верификации всех открытых реализаций RISC-V и всех возможных сценариев выполнения инструкций. Основное внимание уделяется разработке и апробации минимального экспериментального контура, позволяющего получить предварительные результаты и оценить применимость предложенной методики.

Структура работы включает четыре главы.

В первой главе рассматриваются теоретические основы атак по временным каналам, свойства constant-time execution, особенности архитектуры RISC-V и расширения Zkt, а также существующие подходы к анализу и верификации временных характеристик.

Во второй главе формулируется предлагаемая методика тестирования, описываются требования к ней, выбираются исследуемое ядро, среда моделирования, метрики и тестовые сценарии.

В третьей главе приводится описание программной реализации экспериментального контура и пилотной апробации методики.

В четвертой главе анализируются полученные результаты, оцениваются ограничения предложенного подхода и определяются направления его дальнейшего развития.

1 Теоретические основы и анализ существующих подходов к оценке соответствия RISC-V ядер требованиям Zkt

1.1. Атаки по временным каналам и constant-time execution

Атаки по временным каналам основаны на анализе зависимости времени выполнения вычислений от обрабатываемых данных. Впервые данный класс атак был систематически описан в работе П. Кочера, где было показано, что даже незначительные вариации времени выполнения могут приводить к утечке секретной информации [1]. В дальнейшем были продемонстрированы как локальные, так и удаленные сценарии timing-атак, включая атаки на криптографические реализации и атаки, обусловленные особенностями кэш-подсистемы [2–4].

Под постоянством времени выполнения (constant-time execution) понимается свойство алгоритма или аппаратной реализации, при котором время выполнения не зависит от значений входных данных. На практике обеспечение данного свойства осложняется микроархитектурными особенностями процессоров, такими как конвейеризация, кэш-память и предсказание переходов [5–7, 26].

1.2. Архитектурные предпосылки RISC-V и расширение Zkt

Архитектура RISC-V изначально проектировалась как модульная и расширяемая, что позволяет вводить специализированные расширения, ориентированные в том числе на задачи безопасности [15–17]. В рамках развития криптографических расширений было предложено расширение Zkt, направленное на формализацию требований к независимости временных характеристик выполнения инструкций от обрабатываемых данных [18, 19].

Важной особенностью Zkt является то, что данное расширение задает требования на уровне архитектурной модели, однако фактическое соблюдение этих требований определяется конкретной микроархитектурной реализацией процессорного ядра. Вследствие этого для практической оценки соответствия требованиям Zkt необходимы методы тестирования и верификации, применимые к реальным RTL-реализациям [18].

1.3. Подходы к анализу и верификации временных характеристик

1.3.1 Архитектурные методы

В ряде работ предлагаются архитектурные методы обеспечения постоянства времени выполнения, основанные на ограничении или упрощении микроархитектурных механизмов. К таким методам относятся фиксированная латентность инструкций, отказ от динамического предсказания переходов и упрощение подсистемы памяти [13, 14, 20, 21].

1.3.2 Программные методы

Программные методы ориентированы на разработку алгоритмов и реализаций, устойчивых к timing-атакам, за счет исключения ветвлений и обращений к памяти, зависящих от секретных данных. Однако данные методы не гарантируют защиту в условиях сложной микроархитектуры [9–12].

1.3.3 Методы анализа и верификации

Архитектурные методы обеспечивают более высокий уровень защиты, но сопровождаются снижением производительности. Программные методы менее инвазивны, однако не позволяют полностью устранить микроархитектурные утечки. В современных работах все больше внимания уделяется методам верификации, направленным на выявление нарушений constant-time на уровне микроархитектуры [5–7, 26].

К числу таких методов относятся моделирование с точностью до такта, анализ на уровне RTL-описания и экспериментальные измерения на аппаратных прототипах [22–25]. Моделирование с точностью до такта позволяет получать воспроизводимые результаты в контролируемой среде, RTL-анализ обеспечивает более детальное представление о внутренних причинах временных вариаций, а аппаратные измерения позволяют

учитывать эффекты, не всегда отражаемые в моделях. Вместе с тем аппаратная апробация требует более сложной инфраструктуры и в рамках пилотного этапа исследования не всегда является целесообразной.

1.4. Выводы по главе

По результатам анализа научно-технической литературы можно сделать следующие выводы.

Во-первых, атаки по временным каналам остаются одним из наиболее значимых классов атак по побочным каналам, поскольку позволяют извлекать информацию о внутренних состояниях вычислительной системы на основе различий во времени выполнения операций.

Во-вторых, обеспечение свойства constant-time execution не может рассматриваться исключительно на уровне программной реализации. На временные характеристики выполнения оказывают влияние микроархитектурные особенности процессора, включая организацию конвейера, память, механизмы предсказания переходов и особенности реализации отдельных функциональных блоков [5–7, 26].

В-третьих, расширение Zkt в архитектуре RISC-V формализует требование независимости времени выполнения инструкций от обрабатываемых данных, однако наличие формального требования не означает автоматического наличия прикладной методики его проверки для конкретных реализаций открытых процессорных ядер [18, 19].

В-четвертых, рассмотренные в литературе подходы к анализу временных характеристик включают моделирование с точностью до такта, RTL-анализ и экспериментальные измерения на аппаратных прототипах. Каждый из этих подходов имеет свои преимущества и ограничения, а их сочетание рассматривается как наиболее перспективное направление верификации [22–25].

Таким образом, актуальной задачей является разработка воспроизводимой методики пилотного тестирования открытого RISC-V процессорного ядра на соответствие требованиям расширения Zkt в среде

RTL-моделирования. Решение данной задачи и является предметом дальнейшего рассмотрения в настоящей работе.

2 Разработка методики тестирования процессорного ядра архитектуры RISC-V на соответствие требованиям Zkt

2.1 Требования к методике тестирования

Методика тестирования процессорного ядра на соответствие требованиям расширения Zkt должна обеспечивать возможность воспроизводимой оценки временных характеристик выполнения инструкций при изменении входных данных. При этом методика должна быть реализуема в условиях ограниченного объема экспериментальной инфраструктуры и пригодна для пилотной апробации на открытой RTL-реализации.

К основным требованиям к методике относятся:

– воспроизводимость условий проведения измерений;

– возможность фиксации временных характеристик выполнения инструкций с достаточной точностью;

– применимость к открытому RTL-ядру архитектуры RISC-V;

– возможность тестирования ограниченного, но репрезентативного набора инструкций;

– возможность сравнения результатов для различных наборов операндов;

– пригодность для последующего расширения набора тестов и исследуемых реализаций.

В рамках настоящей работы методика ориентирована на пилотную экспериментальную проверку и не претендует на полноту охвата всех инструкций и всех возможных микроархитектурных состояний процессора.

Таким образом, методика должна быть ориентирована на выявление наблюдаемой зависимости временных характеристик выполнения

инструкций от входных данных, что соответствует практической задаче пилотной проверки соответствия ядра требованиям расширения Zkt [18].

В рамках настоящей работы под пилотной проверкой соответствия требованиям расширения Zkt понимается анализ наличия наблюдаемой зависимости времени выполнения выбранных инструкций от входных данных в условиях воспроизводимого RTL-моделирования. Такой подход не заменяет полной формальной верификации, однако позволяет получить предварительную экспериментальную оценку поведения конкретной реализации ядра.

2.2 Выбор исследуемого ядра и среды моделирования

В качестве объекта пилотной апробации целесообразно использовать открытое процессорное ядро архитектуры RISC-V, обладающее доступной документацией, открытым RTL-описанием и возможностью запуска в среде моделирования. Дополнительным критерием выбора является наличие документации, достаточной для интерпретации поведения ядра в контексте требований расширения Zkt.

В настоящей работе в качестве исследуемого ядра выбрано ядро **NEORV32**. Выбор данного ядра обусловлен открытостью реализации, наличием документации и удобством использования в экспериментальном контуре RTL-моделирования [20]. Кроме того, документация ядра содержит сведения, позволяющие рассматривать его как удобный объект для пилотной проверки предложенного подхода.

В качестве основной среды экспериментальной апробации используется RTL-моделирование, позволяющее анализировать временные характеристики выполнения инструкций без необходимости перехода к аппаратной реализации на FPGA на раннем этапе работы. Такой подход упрощает воспроизводимость эксперимента и снижает трудоемкость первичной настройки стенда.

2.3 Метрика и критерии оценки

В качестве основной метрики в работе используется число тактов, затраченных на выполнение тестируемой инструкции или короткой последовательности инструкций. Такой подход позволяет сопоставлять временные характеристики при различных входных данных в пределах единого экспериментального контура [23, 24].

В рамках пилотной апробации оцениваются следующие показатели:

– наблюдаемое число тактов выполнения тестируемой инструкции или короткой последовательности инструкций;

– изменение данного показателя при варьировании входных операндов;

– наличие либо отсутствие выраженной зависимости времени выполнения от характера входных данных.

Поскольку работа носит пилотный характер, основной критерий оценки формулируется качественно: если при изменении тестовых операндов временные характеристики не демонстрируют различий в пределах выбранного контура измерения, это рассматривается как предварительное подтверждение применимости выбранной методики к данному классу инструкций. В случае выявления различий такие различия рассматриваются как основание для дальнейшего анализа причин их возникновения.

2.4 Тестовые сценарии и наборы входных данных

Для пилотной апробации методики выбирается ограниченный набор инструкций, позволяющий охватить несколько основных классов операций:

– арифметические инструкции;

– логические инструкции;

– инструкции сдвига;

– при наличии возможности — инструкции расширения M.

В качестве базового набора тестируемых инструкций в работе рассматриваются ADD, XOR, SLL, SRL, SRA, а также MUL и DIV. Такой выбор позволяет проверить методику на операциях различного характера при умеренной сложности реализации тестовых сценариев.

Для каждой инструкции формируются наборы операндов, включающие:

– нулевые значения;

– максимальные и минимальные по смыслу значения;

– чередующиеся битовые шаблоны;

– случайные значения;

– граничные случаи, потенциально влияющие на выполнение операции.

Такой подход позволяет сравнить временные характеристики выполнения инструкций при различных типах входных данных и определить, наблюдается ли зависимость времени выполнения от структуры операндов.

2.5 Общая схема проведения измерений

Предлагаемая схема проведения измерений включает следующие этапы:

1. подготовка тестовой программы для выбранной инструкции или последовательности инструкций;
2. запуск программы в среде RTL-моделирования;
3. фиксация начала и окончания измеряемого участка выполнения;

4. определение числа тактов, затраченных на выполнение тестируемого фрагмента;
5. повторение процедуры для различных наборов входных данных;
6. сопоставление полученных результатов и их последующий анализ.

В рамках пилотной апробации основное внимание уделяется не полноте статистического анализа, а проверке работоспособности самого экспериментального контура и получению первичных данных, пригодных для интерпретации в контексте требований расширения Zkt.

3 Программная реализация и пилотная апробация методики

В данном разделе text

3.1 Описание программной инфраструктуры

text

3.2 Организация тестового стенда

text

3.3 Реализация тестовых программ и механизма измерения

text

3.4 Проведение пилотных измерений

text

3.5 Ограничения реализованного подхода

text

4 Анализ полученных результатов

В данном разделе представлен text

4.1 Результаты измерений

text

4.2 Анализ зависимости времени выполнения от входных данных

text

4.3 Оценка применимости предложенной методики

text

4.4 Направления дальнейшего развития

text

ЗАКЛЮЧЕНИЕ

Приводится краткое описание результатов ВКР.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Kocher P. C. Timing Attacks on Implementations of Diffie-Hellman, RSA, DSS, and Other Systems [Электронный ресурс]. 1996. URL: https://paulkocher.com/doc/TimingAttacks.pdf
2. Bernstein D. J. Cache-Timing Attacks on AES [Электронный ресурс]. – 2005. – URL: https://cr.yp.to/antiforgery/cachetiming-20050414.pdf
3. Brumley D., Boneh D. Remote Timing Attacks Are Practical // 12th USENIX Security Symposium. 2003. URL: https://www.usenix.org/conference/12th-usenix-security-symposium/remote-timing-attacks-are-practical
4. Brumley D., Boneh D. Remote timing attacks are practical // Computer Networks. 2005. URL: https://www.sciencedirect.com/science/article/abs/pii/S1389128605000125
5. Yarom Y., Falkner K. Flush+Reload: A High Resolution, Low Noise, L3 Cache Side-Channel Attack // USENIX Security Symposium. 2014.
6. Kocher P., Horn J., Fogh A., et al. Spectre Attacks: Exploiting Speculative Execution // Communications of the ACM. 2020. DOI: 10.1145/3399742.
7. Lipp M., et al. Meltdown: Reading Kernel Memory from User Space // 27th USENIX Security Symposium. 2018. URL: https://www.usenix.org/conference/usenixsecurity18/presentation/lipp
8. Mangard S., Oswald E., Popp T. Power Analysis Attacks: Revealing the Secrets of Smart Cards. Berlin: Springer, 2007. 300 p.
9. Almeida J. B., et al. Verifying Constant-Time Implementations // 25th USENIX Security Symposium. 2016. URL: https://www.usenix.org/system/files/conference/usenixsecurity16/sec16_paper_almeida.pdf
10. Barthe G., Grégoire B., Laporte V. Secure Compilation of Side-Channel Countermeasures: The Case of Cryptographic “Constant-Time” // IEEE CSF. 2018. URL:

https://members.loria.fr/VLaporte/files/CSF2018_ConstantTimePreservation.pdf

11. Barthe G., Blazy S., Grégoire B., et al. Formal Verification of a Constant-Time Preserving C Compiler // Proc. ACM Program. Lang. (POPL). 2020. DOI: 10.1145/3371075.
12. Barthe G., D'Argenio P. R., Rezk T. Secure Information Flow by Self-Composition [Электронный ресурс]. PDF URL: https://www-sop.inria.fr/members/Tamara.Rezk/publication/Barthe-DArgenio-Rezk.pdf
13. Hennessy J., Patterson D. Computer Architecture: A Quantitative Approach. 6th ed. Morgan Kaufmann, 2019. 856 p.
14. Fog A. The microarchitecture of Intel, AMD and VIA CPUs [Электронный ресурс]. URL: https://www.agner.org/optimize/microarchitecture.pdf
15. Waterman A., Asanović K. (eds.) The RISC-V Instruction Set Manual, Volume I: Unprivileged ISA. 2016. URL: https://www2.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-118.pdf
16. Waterman A., Asanović K. (eds.) The RISC-V Instruction Set Manual, Volume II: Privileged Architecture. 2016. URL: https://www2.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-161.pdf
17. RISC-V International. Ratified Specifications [Электронный ресурс]. URL: https://riscv.org/specifications/ratified/
18. RISC-V Unified Database / ISA Manual (draft). Zkt Extension [Электронный ресурс]. URL: https://riscv-software-src.github.io/riscv-unified-db/manual/html/isa/isa_20240411/exts/Zkt.html
19. RISC-V International. RISC-V Cryptography Extensions Specification [Электронный ресурс]. URL: https://github.com/riscv/riscv-crypto
20. Nolting S. NEORV32 Processor Documentation [Электронный ресурс]. – URL: https://github.com/stnolting/neorv32

21. OpenHW Group. CV32E40 Core Documentation [Электронный ресурс]. – URL: https://docs.openhwgroup.org/projects/cv32e40p-user-manual/
22. Doychev G., Feld D., Köpf B., Mauborgne L., Reineke J. CacheAudit: A Tool for the Static Analysis of Cache Side Channels // 22nd USENIX Security Symposium. 2013. PDF: https://www.usenix.org/system/files/conference/usenixsecurity13/sec13-paper_doychev.pdf
23. Wilhelm R., Engblom J., Ermedahl A., et al. The worst-case execution-time problem: overview of methods and survey of tools // ACM Transactions on Embedded Computing Systems. 2008. DOI: 10.1145/1347375.1347389.
24. Binkert N., Beckmann B., Black G., et al. The gem5 simulator // ACM SIGARCH Computer Architecture News. 2011. DOI: 10.1145/2024716.2024718. PDF: https://people.csail.mit.edu/tushar/papers/pdfs/gem5_can2011.pdf
25. Zhao X., et al. FPGA-Based Remote Power Side-Channel Attacks [Электронный ресурс]. 2018. URL: https://cpb-us-w2.wpmucdn.com/sites.coecis.cornell.edu/dist/7/89/files/2018/04/SP2018-FPGA-2m12dnp.pdf
26. Lou X., et al. A Survey of Microarchitectural Side-channel Vulnerabilities, Attacks and Defenses in Cryptography [Электронный ресурс]. 2021. URL: https://arxiv.org/abs/2103.14244