напряжения на его неинвертирующем входе. В результате напряжение на выходе операционного усилителя становится равным нулю, транзисторы V4.2— V4.4 остаются закрытыми и выходные импульсы к тринисторам не поступают. Возвращают блок в исходное состояние отключением на короткое время напряжения питания блока.

Все детали блока управления, за исключением сетевого трансформатора и переменного резистора R9, размещают на печатной плате. Ее чертеж показан

на рис. 2.

В случае отсутствия сборки КТС613Г ее транзисторы V4.1 и V4.2 можно заменить любыми транзисторами серии КТ315, а остальные два — одним КТ807Б или КТ807А. Вместо транзистора МП10A можно использовать МП10Б, МП37A или МП37Б. Вместо КД105Б — любые кремниевые диоды с обратным напряжением не менее 100 В и прямым импульсным током не менее 3 А. Диодную сборку КЦ402А можно заменить любой из серии КЦ402-КЦ405.

В качестве сетевого использован накальный трансформатор ТН3-127/220-50. Можно также использовать выходные трансформаторы кадровой развертки ТВК-70Л2, ТВК-110ЛМ или ТВК-110 Л2 от телевизоров и любые другие, подобные указанным.

В случае применения рассмотренного блока управления для регулирования переменного напряжения на активно-индуктивной нагрузке при использовании симисторов усилитель мощности нужно выполнить по схеме рис. 3. На транзисторе V2 собран заторможенный блокинг-генератор с использованием двух импульсных трансформаторов Т1 и Т2, таких же, как описано выше. Один из них работает непосредственно в блокинг-генераторе, а другой служит выходным. При поступлении положительного импульса напряжения с выхода компаратора на ОУ А1 блокинг-генератор вступит в работу и сформирует пачку положительных импульсов частотой 4 кГц и длительностью 20...30 мкс. Амплитуду импульсов, как было указано выше, можно устанавливать различной путем коммутации обмоток выходных импульсных трансформаторов (их может быть несколько). Необходимость такого многоимпульсного управления связана с обеспечением надежного открывания симистора в условиях индуктивного характера нагрузки.

Если в усилителе по схеме рис. 3 предполагается использовать транзисторную сборку КТС613Г, ее следует включить так, как показано на рис. 1. Печатную плату можно легко преобразовать для варианта усилителя с блокинг-генератором.

г. Балашиха Московской обл.

РАДИОЛЮБИТЕЛЮ O MUKPONPOLECCOPAX N MNKPO-3BM

CHCTEMA КОМАНД МИКРОПРОЦЕССОРА КР580ИК80

Г. ЗЕЛЕНКО, В. ПАНОВ, С. ПОПОВ

ри написании программ для микро-ЭВМ программисту необходимо хорошо знать ее систему команд. Это означает, что программист должен помнить весь перечень команд, хорошо представлять себе те действия, которые будут выполняться микропроцессором при выполнении каждой из них.

Код операции любой команды (для однобайтовой команды — это просто код команды) в ЗУ микро-ЭВМ представляется двоичным 8-разрядным числом. Например, код команды пересылки из регистра С в регистр А будет иметь вид 0111 1001, код операции команды непосредственной записи 8-разрядного операнда в память записывается так: 0011 0110, а команда загрузки аккумулятора с непосредственной адресацией будет иметь код операции 0011 1010. Всего двоичным кодом можно представить $2^8 = 256$ различных комбинаций. Почти столько же команд имеет и микропроцессор (некоторые комбинации двоичных 8-разрядных чисел не используются и поэтому команд несколько меньше, чем 256).

Естественно, что запомнить более 200 кодов команд, представленных в виде двоичных 8-разрядных чисел, т. е. в виде набора единиц и нулей, почти невозможно. Поэтому каждому коду команды ставится в соответствие мнемоническое название (мнемоника) команды, которая является сокращением от английских слов, описывающих ее действие. Мнемонический код команд позволяет легче запомнить их функции и значительно упрощает написание программ.

Продолжение. Начало см. в «Радио», 1982,

После мнемоники для двухбайтовых команд записывается 8-разрядный операнд, обозначаемый при описании системы команд через D8, а для трехбайтовых команд — 16-разрядный адрес или операнд, обозначаемые соответственно через ADR и D16. Через М обозначается ячейка памяти, адресуемая в соответствии с описанием команды. Так, первая из упомянутых выше команд в мнемоническом коде будет иметь вид MOV A,C (MOVE REGISTER), вторая — MVI M,D8 (MOVE TO MEMORY IMMEDIATE), а третья — как LDA ADR (LOAD DIRECT).

Названия регистровых пар в мнемонике команд даются в сокращенном виде с помощью первых букв их названия: так вместо BC, DE и HL записывается соответственно В. D или Н. Например, команда увеличения на 1 содержимого регистровой пары **HL** записывается как INX H.

Все команды микропроцессора КР580ИК80А представлены в табл. 1. С помощью этой таблицы можно легко и быстро сопоставить мнемонику команды с ее кодом операции. Код операции каждой команды приведен здесь в верхней и нижней горизонтальных строках (младшие разряды) и в крайних левом и правом столбцах (старшие разряды) в шестнадцатиричном

Далее для наглядности и упрощения записи все двоичные коды будем представлять в шестнадцатиричном виде. Для этого двоичный код числа делится на группы по 4 разряда. Для 8-разрядного кода операции или операнда таких групп будет две, а для 16-разрядного адреса или операнда четыре. Четырехразрядным двоичным кодом можно представить любое деся-

Z

I

×

ш

ᆽ

⋖

8

0

4

8

Z

! 0 1 2 7 8 R C D F F ! MVI RLC LDAX DCX INR DAD DCR MUI RRC ٥ В В B. # C C C. N MVI RAL DCR DAD LDAX DCX INR MUI RAR 1 D D D D D.# D D D E E E,# MVI DAA DAD LHLD DCX INR IVM CMA 2 DCR L,#

0 NOP LXI STAX INX INR DCR B, & LXI STAX INX INR DCR 1 D.& 2 LXI SHLD INX INR DCR H.& 3 LXI STA INX INR DCR MVI STC DAD LDA DCX INR DCR MVI CMC 3 SP,& SP М М M.# SP SP A.# HOV HOV HOV MOU MOU MOU VOM VOM VOM VOM MOV MOU MOU 4 MOU MOU MOV 4 B, B B, C B, D B,E B,H B,L B,M B,A C,B C,C C,M C,D C.A 5 MOV 5 MOV MOV MOV MOU MOV MOU D,B D,C D,D D,E D,H D,L D,M D,A E,B E,C E,D E.E E.H E.L E.M E.A HOV HOV HOV MOV MOV MOV MOV MON MON WON MOV MOV MOV MOV MOV MOV 6 H.B H.C H.D H.E H.H H.L H.M H.A L.B L.C L.D L.E L.H L.L L.M L.A 7 MOU MOV MOV MOV MOV MOV HLT MOV MOV MOV 7 MOV MOV MOV MOV MOV MOV M,B M,C M,D M,E M,H M,L M,A A,B A,C A.D A.M A.A 8 ADD ADD ADD ADD ADD ADD ADD ADD ADC ADC ADC ADC ADC ADC ADC ADC 8 C Н В Ε Н М A 9 SUB SUB SUB SUB SUB SUB SUB SUB SBB SBB SBB SBB SBB 9 SRR SBB SBB R C Đ F н L М R C D F н M A A ANA ANA ANA ANA ANA ANA ANA ANA XRA XRA XRA XRA XRA **XRA** XRA XRA A M A В ORA DRA DRA DRA DRA DRA DRA DRA CMP CMP CMP CMP CMP CMP CMP CMP В D Ε D E н M н L C RNZ POP JNZ JMP CNZ PUSH ADI RST RZ RET C JZ CZ CALL ACT RST В D RNC POP JNC OUT CNC PUSH SUI RST RC JC IN CC D SBI RST E RPO POP JPO XTHL CPD PUSH ANI RST RPE PCHL JPE XCHG CPE XRI RST Ε F POP JP CP PUSH ORI RST RM F RP DI SPHL JM EI CM CPT RST PSW PSH

N.- НОМЕР ПОРТА ВВОДА/ВЫВОДА

- ДВУХВЯЙТОВЫЙ ОПЕРЯНД - 016 **4BYX5ANTOBNN DREPAHA - ADR**

ПАНОВАИТОВЫЙ ОПЕРАНА - 08

ПРИМЕР: КОМАНДА КОД ОПЕРАЦИИ 12.

В

КОД ОПЕРАЦИИ СА KOMAHAE JZ ADR STAX D WHEET

ПРИНАДЛЕЖИТ

Таблица 2

Десятичное значение	Двоичное значение	Шестнадцати- ричное значение	Десятичное значение	Двоичное значение	Шестнадцати ричное значение	
0 1	0000 0001	0	8 9	1000 1001	8 9	
2 3	0010 0011	2 3	10 11	1010 1011	A B	
4 5	0100 0101	4 5	12 13	1100 1101	C	
6	0110 0111	6 7	14 15	1110 1111	E F	

тичное число от 0 до 15. Обозначив эти величины цифрами от 0 до 9 и далее буквами латинского алфавита от А до F, мы получим шестнадцатиричные цифры. В табл. 2 приведено соответствие между десятичными, двоичными и шестнадцатиричными значениями величин. Например, двоичный код 1100 0011 можно представить в виде шестнадцатиричного числа С3, операнду или коду команды В8, записанному в шестнадцатиричной форме, будет соответствовать код 1011 1000, а адресу **F204** код 1111 0010 0000 0100.

Таким образом, зная мнемонику

команды, например, ORAC, из табл. 1 можно определить ее шестнадцатиричный код операции В1, что будет соответствовать двоичному коду 1011 0001.

При выполнении микропроцессором некоторых команд в регистре признаков F вырабатываются признаки состояния, при этом устанавливаются в 1 следующие биты регистра F.

Бит **Z** — признак нуля, устанавливается, если результат выполнения команды равен 0.

Бит S — признак знака, устанавливается, если результат выполнения

команды отрицателен. При выполнении | арифметических команд каждый двоичный операнд представляется как 7-разрядное двоичное число со знаком, записанным в старшем разряде. Единица в восьмом разряде соответствует отрицательному числу в дополнительном ко-

Бит Р — признак четности, устанавливается, если количество единиц в двоичном коде результата четное.

Бит С — признак переноса, устанавливается, если в результате сложения двух 8-разрядных чисел возникает перенос из старшего разряда или в результате вычитания возникает заем.

Бит АС — признак вспомогательного переноса, устанавливается, когда перенос возникает из четвертого разряда двоичного числа (из разряда **D3**). Этот признак используется при различных операциях с 4-разрядными операндами.

Подробнее с арифметическими операциями в микро-ЭВМ можно ознакомиться в литературе [2] в главе III.

Функциональное описание команд приведено в табл. 3. В ней описываются действия, которые совершает микропроцессор при их выполнении. Таблица довольно компактна, так как в системе команд имеется много однотипных выполняющих одинаковые операции над операндами, хранящимися в различных регистрах. В этой же таблице показано расположение битов в регистре признаков F.

Перед дальнейшим изучением материала статьи необходимо познакомиться с условными обозначениями, пспользуемыми в табл. 3.

Вместо нескольких однотипных команд в таблице помещена одна обобщенная команда. В такой команде вместо обозначения конкретного регистра или регистровой пары используется обобщенное обозначение нескольких регистровых пар. Рядом, через точку с запятой, помещается условное описание действия команды. Подставляя вместо обобщенного обозначения названия конкретных, допустимых для этой команды регистров или регистровых пар, можно получить мнемонику нужной команды и описание ее работы. Стрелкой → обозначается направление пересылки данных при выполнении команды, а через М () обозначается ячейка памяти, адресуемая по содержимому, приведенному в скобках. Это может быть содержимое одной из регистровых пар, регистра SP (указателя стека), или адрес ADR, записанный во втором и третьем байте команды с непосредственной адресацией. Для более четкого понимания действия команд необходимо также вспомнить и способы адресации, о которых было рассказано в предыдущей статье.

Теперь кратко охарактеризуем группы команд микропроцессора.

СИСТЕМЯ КОМЯНД МИ	КРППРПЦЕССПРЯ КР580ИК8ОЯ				
DAHDBANTDBWE TEPECMJKH	ABYXBANTOBME REPECMAKM LXI YZ,D16 ; D16> YZ SHLD ADR ; HL> M(ADR) M(ADR+1) LHLD ADR ; H(ADR) M(ADR+1)> HL PUSH YZ'* ; YZ> M(SP-1) M(SP-2), ; SP-2> SP POP YZ'' ; M(SP) M(SP+1)> YZ, (POP' PSW) ; SP+2> SP				
КОМЯНДЫ ВВОДЯ И ВЫВОДЯ IN N ; (N)> A OUT N ; A>(N)	ПБМЕН БЯЙТЯМИ XCHG ; HL <> DE XTHL ; H <> M(SP+1),L <> M(SP)				
АРИФМЕТИЧЕСКИЕ И ЛОГИЧЕСКИЕ ОПЕРАЦИИ СМС'' ; С> С STC'' ; 1> С СМА ; А> А DAA' ; ДЕСЯТИЧН КОРРЕКЦИЯ	INR''' R				
APMOMETHYECKHE W JODINYECKHE DIEPALHM 8-BHTOBHE DIEPALMM ADD' R ; A+R> A ACI' DB ADC' R ; A+R+C> A SUI' DB SBB' R ; A-R> A SBI' DB ANA' R ; AAR> A ANI' DB	; A+D8> A				
ORA'R ; AVR> A ORI'D8 XRA'R ; A ® R> A XRI'D8 KUMAHAM CABMFA COAEPW. AKKYMYNTOPA RLC''; CABMF BAEBO RAL''; CABMF BAEBO YEPE3 BMT ПРИЗНА RRC''; CABMF BAPABO	J-CON ADR : ADR> PC				
RAR"; СДВИГ ВПРАВО ЧЕРЕЗ ВИТ ПРИЗН СПЕЦИЯЛЬНЫЕ КОМАНДЫ ЕІ ; РАЗРЕШЕНИЕ ПРЕРЫВАНИЯ ОІ ; ЗЯПРЕЩЕНИЕ ПРЕРЫВАНИЯ НЬТ ; ОСТАНОВ NOP ; ХОЛОСТЯЯ ОПЕРАЦИЯ	КОМЯНДЫ ВЫЗОВА И ВОЗВРАТА ИЗ ПОДПРОГРАННЫ CALL ADR ; PC> M(SP-1) M(SP-2), C-CON ADR ; ADR> PC RST X ; PC> M(SP-1) M(SP-2), ; ADD> PC, ГДЕ X=0,1,,7,				
ФВРНЯТ РЕГИСТРЯ F D7 D6 D5 D4 D3 D2 D1 D0 B Z O AC O P 1 C	; ADD COUTB.PABEH OH,8H,10H,18H, ; 20H,2BH,3OH,3BH RET ; M(SP) M(SP+1)> PC, R-CON ; SP+2> SP				
УСЛОВНЫЕ ОБОЗНАЧЕНИЯ					

Группа команд однобайтовых пересылок данных. Это наиболее многочисленная группа команд. С их помощью производится обмен данными между внутренними регистрами микропроцессора, а также между внутренними регистрами и ячейками памяти.

Внутренние межрегистровые пересылки осуществляются с помощью группы команд MOV R1, R, где R1 и R—любые внутренние 8-разрядные реги-

стры микропроцессора или их содержимое. При выполнении этой команды содержимое регистра R пересылается в регистр R1, причем в регистре R сохраняется прежнее значение данных. Например, после выполнения команды MOV C,A данные из регистра A будут переписаны в регистр C. При этом в регистре A данные не изменяются. В качестве R1 или R может быть также определена ячейка памяти, адтажие определена ячейка памяти, адтажимое.

рес которой находится в регистровой паре HL. Например, по команде MOV C, M произойдет пересылка данных из ячейки памяти с адресом, записанным в регистровой паре HL во внутренний регистр С микропроцессора. Содержимое ячейки памяти M при этом не изменится. Другой пример: по команде MOV M, E данные из регистра E запишутся в ячейку памяти M, адресуемую через содержимое регистровой пары HL, а данные в регистре E останутся пеизменными.

Для пересылок данных между аккумулятором и ячейками памяти в качестве адреса ячейки памяти может быть использовано также содержимое регистровых пар ВС или DE. Тогла для записи в память данных из аккумулятора используются однобайтовые команды STAX В или STAX D, а при обратной пересылке — LDAX В или LDAX D. Адрес ячейки памяти для обмена с аккумулятором можно задать также с помощью трехбайтовых команд с непосредственной адресацией. В этом случае для записи данных из аккумулятора в память служит ко-манда STA ADR, для обратной пересылки -- LDA ADR.

С помощью двухбайтовой команды MV1 R,D8 (R — буквенное наименование регистра или ячейки памяти, адресуемой по содержимому HL) можно записать операнд в любой 8-разрядный регистр микропроцессора или ячейку памяти. Операндом здесь будет содержимое второго байта команды.

Команда ${\bf SPHL}$ позволяет занести адрес из регистровой пары ${\bf HL}$ в указатель стека ${\bf SP}.$

Группа команд двухбайтовых пересылок данных. Трехбайтовые команды LXI B,D16, LXI H,D16 служат для непосредственной записи в соответствующие регистровые пары 16-разрядного операнда D16.

Используя команды SHLD ADR. LHLD ADR, можно организовать пересылки данных между регистровой парой **HL** и ячейкой памяти, посредственно адресуемой по содержимому второго и третьего байта команды. Остальные команды этой группы осуществляют пересылки с адресацией по указателю стека SP. С помощью команд PUSH B, PUSH D H PUSH H coдержимое регистровых пар ВС, DE и HL засылается в стек. По команде PUSH PSW в стек засылаются данные из аккумулятора и регистра признаков. Команды РОР В, РОР D, POP H служат для пересылки 16-разрядного слова из яческ памяти, адресуемых указателем стека SP в соответствующую пару регистров. Командой РОР PSW данные из стека пересылаются в аккумулятор и регистр признаков F. Таким образом, команда POP PSW может изменять все биты регистра признаков **F**.

Группа команд ввода-вывода. Микро-

процессор имеет всего две команды для ввода-вывода данных.

С помощью команды ввода IN N можно переписать байт данных в регистр A микропроцессора из одного из 256 портов ввода. Номер порта определяется вторым байтом команды.

Аналогично по команде вывода **OUT N** байт данных из регистра **A** микропроцессора будет переписан в любой из 256 портов вывода, адресуемых вторым байтом команды.

Группа команд обмена. В этой группе также всего две команды:

ХСНG — команда для обмена содержимым между регистровыми парами **HL** и **DE**,

XTHL — команда для обмена содержимым между регистровой парой **HL** и ячейками памяти, адресуемых по указателю стека **SP**.

Группа команд арифметических и логических операций с одним операндом. С помощью команды СМС можно изменить значение бита признака переноса на противоположное, т. е. инвертировать признак переноса. Команда STC позволяет установить значение признака переноса в 1. Значенія всех битов в регистре А можно инвертировать, применив команду СМА.

Команда **DAA** предназначена для выполнения двоично-десятичного сложения. Подробно о работе этой команды можно прочить также в [2] в главе III.

Очень часто при написании программ используются команды INR R, DEC R, INX YZ, DCX YZ, служащие для увеличения или уменьшения значения содержимого регистра, ячейки памяти или регистроб пары на единицу. Многие команды этой группы воздействуют на различные биты регистра признаков F (см. табл. 3).

Группа команд арифметических и логических операций с двумя операндами. Перед началом выполнения любой команды из этой группы один из операндов должен быть помещен в регистр А, а другой операнд (если команда однобайтовая) в один из 8-разрядных внутренних регистров микропроцессора или ячейку памяти, адресуемую содержимым регистровой пары Н. В двухбайтовой команде значение второго операнда непосредственно задается во втором байте команды. Результат выполнения команды помещается в регистр А.

Команды ADD R или ADI D8 позволяют сложить два операнда. Сложение двух операндов со значением бита переноса С происходит по команде ADC R или ACI D8. Вычитание из аккумулятора второго операнда и учет значения бита заема С производится соответственно командами SUB R, SUI D8, SBB R или SBI D8.

Операции поразрядного логического умножения (операция \mathbf{M} , обозначается знаком Λ) содержимого аккумулятора

с вторым операндом происходит при выполнении команды ANA R или ANI D8. При этом результатом выполнения команды является 8-разрядное двоичное число, отдельные разряды которого равны 1 только тогда, когда соответствующие разряды у обоих операндов также равны 1.

При выполнении поразрядного логического сложения (операция ИЛИ, обозначается знаком V) с помощью команд ORA R или ORA D8 образуется двоичное число, отдельные разряды которого равны 1 в случае, когда соответствующие разряды какоголибо одного или обоих операндов также равны 1.




Рис. 1

Результатом выполнения операции ИСКЛЮЧАЮЩЕГО ИЛИ (обозначается знаком

В командами XRA R или XRI D8 является байт, отдельные разряды которого равны 1 только тогда, когда соответствующие разряды операндов имеют противоположные значения.

Рассмотрим пример различных логических операций над двумя операнлами.

1 операнд 11 операнд		1	0	0	1	0	0	1	0
Результат операции:	○	1	0	0	0	0	0	1	0

После выполнения рассмотренных команд логической обработки двух операндов значения признаков **C** и **AC** регистра признаков **F** всегда равны 0.

Команды СМР R или СРІ D8 позволяют сравнивать два операнда. Сравнение происходит вычитанием из первого операнда, хранящегося в аккумуляторе, второго. Если в результате операции вычитания окажется, что операнды равны, то признак нуля Z

устанавливается в 1, если же значение операнда, хранимого в аккумуляторе, меньше значения второго операнда, то устанавливается в 1 признак переноса С.

Есть в системе команд микропроцессора команды DAD B, DAD D, DAD H, DAD SP, позволяющие сложить два 16-разрядных числа. Одно из этих чисел должно быть записано в регистровую пару HL, а другое — в регистровую пару BC, DE, HL или SP. Результат сложения помещается в пару HL.

Группа команд сдвигов содержимого аккумулятора. На рис. 1 схематически показано, как происходит сдвиг содержимого аккумулятора влево или вправо командами сдвига RAL и RAR и командами циклического сдвига RLC и RRC. В операциях сдвига участвует бит переноса С регистра признаков F. Под воздействием каждой из этих команд происходит сдвиг содержимого аккумулятора только на один разряд. Если необходимо сдвинуть содержимое аккумулятора на большее число разрядов, то команду сдвига необходимо повторить требуемое число раз.

Группа команд передачи управления и работы с подпрограммами. Этн команды играют особую роль в организации выполнения программе микро-ЭВМ. Пока в программе не встречаются команды этой группы, счетчик команд РС постоянно увеличивает свое значение, и микропроцессор выполняет команду за командой в порядке их расположения в памяти.

Порядок выполнения программы может быть изменен, если занести в регистр счетчика команд микропроцессора код адреса, отличающийся от адреса очередной команды. Это вызовет передачу управления работой микропроцессора другой части программы. Такая передача управления (или переход в программе) может быть выполнена с помощью трехбайтовой команды безусловного перехода JMP ADR. Как только такая команда встретится в программе, в регистр счетчика команд РС микропроцессора запишется величина ADR. Таким образом, следующей командой, которую будет выполнять микропроцессор вслед за командой JMP ADR, будет команда, код операции которой записан в ячейке с адресом, равным значению

Безусловную передачу управления можно произвести также по команде **PCHL**, в результате выполнения которой произойдет передача управления по адресу, храняшемуся в регистровой паре **HL**.

Кроме команды безусловного перехода микропроцессор имеет восемь трехбайтовых команд условного перехода. При появлении команды условного перехода передача управления по адресу, указанному в команде, происходит только в случае выполнения определенного условия. Если условие не удовлетворяется, то выполняется команда, непосредственно следующая за командой условного перехода.

Условия, с которыми оперируют команды условной передачи управления, определяются состоянием битов (разрядов) регистра признаков **F**:

NZ (NOT ZERO)	— ненулевой резуль-
Z (ZERO)	тат Z = 0, — нулевой результат
NC (NO CARRY)	Z = 1, — отсутствие пере-
C (CARRY)	носа, $CY = 0$, — перенос, $CY = 1$,
PO (PARITY ODD)	— нечетный результат, Р =0,
PE (PARITY EVEN)	- четный результат,
P (PLUS)	P =1, — число неотрица-
M (MINUS)	тельное, $S = 0$, — число отрицатель-

Эти условия проверяются соответствующими командами условного перехода: JNZ ADR, JZ ADR, JNC ADR, JC ADR, JPO ADR, JPE ADR, JP ADR. JM ADR.

ное, S = 1.

При написании программ, обычно, можно выделить одинаковые последовательности команд, часто встречающиеся в разных частях программы. Для того чтобы многократно не переписывать такие последовательности команд, их объединяют в так называемые полпрограммы. В любой части основной программы программист может поставить трехбайтовую команду безусловного вызова подпрограммы CALL ADR, во втором и третьем байте которой указывается адрес вызываемой подпрограммы. Выполнение команды CALL ADR начинается с побайтовой засылки в стек адреса следующей после этой команды ячейки памяти. Этот адрес называется адресом возврата из подпрограммы. Он необходим для того, чтобы по окончании выполнения подпрограммы вернуться к продолжению выполнения основной программы.

После записи в стек адреса возврата из подпрограммы в счетчик команд РС микропроцессора загружается величина ADR, т. е. адрес первой команды вызываемой подпрограммы. Таким образом, управление из основной программы передается на вызываемую подпрограмму.

Выполнение подпрограммы всегда заканчивается командой возврата из подпрограммы, например, однобайтовой командой безусловного возврата из подпрограммы **RET**. При этом содержимое стека, т. е. адрес возврата из подпрограммы пересылается из стека в регистр РС микропроцессора и управление вновь передается основной программе.

Кроме трехбайтовой команды безус-

ловного вызова подпрограммы CALL **ADR**, в системе команд микропроцессора имеется восемь однобайтовых команл RST 0 — RST 7 вызова полпрограмм, расположенных по фиксированному адресу. Появление в основной программе любой из этих команл вызывает запись в стек адреса возврата из подпрограммы и передачу управления на соответствующую ячейку памяти, гле расположена первая команда подпрограммы. В табл. 4 дано соответствие между командами RST 0 -RST 7 и шестнадцатиричными адресами ячеек памяти, куда передается управление при их выполнении.

Таблица 4

Команды	Адрес начала под- программы	Команды	Адрес на- чала под- программы	
RST 0	0000	RST 4	0020	
RST 1	0008	RST 5	0028	
RST 2	0010	RST 6	0030	
RST 3	0018	RST 7	0038	

Кроме команды безусловного вызова и возврата из подпрограмм, в системе команд имеется восемь команд условного вызова подпрограмм и восемь команд условного возврата из подпрограмм, действие которых определяется, так же как и у команд условной передачи управления, состоянием регистра признаков **F.** Если условие для выполнения команды отсутствует, то вызов подпрограммы или возврат из нее не выполняется.

Группа специальных команд. Команда NOP этой группы не производит никаких операций, однако так как она выполняется за определенный отрезок времени, ее можно использовать в программах для задания временных интервалов. Появление в программе команды HLT ведет к останову выполнения программы. Продолжить выполнение программы можно только подачей сигнала сброс или запрос прерывания на соответствующие входы микропроцессора.

Что такое прерывание, а также действия команд EI (разрешение прерывания) и DI (запрет прерывания), будет описано в следующей статье. В ней будут рассмотрены также некоторые вопросы, связанные с практической реализацией простейших алгоритмов работы микропроцессорных устройств программным путем и разобраны отдельные примеры программ для микропроцессора КР580ИК80А.

ЛИТЕРАТУРА

1. М. А. Бедряковский, Н. С. Кручинкин, В. А. Подолян. Микропроцессоры. — М., Радно и связь, 1981. 2. Е. П. Балашов, Д. В. Пузанков. Микро-

 Е. П. Балашов, Д. В. Пузанков. Микро процессоры и микропроцессорные системы. — М Радио и связь, 1981.

PEMOHT

С. ЕЛЬЯШКЕВИЧ, А. МОСОЛОВ, А. ПЕСКИН, Л. ФИЛЛЕР

алиоканал цветных телевизоров блочно-модульной конструкции состоит из селектора каналов СК-В-1, модуля УПЧИ (УМ1-1) и модуля АПЧГ (УМІ-4) в блоке обработки сигналов (БОС). К нему также относят ранее не рассмотренное устройство согласования модуля АПЧГ с селектором каналов СК-В-1 и блоком СВП-4-1. На рис. 1 показана схема устройства согласования и его соединения с другими блоками. В устройство входит двусторонний ограничитель на диодах VD1, VD4 и каскады на транзисторах VT2 и VT3. Устройство устраняет самопроизвольные изменения настройки при переключении телевизора с одной программы на другую, при отключении антенны или перерывах в работе телевизионных передатчиков.

Неисправности радиоканала, как правило, определяют по следующим внешним признакам: отсутствию изображения и звука, искажению изображения, ухудшению его четкости или уменьшению контрастности. Рассмотрим их на характерных примерах.

Если отсутствует изображение и звук при приеме всех программ, а на экране телевизора видны шумы и в динамических головках слышно шипение, то прежде всего необходимо убедиться в исправности модуля АПЧГ. С этой целью переключатель SB1 (рис. 1) в блоке управления устанавливают в положение «РПЧ» (ручная подстройка частоты) и переключают телевизор с одной программы на другую. Если изображение и звук, хотя и искаженные, появляются, то неисправность — в модуле АПЧГ. При отсутствии приема переключатель SBI возвращают в положение «АПЧ» (автоматическая подстройка частоты). Затем проверяют антенные соединители на отсутствие обрыва или замыкания, для чего штеккер антенны включают непосредственно в гнездо «МВ» селектора каналов СК-В-1. В случае сохранения неисправности выводах измеряют напряжения на СК-В-1, определяемые устройством выбора программ СВП-4-1. В приведенной таблице указаны необходимые напряжения при различных положениях переключателей поддиапазонов устройства СВП-4-1.

Продолжение. Начало см. в «Радио», 1982, № 9.