



**PAN3029 / PAN3060 系列**

# 产品说明书

Dec. 2023

V1.6

上海磐启微电子有限公司

低功耗远距离无线收发芯片

## в общих чертах

PAN3029 / PAN3060 - это маломощный беспроводной трансивер большого радиуса действия с технологией модуляции и демодуляции ChirpIoT™, поддерживающий полудуплексную беспроводную связь и работающий в частотных диапазонах 408~565 МГц и 816~1080 МГц. Чип отличается высокой помехоустойчивостью, высокой чувствительностью, низким энергопотреблением и сверхдальней передачей. При максимальной чувствительности -143 дБм и максимальной выходной мощности 20 дБм чип обеспечивает лучшие в отрасли бюджеты каналов связи, что делает его лучшим выбором для передачи на большие расстояния и приложений, требующих высокой надежности. PAN3029 / PAN3060 также предлагает значительные преимущества по сравнению с традиционными методами модуляции в плане блокировки и выбора соседнего канала, что позволяет еще больше повысить надежность связи. В то же время она обеспечивает большую гибкость в плане настраиваемой пользователем полосы модуляции спектра, коэффициента распространения и коэффициента коррекции ошибок, эффективно улучшая компромисс между расстоянием, помехоустойчивостью и энергопотреблением по сравнению с чипами, использующими традиционные методы модуляции.

## Основные характеристики

- Диапазон рабочих частот: 408~565 МГц, 816~1080 МГц
- Модуляция: ChirpIoT™
- Выходная мощность передатчика: -30 дБм ~ 20 дБм
- Максимальный бюджет канала связи до: 163 дБ
- Чувствительность до: -143dBm@62.5kHz
- Рабочий ток
  - Ток сна: 200 нА
  - Ток приема: 4,1 мА@ режим DCDC
  - Ток эмиссии:
    - 91 мА@20 дБм
    - 13 мА@-2 дБм
- Поддерживаемая полоса пропускания
  - PAN3029: 62,5 кГц, 125 кГц, 250 кГц, 500 кГц
  - PAN3060: 125 кГц, 250 кГц, 500 кГц
- Поддерживаются коэффициенты SF и автоматическое распознавание коэффициентов спектра распространения.
  - PAN3029: от 5 до 12
  - PAN3060: от 5 до 9
- Поддерживаемые скорости передачи данных:
  - 4/5, 4/6, 4/7, 4/8
- Поддержка SAIP
  - Поддержка режима низкой скорости: 0,08~59,9 кбит/с
- Поддерживает 4-проводной SPI / 3-проводной SPI / I2C интерфейс конфигурации, поддерживает 4 GPIO

- Рабочее напряжение: **низким энергопотреблением на большие расстояния** ■ ■ ■

1,8 В ~ 3,6 В (в режиме DCDC 2 В ~ 3,6 В)

- Рабочая температура: -40°C ~ 85°C
- Упаковка: QFN28 (4 x 4 мм)

## типичное применение

- Умная фабрика
- Умная вода
- интеллектуальное сельское хозяйство
- интеллектуальное медицинское обслуживание
- интеллектуальное сообщество
- Интеллектуальное пожаротушение  
(психология)

низким энергопотреблением на большие расстояния  
каталог (на жестком диске компьютера)

Обзор.....	2
Основные характеристики.....	2
Типовые применения.....	2
Каталог.....	3
1 Правила именования.....	6
2 Информация для заказа.....	7
3 Блок-схема архитектуры системы.....	8
4 Определения и описания выводов.....	9
4.1 Распиновка.....	9
4.2 Описание контактов.....	10
5 Электрические характеристики.....	12
5.1 Абсолютное максимальное значение.....	12
5.2 Характеристики постоянного тока.....	12
5.3 Характеристики ВЧ.....	14
6 Схема синтеза частоты.....	17
7 Модем.....	18
7.1 Параметры модуляции.....	18
7.1.1 Полоса пропускания сигнала.....	18
7.1.2 Коэффициент разброса спектра.....	18
7.1.3 Кодовая ставка.....	18
7.1.4 Режим низкой скорости.....	18
7.2 Структура рамы.....	19
8 MAC Design.....	20
8.1 Режим передачи/приема.....	20
8.2 Режим передатчика.....	20
8.2.1 Режим передачи одного пакета.....	21
8.2.2 Режим непрерывной передачи.....	22
8.3 Режим приемника.....	23
8.3.1 Режим приема одного пакета.....	23
8.3.2 Режим приема одного пакета с таймаутом.....	24
8.3.3 Режим непрерывного приема.....	25
8.4 IRQ Прерывание.....	26
8.5 Прерывание CAD-IRQ.....	27
9 Дизайн интерфейса.....	28
9.1 Четырехпроводной интерфейс SPI.....	28
9.1.1 Тайминг записи по 4-проводному интерфейсу SPI.....	29
9.1.2 Временные параметры чтения по 4-проводному интерфейсу SPI.....	29
9.1.3 Требования к временным характеристикам четырехпроводного интерфейса SPI.....	29
9.2 Трехпроводной SPI.....	30
9.2.1 Тайминг записи по 3-проводному интерфейсу SPI.....	30
9.2.2 Трехпроводная синхронизация чтения SPI.....	30
9.2.3 Требования к временным характеристикам трехпроводного интерфейса SPI.....	30
9.3 I2C.....	31
9.3.1 Время записи I2C.....	31
9.3.2 Тайминг чтения I2C.....	31
9.3.3 Требования к временным характеристикам I2C.....	32


	<b>низким энергопотреблением на большие расстояния</b>	
9.4	FIFO.....	32
9.5	GPIO.....	32
9.5.1	Внешнее управление PA GPIO.....	32
9.5.2	Мониторинг SA/PA GPIO.....	33
10	Описание специальной функции ChirpIoT.....	34
10.1	Функции RSSI.....	34
10.1.1	Индикация RSSI сигналов ChirpIoT.....	34
10.1.2	Обнаружение канала Индикация RSSI.....	34
10.2	Сигнал шум энергия Статистика Функция.....	34
10.3	Активное обнаружение каналов (CAD).....	34
10.3.1	Обнаружение сегмента свинца сигнала ChirpIoT.....	35
10.3.2	Обнаружение сегментов данных сигнализации ChirpIoT.....	36
10.4	Функция режима MAPM.....	36
10.5	Особенности eFuse.....	37
10.6	Функция раннего прерывания.....	37
10.7	Интеллектуальное распознавание SF.....	38
11	Описание режима работы.....	39
11.1	Обзор.....	39
11.2	Описание режима работы.....	40
11.2.1	Режим глубокого сна.....	40
11.2.2	Режим сна.....	40
11.2.3	Режим STB1.....	40
11.2.4	Режим DCDC.....	40
11.2.5	Режим STB2.....	40
11.2.6	Режим STB3.....	40
11.2.7	Режим TX.....	40
11.2.8	Режим RX.....	40
12	Регистры.....	41
12.1	Конфигурация системы.....	41
12.2	Конфигурация режима.....	41
12.3	Конфигурация MAC (регистр области низкого напряжения).....	42
12.4	Конфигурация интерфейса GPIO (регистр низкого напряжения).....	43
12.5	Конфигурация основных операций.....	44
13	Принципиальная схема.....	46
14	Размер упаковки.....	49
15	Предостережения.....	50
16	Условия хранения.....	51
	Сокращения.....	52
	История пересмотра.....	53
	联系方式.....	54

Таблица 4-1 Описания выводов.....	10
Таблица 5-1 Абсолютные максимальные значения .....	12
Таблица 5-2 Напряжение и ток (частота 490 МГц) .....	12
Таблица 5-3 Напряжение и ток (частота 915 МГц) .....	13
Таблица 5-3 Общие радиочастотные характеристики (частота 490 МГц) .....	14
Таблица 5-5 Общие радиочастотные характеристики (915 МГц) .....	15
Таблица 9-1 Конфигурация режима порта GPIO.....	32
Таблица 14-1 Размеры корпуса QFN28 .....	49

## Каталог рисунков

Рисунок 3-1 Структурная блок-схема системы .....	8
Рисунок 4-1 Распиновка .....	9
Рисунок 7-1 Структура кадра РНУ .....	19
Рисунок 8-1 Блок-схема состояния режима передачи одного пакета .....	21
Рисунок 8-2 Блок-схема режима непрерывной передачи .....	22
Рисунок 8-3 Блок-схема режима приема одного пакета .....	23
Рисунок 8-4 Блок-схема режима приема одиночных пакетов с таймаутом .....	24
Рисунок 8-5 Блок-схема режима непрерывного приема .....	25
Рисунок 9-1 Временные характеристики записи в SPI .....	29
Рисунок 9-2 Временные характеристики чтения SPI .....	29
Рисунок 9-3 Временные характеристики записи по 3-проводному интерфейсу SPI .....	30
Рисунок 9-4 Временные характеристики чтения по 3-проводному интерфейсу SPI .....	30
Рисунок 9-5 Сигнал запуска I2C .....	31
Рисунок 9-6 Сигнал прерывания I2C .....	31
Рисунок 9-7 Временные характеристики записи I2C .....	31
Рисунок 9-8 Временные характеристики чтения I2C .....	31
Рисунок 10-1 Активное обнаружение канала (CAD) .....	35
Рисунок 10-2 Идентификация интеллектуального SF .....	38
Рисунок 11-1 Поток настроек рабочего режима .....	39
Рисунок 13-1 Опорная схема режима LDO 433 МГц .....	46
Рисунок 13-2 Опорная схема режима DCDC 433 МГц .....	46
Рисунок 13-3 Опорная схема режима LDO 490 МГц .....	47
Рисунок 13-4 Опорная схема режима DCDC 490 МГц .....	47
Рисунок 13-5 Опорная схема 863 МГц .....	48
Рисунок 13-6 Опорная схема 915 МГц .....	48
Рисунок 14-1 Схема упаковки QFN28 .....	49
Рисунок 15-1 Профиль процесса пайки оплавлением .....	50

# 1 соглашение об именовании



## 2 Информация для заказа

Модель продукта	Тип микросхемы	уплотнение внутри	распиновка	Ю	Поддерживаемая полоса пропускания	Фактор SF	битрейт	температура	обернуть
PAN3029 U0GA	Sub-1G	QFN	28	4	62,5 кГц 125 кГц 250 кГц 500 кГц	SF5~SF12	0.08~ 59,9 кбит/с	-40~85°C	Лента и катушка
PAN3060 U0GA	Sub-1G	QFN	28	4	125 кГц 250 кГц 500 кГц	SF5~SF9	0.5~ 59,9 кбит/с	-40~85°C	Лента и катушка

Перед заказом, пожалуйста, проконсультируйтесь с отделом продаж, чтобы получить последнюю информацию о серийном производстве.

Конфиденциально

В данном руководстве описана самая большая комплектация и самая полная функциональность. Различия в конфигурации моделей указаны в информации о заказе на этой странице.



### 3 Блок-схема архитектуры системы





Рисунок 3-1 Структурная блок-схема системы

## 4 Определения и описания выводов

### 4.1 распиновка



## 4.2 Описание контактов

Таблица 4-1 Описания выводов

серийный номер	нотация	типология	функциональность
1	DCDC_IND	AO	Внутренний выход DCDC, подключенный к внешнему последовательному индуктору
2	DCDC_FB	AI	Внутренний вход обратной связи DCDC, в режиме DCDC подключен VDD1/2/3
3	NC		
4	GND_DCDC	G	аналог
5	NC		
6	DVDD	P	Цифровые выходы LDO
7	VDD1/2/3	P	Аналоговый источник питания, режим DCDC для VFB, режим non-DCDC для основного источника питания
8	VBAT	P	Аналоговый источник питания, подключенный к сети
9	VDD_PA	P	PA Power LDO Output
10	ANT_TX	AO	Выход PA передатчика
11	NC		
12	ANT_RX	AI	Вход LNA приемника
13	NC		
14	NC		
15	XC2	AI	Вход для кристалла
16	XC1	AO	Кристаллический выход
17	GPIO0	ВВОД/ВЫВОД	Цифровой ввод-вывод
18	GPIO10	ВВОД/ВЫВОД	Цифровой ввод-вывод
		O	Внешний сигнал управления PA
19	GPIO11	ВВОД/ВЫВОД	Цифровой ввод-вывод
		O	Сигнал индикации состояния канала
20	GPIO3	ВВОД/ВЫВОД	Цифровой ввод-вывод
21	IRQ	O	сигнал прерывания
22	MOSI	I	Входной сигнал данных SPI
23	MISO	O	Выходной сигнал данных SPI
24	SCK	I	Последовательный тактовый генератор SPI
25	CSN	I	Сигнал выбора микросхемы SPI
26	NRST	I	вправить (вывихнутый сустав, электронное устройство и т.д.)
27	VBAT_IO	P	Цифровой источник питания GPIO, подключенный к сети
28	VBAT_DCDC	P	Источник питания DCDC, подключение к сети

29	E-PAD	G	<b>низким энергопотреблением на большие расстояния</b> Площадка GND на нижней части микросхемы, должна быть заземлена
----	-------	---	--

Конфиденциально

## 5 Электрические характеристики

Все параметры, приведенные в данном разделе, основаны на испытаниях при  $T_A=25^{\circ}\text{C}$  и напряжении питания 3,3 В, если не указано иное.

### 5.1 Абсолютный максимальный номинал

Таблица 5-1 Абсолютные максимальные значения

нотация	параметры	обязательное условие	минимальное значение	типичное значение	максимальные значения	единица (измерения)
VDD	vdd1/vdd2/vdd3/vbat/vbat_io	Частота: 490 МГц	-0.3	3.3	3.6	V
V <sub>I</sub>	Входное напряжение		-0.3	-	VDD	V
V <sub>O</sub>	выходное напряжение		VSS	-	VDD	V
T <sub>OP</sub>	рабочая температура		-40	-	85	°C
TSTG	Температура хранения		-55	-	125	°C

Внимание: Превышение одного или нескольких предельных значений может привести к необратимому повреждению микросхемы. Оборудование, чувствительное к статическому электричеству, эксплуатируется в соответствии с правилами защиты.

### 5.2 Характеристики постоянного тока

Условия испытаний:

- Частота: 490 МГц

Таблица 5-2 Напряжение и ток (частота 490 МГц)

нотация	параметры	минимальное значение	типичное значение	максимальные значения	единица (измерения)	условие испытания
VDD	источник питания	1.8	3.3	3.6	V	$T_A=25^{\circ}\text{C}$ , режим LDO
		2	3.3	3.6	V	$T_A=25^{\circ}\text{C}$ , режим DCDC
VSS	земля	-	0	-	V	-
I <sub>DeepSleep</sub>	Ток глубокого сна	-	200	-	nA	-
ITX, 19,5 дБм	Рабочий ток в режиме TX	-	91	-	mA	Выходная мощность 20 дБм
ITX, 18 дБм	Рабочий ток в режиме TX	-	76	-	mA	Выходная мощность 18 дБм
ITX, -2 дБм	Рабочий ток в режиме TX	-	13	-	mA	Выходная мощность -2 дБм
IRX, LDO	Рабочий ток в режиме RX	-	8.2	-	mA	Максимальный LNA в режиме LDO усиление (электроника)
IRX, DCDC	Рабочий ток в режиме RX	-	4.1	-	mA	Максимальный LNA в режиме DCDC усиление (электроника)
V <sub>OH</sub>	Выходное напряжение	VDD-0.3	-	VDD	V	-

	высокого уровня	низким энергопотреблением на большие расстояния				
VOL	Напряжение низкого уровня выходного сигнала	VSS	-	VSS+0.3	V	-
V <sub>IN</sub>	Входное напряжение высокого уровня	0,8*VDD	-	-	V	-
ВИЛ	Входное напряжение низкого уровня	-	-	0,2*VDD	V	-
скорость SPI	Скорость SPI	-	-	10	Мбит/с	-

Условия испытаний:

- Частота: 915 МГц

Таблица 5-3 Напряжения и токи (частота 915 МГц)

нотация	параметры	минимальное значение	типичное значение	максимальные значения	единица (измерени я)	условие испытания
VDD	источник питания	1.8	3.3	3.6	V	TA=25°C, режим LDO
		2	3.3	3.6	V	TA=25°C, режим DCDC
VSS	Структурная частица: употребляется перед глаголом или прилагательным, связывая их, предшествуя глагоду или прилагательному	-	0	-	V	-
IDeepSleep	Ток глубокого сна	-	200	-	nA	-
ITX, 19.5 дБм	Рабочий ток в режиме TX	-	107	-	mA	Выходная мощность 20 дБм
ITX, 18 дБм	Рабочий ток в режиме TX	-	103	-	mA	Выходная мощность 18 дБм
ITX, -2 дБм	Рабочий ток в режиме TX	-	16	-	mA	Выходная мощность -2 дБм
IRX, LDO	Рабочий ток в режиме RX	-	9.1	-	mA	Максимальный LNA в режиме LDO усиление (электроника)
IRX, DCDC	Рабочий ток в режиме RX	-	4.7	-	mA	Максимальный LNA в режиме DCDC усиление (электроника)
V <sub>OH</sub>	Выходное напряжение высокого уровня	VDD-0.3	-	VDD	V	-
VOL	Напряжение низкого уровня выходного сигнала	VSS	-	VSS+0.3	V	-

низким энергопотреблением на большие расстояния						
V <sub>IN</sub>	Входное напряжение высокого уровня	0,8*VDD				
ВИЛ	Входное напряжение низкого уровня	-	-	0,2*VDD	V	-
скорость SPI	Скорость SPI	-	-	10	Мбит/с	-

## 5.3 Радиочастотные характеристики

Условия испытаний:

- Частота: 490 МГц
- Код коррекции ошибок= 4/8
- Доля ложных пакетов  $\leq 5\%$
- Длина полезной нагрузки= 10 байт

Таблица 5-4 Общие радиочастотные характеристики (490 МГц)

нотация	описание	обязательное условие	минимальный	Квинтэссеция	величайший	единица (измерения)
общая частота						
Fop	рабочая частота	-	408	-	565	МГц
		-	816	-	1080	МГц
Fxtal	частота кристалла	-	-	32	-	МГц
RS	Сопротивление серии кристаллов	-	-	30	50	$\Omega$
CFOOT	Внешняя емкость кристалла	-	8	15	22	пФ
CLOAD	Емкость нагрузки кристалла	-	6	10	12	пФ
FTOL	Допуск на начальную частоту	-	-	$\pm 10$	-	ppm
BR	Скорость передачи данных (серия PAN3029)	-	0.08	-	59.9	kbps
	Скорость передачи данных (серия PAN3060)	-	0.5	-	59.9	kbps
излучатели						
PLPWAN	выходная мощность	-	-30	19	20	дБм
преломление						
RF_62.5 (LDO)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 62,5 кГц при использовании отдельных каналов RX/TX	SF= 7	-	-129	-	дБм
		SF= 10	-	-137	-	
		SF= 12	-	-143	-	
RF_125 (LDO)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 125 кГц при использовании разделенных каналов RX/TX	SF= 7	-	-126	-	дБм
		SF= 10	-	-134	-	
		SF= 12	-	-140	-	
RF_250 (LDO)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 250 кГц при использовании разделенных каналов RX/TX	SF= 7	-	-124	-	дБм
		SF= 10	-	-132	-	
		SF= 12	-	-137	-	
RF_500 (LDO)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 500 кГц при использовании разделенных каналов RX/TX	SF= 7	-	-121	-	дБм
		SF= 10	-	-129	-	
		SF= 12	-	-134	-	
RF_62.5 (DCDC)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 62,5 кГц при использовании отдельных каналов RX/TX	SF= 7	-	-125	-	дБм
		SF= 10	-	-133	-	
		SF= 12	-	-139	-	
RF_125 (DCDC)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 125 кГц при использовании разделенных каналов RX/TX	SF= 7	-	-122	-	дБм
		SF= 10	-	-130	-	
		SF= 12	-	-137	-	



<b>низким энергопотреблением на большие расстояния</b>						
RF_250 (DCDC)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 250 кГц при использовании разделенных каналов RX/TX	SF= 10 SF= 12	- -	-128 -134	- -	дБм
RF_500 (DCDC)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 500 кГц при использовании разделенных каналов RX/TX	SF= 7 SF= 10 SF= 12	- - -	-117 -125 -130	- - -	дБм

Условия испытаний:

- Частота: 915 МГц
- Код коррекции ошибок= 4/8
- Доля ложных пакетов ≤ 5%
- Длина полезной нагрузки= 10 байт

Таблица 5-5 Общие радиочастотные характеристики (915 МГц)

нотация	описания	обязательное условие	минимальный	Квинтэссенция	величайший	единица (измерения)
<b>общая частота</b>						
Fop	рабочая частота	-	408	-	565	МГц
		-	816	-	1080	МГц
Fxtal	частота кристалла	-	-	32	-	МГц
RS	Сопротивление серии кристаллов	-	-	30	50	Ω
CFOOT	Внешняя емкость кристалла	-	8	15	22	пФ
CLOAD	Емкость нагрузки кристалла	-	6	10	12	пФ
FTOL	Допуск на начальную частоту	-	-	±10	-	ppm
BR	Скорость передачи данных (серия PAN3029)	-	0.08	-	59.9	kbps
	Скорость передачи данных (серия PAN3060)	-	0.5	-	59.9	kbps
<b>излучатели</b>						
PLPWAN	выходная мощность	-	-30	19	20	дБм
<b>преломление</b>						
RF_62.5 (LDO)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 62,5 кГц при использовании отдельных каналов RX/TX	SF= 7 SF= 10 SF= 12	- - -	-128 -136 -141	- - -	дБм
RF_125 (LDO)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 125 кГц при использовании разделенных каналов RX/TX	SF= 7 SF= 10 SF= 12	- - -	-125 -132 -138	- - -	дБм
RF_250 (LDO)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 250 кГц при использовании разделенных каналов RX/TX	SF= 7 SF= 10 SF= 12	- - -	-121 -129 -135	- - -	дБм
RF_500 (LDO)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 500 кГц при использовании разделенных каналов RX/TX	SF= 7 SF= 10 SF= 12	- - -	-119 -127 -132	- - -	дБм

<b>низким энергопотреблением на большие расстояния</b>						
RF_62.5 (DCDC)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 62,5 кГц при использовании отдельных каналов RX/TX	SF= 10 SF= 12	- -	-136 -140	- -	дБм
RF_125 (DCDC)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 125 кГц при использовании разделенных каналов RX/TX	SF= 7 SF= 10 SF= 12	- - -	-125 -132 -137	- - -	дБм
RF_250	Чувствительность РЧ, режим дальнего действия, максимальный коэффициент усиления МШУ.	SF= 7	-	-120	-	дБм
(DCDC)	Полоса пропускания 250 кГц при использовании отдельных каналов RX/TX	SF= 10 SF= 12	- -	-129 -135	- -	
RF_500 (DCDC)	Чувствительность к радиочастотам, режим дальнего действия, максимальный коэффициент усиления МШУ, полоса пропускания 500 кГц при использовании разделенных каналов RX/TX	SF= 7 SF= 10 SF= 12	- - -	-118 -126 -130	- - -	дБм

## 6 Схема синтеза частоты

В чип интегрированы высокопроизводительные схемы радиочастотных приемопередатчиков, которые могут поддерживать несколько диапазонов суб-1 ГГц, таких как 400М и 800М. Микросхема содержит высокопроизводительный, с низким фазовым шумом, полностью интегрированный синтезатор дробной частоты. Синтезатор частоты используется в режиме приема для генерации частоты LO, используемой понижающим преобразующим смесителем. В режиме передачи он также используется для непосредственной генерации модулированной РЧ-поднесущей. Дробный синтезатор частоты обеспечивает превосходные характеристики фазового шума, частотное разрешение менее 100 Гц и низкое энергопотребление. Синтезатор частоты имеет функцию быстрой стабилизации частоты, которая позволяет выполнить стабилизацию частоты приема и передачи за очень короткое время, что оптимизирует энергопотребление микросхемы.

Конфиденциально

## 7 Модем

В чипе используется модем, поддерживающий передачу ChirpLoT™, для достижения сверхвысоких бюджетов канала связи за счет превосходной модуляции спектра и прямой коррекции ошибок. Это увеличивает дальность и стабильность канала радиосвязи по сравнению с обычной модуляцией на основе FSK.

Модем ChirpLoT™ значительно улучшен с точки зрения помехоустойчивости. По сравнению с FSK-модуляцией, модем ChirpLoT™ может подавлять ко-канальные помехи на 19 дБ, т.е. энергия мешающих сигналов может быть на 19 дБ выше, чем у сигналов ChirpLoT™, что обеспечивает простое сосуществование сигналов ChirpLoT™ с другими системами модуляции и их широкое использование в гибридных сетях связи. Это гарантирует, что сигналы ChirpLoT™ могут просто сосуществовать с другими системами модуляции и широко использоваться в гибридных сетевых коммуникациях.

### 7.1 параметр модуляции

Чип оптимизирует передачу сигналов ChirpLoT™, настраивая различные параметры модуляции для достижения баланса между скоростью передачи, расстоянием передачи и надежностью передачи. Конкретные параметры перечислены ниже:

- Полоса пропускания сигнала (BW)
- Коэффициент разбрасывания (SF)
- Кодовая ставка (CR)
- Режим низкой скорости (LDR)

#### 7.1.1 полоса пропускания сигнала

PAN3029 поддерживает четыре полосы пропускания сигнала: 500 кГц, 250 кГц, 125 кГц и 62,5 кГц. PAN3060 поддерживает три полосы пропускания сигнала: 500 кГц, 250 кГц и 125 кГц.

Различные полосы пропускания сигнала могут быть выбраны с помощью конфигурации регистра.

#### 7.1.2 коэффициент распространения

PAN3029 поддерживает 8 различных коэффициентов распространения от SF5 до SF12, а PAN3060 - от SF5 до SF9.

Существует 5 различных коэффициентов распространения. Чем больше коэффициент распределения, тем меньше чистая скорость передачи данных.

#### 7.1.3 скорость кодирования

Чип использует технологию прямой коррекции ошибок и поддерживает четыре различных кодовых частоты: CR45, CR46, CR47 и CR48. Эта технология прямой коррекции ошибок позволяет исправлять определенный диапазон ошибочных битов для повышения надежности передачи.

#### 7.1.4 режим низкой скорости

**низким энергопотреблением на большие расстояния**

Низкоскоростной режим - это режим связи технологии модуляции ChirpLoT™, который уменьшает количество эффективных битов, передаваемых за единицу времени, за счет уменьшения количества битов, передаваемых за единицу времени. информации, повышая высокую надежность передачи сигнала.

## 7.2 каркасная конструкция

Структура кадра сигнала передачи ChirpIoT™ состоит из четырех частей: ведущий сегмент сигнальной преамбулы, сегмент заголовочной информации, сегмента данных полезной нагрузки и сегмента контрольной суммы CRC, как показано ниже.

Преамбула	Заголовок	CRC	Полезная нагрузка	CRC полезной нагрузки
-----------	-----------	-----	-------------------	-----------------------

Рисунок 7-1 Структура кадра PHY

Конфиденциально

## 8 MAC Design

### 8.1 РЕЖИМ ПРИЕМА-ПЕРЕДАЧИ

Чип имеет два уникальных режима работы для передатчика и три уникальных режима работы для приемника. Режимы работы передатчика:

- режим доставки одного пакета
- Режим

непрерывной

передачи Режим

работы приемника:

- Режим приема одного пакета
- Режим приема одного пакета с таймаутом
- Режим непрерывного приема

### 8.2 режим передатчика

В режиме передачи MAC есть два режима: передача одного пакета и режим непрерывной передачи. Выбор режима осуществляется с помощью регистра выбора режима. Когда режим TX выбран в регистре выбора режима, машина состояния переходит в состояние подготовки TX и ждет заполнения FIFO данными, прежде чем перейти в состояние передачи TX.

Когда MAC переходит в режим передачи TX, модуль управления энергопотреблением включает цепи аналоговых модулей, таких как модуль LDO, модуль PLL, PA и т. д., а затем посылает сигнал запуска TX модулю модема для начала передачи данных.

После отправки данных поочередно выключите цепи аналоговых модулей, таких как модуль LDO, модуль PLL и PA. Затем отправьте сигнал IRQ на MCU. После того как MCU очистит IRQ, он может настроить регистр REG\_OPT\_MODE и войти в режим STB3 для завершения процесса TX.

## 8.2.1 режим доставки одного пакета

Блок-схема состояния для режима отправки одного пакета показана на рисунке 8-1.




Рисунок 8-1 Блок-схема состояния режима передачи одного пакета



## 8.2.2 Режим непрерывной передачи

Блок-схема состояния для режима непрерывной передачи показана на рисунке 8-2.




Рисунок 8-2 Блок-схема режима непрерывной передачи

## 8.3 режим приёмника

В режиме приема MAC есть режимы приема одного пакета, приема одного пакета с таймаутом и непрерывного приема, которые выбираются с помощью 2-битного регистра выбора режима.

Государственный автомат переходит в состояние приема RX после выбора режима RX в регистре выбора режима.


Когда MAC переходит в режим приема, модуль управления питанием включает цепи аналоговых модулей, таких как LDO, PLL и т. д., и одновременно передает сигнал.

Сигнал запуска RX для начала приема данных модемом.

После получения данных поочередно отключите цепи аналогового модуля, такие как LDO и PLL. Затем отправьте сигнал IRQ на MCU. После того как MCU очистит IRQ, он может настроить регистр REG\_OPT\_MODE и войти в режим STB3 для завершения процесса RX.


### 8.3.1 Режим приема одного пакета

Диаграмма потока состояний для режима приема одного пакета показана на рисунке 8-3.




### 8.3.2 Режим приема одного пакета с таймаутом

Диаграмма потока состояний для режима приема одного пакета с таймаутом показана на рисунке 8-4.



### 8.3.3 Режим непрерывного приема

Диаграмма состояния для режима непрерывного приема показана на рисунке 8-5.



Отличие режима непрерывного приема от режима приема одного пакета и режима приема одного пакета с тайм-аутом заключается в том, что после приема данных на MCU посылается сигнал IRQ, и MCU очищает IRQ, чтобы начать следующий прием данных. Чтобы выйти из режима непрерывного приема, выберите режим вывода кристалла в регистре выбора режима, а затем выключите цепи аналогового модуля, такие как модуль LDO и модуль PLL, чтобы завершить процесс режима непрерывного приема.

## 8.4 IRQ Прерывание

Все прерывания на микросхеме имеют общий внешний вывод ИО прерывания, IRQ, который является активным высоким уровнем. На микросхеме имеется 7 типов прерываний, перечисленных ниже. Прерывания могут быть включены через регистр разрешения прерываний, а статус прерывания может быть считан через регистр состояния прерываний.

Регистр разрешения прерывания	описания
REG_MAPM_IRQ_MASK	Разрешение IRQ MASK в режиме MAPM 0: Генерировать прерывание IRQ для MAPM 1: Прерывание IRQ без генерации MAPM
REG_RX_HMP_ERR_MASK	Код коррекции ошибок Маска прерывания IRQ 0: Прерывания IRQ без ошибок кода коррекции ошибок 1: Прерывания IRQ, генерирующие ошибки кода коррекции ошибок
REG_RX_PLHD_DONE_MASK	Маска режима раннего прерывания 0: Прерывания IRQ в режиме раннего прерывания не генерируются 1: Генерировать прерывания IRQ для режима раннего прерывания
REG_RX_DONE_MASK	rx completion irq mask 0: Прерывание IRQ без завершения rx 1: Генерировать прерывание IRQ для завершения rx
REG_RX_PL_CRC_ERR_MASK	Rx payload crc error irq mask 0: Прерывания IRQ без ошибок Rx payload crc 1: Прерывание IRQ, генерирующее ошибку Rx payload crc error
REG_RX_TIMEOUT_MASK	Rx timeout irq mask 0: Прерывание IRQ без тайм-аута Rx 1: Прерывание IRQ, генерирующее тайм-аут Rx
REG_TX_DONE_MASK	Маска irq завершения Tx 0: Прерывание IRQ для завершения Tx не генерируется 1: Генерировать прерывание IRQ для завершения Tx

Регистр состояния прерывания	описания
REG_MDM_MAPM_IRQ	Прерывание IRQ для MAPM
REG_RX_HM_P_ERR_IRQ	Прерывание IRQ для ошибок кода коррекции ошибок
REG_RX_PLHD_DONE_IRQ	Прерывания IRQ в режиме раннего прерывания
REG_RX_DONE_IRQ	Прерывание IRQ завершено Rx
REG_RX_PL_CRC_ERR_IRQ	Rx payload crc wrong IRQ interrupt
REG_RX_TIMEOUT_IRQ	Прерывание IRQ с таймаутом Rx
REG_TX_DONE_IRQ	Прерывания IRQ, завершённые Tx

## 8.5 Прерывание CAD-IRQ

Вывод прерывания CAD-IRQ микросхемы мультиплексирует вывод GPIO11, поэтому при использовании микросхемы необходимо настроить аппаратное обеспечение GPIO11 на режим вывода CAD-IRQ.

Имя регистра	местоположение регистра	описания
REG_OUT_FUNC_SEL_CAD	страница0, 0x5e, бит6	<p>Выбор функций CAIP</p> <p>Когда REG_OUT_FUNC_SEL_CAD равен 1, GPIO является обычным ИО, выход которого может быть сконфигурирован регистром PAD_OUT_REG;</p> <p>Когда REG_OUT_FUNC_SEL_CAD равен 0, выходы GPIO Функциональные контакты CAD.</p>
PAD_OUT_REG_CAD	страница0, 0x68, бит3	Регистры, управляющие выходом GPIO11.

## 9 дизайн интерфейса

По умолчанию микросхема поддерживает 4-проводной SPI, SPI и I2C с регистрами, FIFO отправки/получения, 4-проводной SPI и I2C одновременно, а 3-проводной SPI необходимо настроить через регистр SPI3\_EN\_REG, чтобы он начал действовать.

Примечание: Адрес *FIFO* является специальной областью, адрес регистра этой области является адресом входа в эти специальные области, и режим работы отличается от режима работы обычных регистров. пожалуйста, обратитесь к разделу 9.4 *FIFO* для режима работы *FIFO*.

### 9.1 Четырехпроводной интерфейс SPI

Микросхема реализует функцию ведомого устройства шины SPI для чтения и записи регистров и FIFO. Шина SPI представляет собой четырехпроводную систему, соответственно:

- SCK (часы)
- CSN (сигнал выбора микросхемы, активный низкий уровень)
- MOSI (вход данных)
- MISO (выход данных)

SCK, CSN и MOSI управляются ведущим устройством, а MISO - ведомым.

Процесс обмена данными начинается при низком уровне CSN и заканчивается при высоком уровне CSN. Ведущее устройство отправляет данные через MOSI, а MISO принимает их. Данные генерируются по спадающему фронту SCK, а выборка данных происходит по нарастающему фронту.

Информация, передаваемая ведущим устройством, состоит из двух частей: байта адреса и байта данных. Первые 7 бит адресного байта - это бит адреса *addr*; последний 1 бит - это бит чтения/записи *wr*, который устанавливается в 1 для операции записи и в 0 для операции чтения. SPI имеет три режима передачи данных:

- Single: Режим передачи одного байта. Информация составляет всего 2 байта, Ведущий отправляет байт адреса через MOSI, если это операция записи, Ведущий продолжает отправлять байт данных через MOSI; если это операция чтения, Ведущий считывает байт данных, ответный Ведомым на MISO.
- Burst: Режим непрерывной передачи данных Burst. Сообщение больше 2 байт, за адресным байтом следует несколько байт данных, нет необходимости добавлять адресные байты между байтами данных, ведомое устройство автоматически инкрементирует адрес между каждым байтом данных, сигнал CSN подтягивается к высокому уровню после последнего байта данных и остается низким до конца передачи.
- FIFO: режим чтения/записи FIFO. В этом режиме может быть реализована однобайтовая или непрерывная передача, правила передачи такие же, как в одиночном и пакетном режимах, с той разницей, что бит адреса *addr* в адресном байте может быть настроен только как 0x01, и ведомое устройство не выполняет операцию приращения адреса между байтами данных.

Кроме того, MISO может быть на входное состояние с высоким сопротивлением путем конфигурирования регистра REG\_OUT\_PAD\_MODE для реализации 4-проводной архитектуры подключения SPI one-master-multi-slave.

## 9.1.1 Временные параметры записи по четырехпроводному интерфейсу SPI

Тайминг записи в SPI выглядит следующим образом:




Рисунок 9-1 Временные характеристики записи в SPI

## 9.1.2 Четырехпроводная

синхронизация

чтения SPI

Тайминг чтения SPI

выглядит

следующим образом:




Рисунок 9-2 Временные характеристики чтения SPI

## 9.1.3 Требования к временным

характеристикам

четырехпроводного

интерфейса SPI

Все требования к временным параметрам SPI, приведенные в следующей таблице, являются следующими:

нотация	описания	минимальное значение	типичное значение	максимальные значения	единица (измерения)
t1	Падающий фронт SCN - нарастающий фронт SCK	32	-	-	ns
t2	Период тактового генератора SCK	100	-	-	ns
t3	Время высокого уровня SCK	50	-	-	ns
t4	MOSI - SCK тактовый генератор Время установки	7	-	-	ns
t5	Время удержания MOSI в тактовом генераторе SCK	7	-	-	ns
t6	Время задержки перехода от фронта сигнала SCK к MISO	0	-	15	ns





PANCHIP

Беспроводные приемопередатчики серии PAN3029 / PAN3060 с

7	Время нарастания фронта сигнала ВЕК – ВЕН	0	150	нс	■ ■ ■
низким энергопотреблением на большие расстояния					



## 9.2 Трехпроводной интерфейс SPI

По умолчанию микросхема поддерживает 4-проводные интерфейсы SPI и I2C, если вам необходимо использовать 3-проводной SPI, то после включения питания необходимо настроить регистр SPI3\_EN\_REG, чтобы 3-проводной SPI заработал. К сигналам трехпроводного SPI относятся:

- SCK (часы)
- CSN (сигнал выбора микросхемы, активный низкий уровень)
- MOSI (ввод/вывод данных)

### 9.2.1 Трехпроводная синхронизация записи SPI

Тайминг записи в SPI выглядит следующим образом:




Рисунок 9-3 Временные параметры записи по 3-проводному интерфейсу SPI

### 9.2.2 Трехпроводная синхронизация чтения SPI

Тайминг чтения SPI  
выглядит  
следующим образом:




Рисунок 9-4 Временные параметры считывания по 3-проводному интерфейсу SPI

### 9.2.3 Требования к временным характеристикам трехпроводного интерфейса SPI

Обратитесь к разделу 9.1.3.

## 9.3 I2C

По умолчанию микросхема поддерживает I2C, а сигналы SCL и SDA I2C мультиплексируют сигналы SCK и MOSI SPI.

Примечание: При использовании I2C сигнал CSN должен быть высоким.

Ширина бита адреса устройства в I2C составляет 7 бит, а его содержимое - 0x72.

Ниже показана синхронизация сигнала запуска I2C Start:




Рисунок 9-5 Сигнал запуска I2C

Ниже показана синхронизация сигнала завершения I2C Stop:



Рисунок 9-6 Сигнал прерывания I2C

### 9.3.1 Время записи I2C

Время записи в I2C выглядит следующим образом:




Рисунок 9-7 Временные характеристики записи в I2C

### 9.3.2 Время чтения I2C

Время чтения I2C выглядит следующим образом:




Рисунок 9-8 Временные параметры чтения I2C

### 9.3.3 Требования к временным характеристикам I2C

нотация	описания	минимальное значение	типичное значение	максимальные значения	единица (измерения)
t1	Период тактового генератора SCL	200	-	-	ns
t2	Время высокого уровня SCL	100	-	-	ns
t3	Тактовый генератор SDA - SCL Время установки	12	-	-	ns
t4	Время удержания тактового сигнала SDA - SCL	12	-	-	ns

## 9.4 FIFO

Микросхема имеет 256-байтный FIFO для хранения данных передачи модуля TX и данных декодирования модуля RX.

FIFO однопортовой оперативной памяти, которая может хранить и считывать только один пакет данных. Если пакет данных уже хранится в FIFO, его следует записать после чтения этого пакета данных, иначе предыдущий пакет данных в FIFO будет перезаписан. FIFO может быть прочитан и записан с помощью модема, SPI и I2C в режимах работы STB3 и более поздних. Адрес чтения/записи - 0x01, через который SPI или I2C могут читать/записывать содержимое FIFO.

## 9.5 GPIO

Микросхема поддерживает несколько входов и выходов GPIO, а управление GPIO может с помощью конфигурации регистров, см. раздел 12.4. Каждый порт GPIO может быть сконфигурирован как внутренний вход с подтягиванием/оттягиванием, плавающий вход, выход с подтягиванием и т. д. Конфигурация приведена в таблице 9-1.

Таблица 9-1 Конфигурация режима порта GPIO

DIEN	OE	ВЫХОД	ПУЭН	PDEN	Направление ввода-вывода	Статус IO
0	1	0/1	0	0	импульсный выход	0/1
0	0	x	0	0	выход с открытым разрядом	высокая устойчивость
Примечание: Режимы вывода GPIO10 и GPIO11 на микросхеме могут быть мультиплексированы для специальных функций.				0	импорт	высокая устойчивость
1	0	x	1	0	импорт	подтягивание
1	0	x	0	1	импорт	выпуск

### 9.5.1 Внешнее управление PA GPIO

GPIO10 имеет два настраиваемых режима вывода: общий вывод IO и вывод управления PA.

Через регистр

REG\_OUT\_FUNC\_SEL\_PA настраивает различные режимы работы GPIO10.

GPIO10 сконфигурирован как обычный IO, он может выводить высокий и низкий уровни, как и другие GPIO.

Если GPIO10 сконфигурирован для управления PA, а режим внешнего PA настроен на включение через регистры, GPIO10 можно использовать в качестве управляющего вывода разрешения для

внешнего РА, то есть GPIO0 выдает высокий уровень только при передаче данных в режиме передачи, а в остальное время выдает низкий уровень.

Имя регистра	местоположение регистра	описания
REG_OUT_FUNC_SEL_PA	страница0, 0x5e, бит7	Выбор функции GPIO10 Когда REG_OUT_FUNC_SEL_PA равен 1, GPIO10 является обычным IO, его выход может быть сконфигурирован регистром PAD_OUT_REG_PA; когда REG_OUT_FUNC_SEL_PA равен 0, выход GPIO10 является внешним. Установите функциональный контакт PA.
PAD_OUT_REG_PA	страница0, 0x68, бит2	Регистры, управляющие выходом GPIO10. Когда REG_OUT_FUNC_SEL_PA равен 1, GPIO10 является обычным IO, выход которого может быть сконфигурирован регистром PAD_OUT_REG_PA.

## 9.5.2 Мониторинг САПР GPIO

GPIO11 имеет два режима конфигурации: Common IO и CAD для обнаружения выводов.

Через регистр

REG\_OUT\_FUNC\_SEL\_CAD Настройка различных режимов GPIO11.

GPIO11 сконфигурирован как обычный IO, он может выводить высокий и низкий уровни, ничем не отличаясь от других GPIO.

Если GPIO11 настроен как выход прерывания обнаружения сигнала CAD, а функция CAD также настроена на включение через регистры, и микросхема находится в состоянии RX, при приеме сигнала с теми же параметрами полосы пропускания и коэффициента распространения, что и настроенные в данный момент, GPIO11 будет генерировать непрерывный и стабильный высокий уровень, чтобы указать, что микросхема ищет эфирный сигнал, и уровень будет подтягиваться до исчезновения сигнала; во всех остальных случаях и режимах GPIO11 выдает низкий уровень; во всех остальных случаях и режимах GPIO11 выдает низкий уровень. Высокий уровень не будет подтягиваться до исчезновения сигнала; в остальных случаях и режимах GPIO11 выводит низкий уровень. Подробнее о конфигурации САПР см. в разделе 9.4.

Вывод прерывания CAD-IRQ микросхемы мультиплексирует вывод GPIO11, поэтому при использовании микросхемы необходимо настроить аппаратное обеспечение GPIO11 на режим вывода CAD-IRQ.

Имя регистра	местоположение регистра	описания
REG_OUT_FUNC_SEL_CAD	страница0, 0x5e, бит6	Выбор функций САПР Когда REG_OUT_FUNC_SEL_CAD равен 1, GPIO является обычным IO, выход которого может быть сконфигурирован регистром PAD_OUT_REG; Когда REG_OUT_FUNC_SEL_CAD равен 0, выходы GPIO Функциональные контакты CAD.
PAD_OUT_REG_CAD	страница0, 0x68, бит3	Регистры, управляющие выходом GPIO11. Когда REG_OUT_FUNC_SEL_CAD равен 1, GPIO11 является обычным IO, выход которого может быть сконфигурирован регистром PAD_OUT_REG_CAD.

## 10 Описание специальной функции ChirpIoT

### 10.1 Функция RSSI

#### 10.1.1 Индикация RSSI сигналов ChirpIoT

Микросхема поддерживает функцию статистики энергии сигнала. Когда микросхема получает данные ChirpIoT, внутренняя логика микросхемы будет подсчитывать значение RSSI уровня сигнала текущего пакета, но после получения пакета MCU может считать регистр RSSI\_R32\_HOLD или RSSI\_RBW\_HOLD через интерфейс SPI, чтобы получить значение RSSI текущего пакета.

#### 10.1.2 Обнаружение канала Индикация RSSI

Функция RSSI также поддерживает индикацию статистики энергии при обнаружении каналов. Когда микросхема переходит в состояние RX, она может один раз выполнить подсчет энергии RSSI через конфигурационный регистр REG\_RSSI\_PRE\_RD, а затем получить текущую энергию RSSI сигнала через регистр RSSI\_R32\_HOLD.

REG\_RSSI\_PRE\_RD сначала настроен на 0, а затем на 1, чтобы обновить значение RSSI один раз, со следующими расположениями регистра:

Имя регистра	местоположение регистра	описания
REG_RSSI_PRE_RD	страница2, 0x06, бит2	Переключатель чтения RSSI канала обнаружения, обновляет значение RSSI один раз при настройке от 0 до 1.

### 10.2 Статистика энергии сигнала-шума

Микросхема поддерживает функцию статистики шума сигнала. Когда микросхема получает данные ChirpIoT, внутренняя логика микросхемы вычисляет энергию сигнала и энергию шума текущего пакета, а после завершения приема пакета MCU может считать значение энергии сигнала из регистра SIG\_POW\_AVG и значение энергии шума из регистра NOI\_POW\_AVG через интерфейс SPI, а затем MCU может вычислить стандартную формулу для получения отношения сигнал/шум пакета отношение сигнал/шум пакета.

### 10.3 Активное обнаружение каналов (CAD)

Благодаря отличным характеристикам приема сигналов ChirpIoT™, нормальный прием и демодуляция могут быть гарантированы даже в том случае, если уровень шума ниже уровня шума приемника. В этом случае уже невозможно определить, занят ли канал, используя только индикатор уровня сигнала RSSI, поэтому микросхема специально разработана для обнаружения сигналов ChirpIoT™ с помощью детектора активности канала, который может обнаружить занятость канала сигналами ChirpIoT™, посылаемыми другими устройствами, даже когда уровень шума ниже уровня шума приемника. Таким образом, чип разработан с детектором активности канала для обнаружения сигналов ChirpIoT™, чтобы гарантировать, что канал занят сигналами ChirpIoT™ от других устройств, даже когда шумовой порог приемника ниже, чем шумовой порог приемника.


Функция обнаружения детектора взаимодействия каналов разделена на две части, одна из

которых предназначена для обнаружения пилотного сегмента сигнала ChirpIoT™, а другая - для обнаружения сегмента данных сигнала ChirpIoT™.



### 10.3.1 Обнаружение сегмента свинца по сигналам ChirpIoT

Как показано на рисунке 10-1:



Микросхема поддерживает прерывание CAD-IRQ, после входа в режим RX микросхема определяет наличие пилотного сигнала ChirpIoT™ в канале, и если он есть, то устанавливает высокий уровень CAD-IRQ. Внешний MCU может определить наличие пилотного сигнала ChirpIoT™ в канале, определив, является ли сигнал CAD-IRQ высоким или нет в течение определенного периода времени. Если он есть, внешний MCU может продолжить ожидание прерывания IRQ приема данных и затем перейти к приему данных; если пилот-сигнал ChirpIoT™ отсутствует, то

## низким энергопотреблением на большие расстояния

Затем быстро выйдите из режима RX и дождитесь команды Enter Other Mode.

Кроме того, для уменьшения ложных срабатываний CAD-IRQ была добавлена функция фильтрации CAD-IRQ, которая может быть активирована путем настройки регистров.

адрес	регистр процессора	BIT	рекомендуемое значение	заполнять или вводить (информацию в форму)	инструкции
[1][0x25]	REG_DEC_VAL_THRE	1:0	0x3	W/R	Порог обнаружения CAD, который определяет количество последовательно принятых преамбул после подтягивания в системе CAD.

### 10.3.2 Обнаружение сегмента данных сигнализации ChirpIoT

Чтобы избежать пропуска ведущих сигналов сигналов ChirpIoT, что может привести к невозможности эффективного обнаружения CAD в процессе приема, микросхема также поддерживает обнаружение ведущих сигналов, не относящихся к ChirpIoT, т.е. функцию обнаружения сигналов сегмента данных ChirpIoT. С помощью конфигурирования регистров REG\_SIGNAL\_POWER\_THRED, REG\_DEC\_PLD\_THRE и REG\_DEC\_PLD\_EN можно активировать функцию обнаружения сигналов сегмента данных.

Описание конфигурации регистра:

адрес	регистр процессора	BIT	рекомендуемое значение	заполнять или вводить (информацию в форму)	инструкции
[1][0x35]	reg_signal_power_threaded	7:4	4'b1110	W/R	CAD Порог допустимых сигналов, только энергия, превышающая это значение Только после этого можно судить о достоверности сигналов CAD.
	REG_DEC_PLD_THRE	3:2	2'b10	W/R	CAD Пороговое значение для числа допустимых сигналов, которое может быть повышено только в том случае, если получен преамбула для числа, равного этому значению, удовлетворяющего условию CAD.
	REG_DEC_PLD_EN	1	1'b0	W/R	Разрешить обнаружение полезной нагрузки CAD 0: отключить 1: разрешить

### 10.4 Функция режима MAPM

В сценарии звездной сети ChirpIoT, чтобы гарантировать, что узловые устройства смогут получить данные, отправленные шлюзом, шлюз будет использовать очень длинную преамбулу для отправки, например, преамбула занимает 1 секунду. В этом случае все узловые устройства будут принимать до тех пор, пока в фазе полезной нагрузки не появится сетевой адрес узла. В это время программное обеспечение узловых устройств может сравнить полученный сетевой адрес и собственный адрес узлового устройства; если они отличаются, оно прекратит прием и снизит энергопотребление; если оно удовлетворяет условиям приема адреса, оно продолжит прием. У этой схемы есть несколько проблем:

- ① Устройства узла, не удовлетворяющие условиям приема адреса, не прекращают прием до этапа полезной нагрузки, что приводит к большим затратам энергии.
- ② Узловое устройство, удовлетворяющее условию приема адреса, также должно получить длинную преамбулу перед входом в стадию приема полезной нагрузки, что также является нерациональным расходом энергии.

Для решения двух вышеперечисленных проблем с энергопотреблением в чипе реализован новый

режим структуры кадра Multiple Address Preamble Mode.

(МАРМ). Структура кадра заключается в том, что в фазу преамбулы вставляется специальный адрес, так что сторона узла находится в преамбуле

Проблема ① была решена путем заблаговременного определения того, выполняется ли условие приема адреса в соответствии с адресом на этапе. Кроме того, для того чтобы

Для решения второй проблемы к специальному адресу добавляется переменный счетчик, указывающий, сколько длин преамбул еще доступно, и узловое устройство, удовлетворяющее условиям приема адреса, может заранее войти в состояние сна с низким энергопотреблением, а затем определить, сколько времени ему нужно войти в состояние приема, в соответствии со счетчиком, чтобы обеспечить нормальный прием данных, чтобы дополнительно снизить энергопотребление узлового устройства, удовлетворяющего условиям приема адреса.


## 10.5 Особенности eFuse


Микросхема поддерживает 82 байта пространства eFuse, которое можно использовать для хранения данных без потери питания.

## 10.6 функция раннего прекращения

Функция раннего прерывания микросхемы заключается в том, что в процессе чтения кадра данных микросхема проверяет данные, которые были решены, судит, является ли это тем, что вам нужно, а затем принимает решение о продолжении чтения или отказе от кадра данных.

Блок-схема показана ниже:





## 10.7 Интеллектуальное распознавание SF

Для достижения легкости шлюзовых устройств, чип разработан с интеллектуальной аппаратной схемой распознавания SF, которая может завершить интеллектуальное распознавание в одной частотной точке в соответствии с режимом SF ChirpIoT™ в реальном канале, и автоматически настроить параметры SF чипа для достижения цели приема данных от различных сигналов SF.

Процесс реализации показан рисунке 10-2:





Рисунок 10-2 Идентификация интеллектуального SF

## 11 Описание режимов работы

### 11.1 обзор

Всего микросхемы 7 режимов: режим DeepSleep, режим Sleep, режим STB1, режим STB2, режим STB3, режим TX и режим RX.



После включения питания микросхема имеет семь состояний, включая DeepSleep, Sleep, работа LDO (STB1), работа OSC (STB2), выход OSC (STB3), режим TX и режим RX. Все состояния можно переключать с помощью конфигурационных регистров.

Примечание: Если периферийная схема микросхемы не поддерживает DCDC, вы можете не конфигурировать EN\_DCDC и перейти напрямую от STB1 к STB2. См. главу 13, где описана схема микросхемы.

## 11.2 Описание режимов работы

### 11.2.1 Режим глубокого сна

В этом режиме работает логическая область 3 В, а остальные модули не работают, за исключением регистров логической области 3 В, которые являются конфигурируемыми, что позволяет свести энергопотребление микросхемы к минимуму.

### 11.2.2 Режим сна

В этом режиме включается маломощный LDO, микросхема потребляет меньше энергии и может поддерживать энергосбережение для всех регистров, но запрещает конфигурирование регистров, отличных от логической области 3 В, через SPI/I2C.

### 11.2.3 Режим STB1

Этот режим Высокопроизводительные LDO начинают работать с включенной логикой низковольтной области.

### 11.2.4 Модель DCDC

Функция DCDC микросхемы может быть включена путем записи высокого уровня в регистр EN\_DCDC в состоянии STB1.

*Примечание: режим DCDC требует поддержки соответствующих периферийных схем, см. главу 13.*

### 11.2.5 Режим STB2

В этом режиме включается кристалл OSC, OSC начинает работать для поддержания колебаний, но не выводит их на другие модули, потребляемая мощность относительно мала.

### 11.2.6 Режим STB3

В этом режиме на модули выводится тактовый генератор OSC, и микросхема начинает работать в обычном режиме.

### 11.2.7 Режим TX

В этом режиме включены все модули, связанные с передачей TX, чтобы обеспечить кодирование и отправку пакетных данных.

### 11.2.8 Режим RX

В этом режиме включены все модули, связанные с приемом RX, ожидающие приема и декодирования пакетных данных.



## 12 регистр процессора

Регистры микросхемы разделены на 4 страницы, каждая страница имеет 128 адресов регистров, а выбор страницы регистров осуществляется с помощью REG\_PAGE\_SEL регистра 0x00, где регистры с адресами 0x00~0x05 могут работать в любой странице регистров. В следующей таблице описаны расположение и функции каждого регистра на микросхеме.

Внимание:

- Операции чтения и записи в регистры, находящиеся в разделе *Reserved*, запрещены.
- Все регистры в низковольтной области поддерживаются для работы только в режимах *STB1*, *STB2*, *STB3*, *Tx* и *Rx*.

### 12.1 Конфигурация системы

страница	адрес	регистр процессора	ВТ	рекомендуемое значение	заполнять или вводить (информацию в форму)	инструкции
0/1/2/3	0x00	REG_SOFT_RST	7	0x00	W/R	Мягкий сброс, все регистры конфигурации, кроме 1,2 В 1,2 В Логический сброс 0: Сброс 1: Без сброса
		Зарезервировано	6:2		W/R	Зарезервировано
		REG_PAGE_SEL	1:0		W/R	0: Выбор страницы 0 1: Выберите страницу1 2: Выберите страницу2 3: Выберите страницу3
	0x01	FIFO READ/ ТОЧКА ДОСТУПА ДЛЯ ЗАПИСИ	7:0	-	W/R	Адрес чтения/записи FIFO

### 12.2 Конфигурация режима

страница	адрес	регистр процессора	ВТ	рекомендуемое значение	заполнять или вводить (информацию в форму)	уточнение
		Зарезервировано	7:3		W/R	Зарезервировано

низким энергопотреблением на большие расстояния					
0/1/2/3	0x02	REG_OPERATE_MODE	2:0	0x00	W/R
					0: Режим глубокого сна 1: Спящий режим 2: Режим STB1 (работа LDO) 3: Режим STB2 (работа OSC) 4: Режим STB3 (выход OSC) 5: Режим Tx 6: Режим Rx
	0x04	Зарезервировано	7:6	0x06	W/R
		EN_LS_3V	5		W/R
		POR_RSTL	4		W/R
		Зарезервировано	3:0		W/R
					1.2 В Все регистры конфигурации сброшены 0: Сброс 1: Без сброса Зарезервировано

## 12.3 Конфигурация MAC (регистр области низкого напряжения)

страница	адрес	регистр процессора	ВГТ	рекомендуемое значение	заполнять или вводить (информацию в форму)	инструкции
0	0x54	Зарезервировано	7:3	0x00	W/R	Зарезервировано
		REG_TX_FIFO_FULL	2		W/R	0: TX FIFO не заполнен 1: TX FIFO заполнен
		REG_TX_FIFO_FULL_SEL	1		W/R	0: выбор fifo wr done 1: выбор reg tx fifo full
		Зарезервировано	0		W/R	Зарезервировано
	0x58	REG_RX_TIMEOUT_IMMED	7	0x0F	W/R	1: Тайм-аут Rx IRQ генерируется немедленно
		REG_MAPM_IRQ_MASK	6		W/R	Разрешение IRQ MASK в режиме MAPM 0: Прерывание MAPM IRQ не генерируется 1: Генерировать прерывание IRQ для MAPM
		Зарезервировано	5		W/R	Зарезервировано
		REG_RX_PLHD_DONE_MASK	4		W/R	Маска режима раннего прерывания 0: Прерывания IRQ в режиме раннего прерывания не генерируются 1: Генерировать прерывания IRQ для режима раннего прерывания
		REG_RX_DONE_MASK	3		W/R	rx completion irq mask 0: Прерывание IRQ без завершения gx 1: Генерировать прерывание IRQ для завершения gx
		REG_RX_PL_CRC_ERR_MASK	2		W/R	Rx payload crc error irq mask 0: IRQ, не генерирующий ошибку crc Rx payload перебои 1: IRQ, генерирующий ошибку Rx payload crc error перебои
		REG_RX_TIMEOUT_MASK	1		W/R	Rx timeout irq mask 0: Прерывание IRQ без тайм-аута Rx 1: Прерывание IRQ, генерирующее тайм-аут Rx
		REG_TX_DONE_MASK	0		W/R	Маска irq завершения Tx 0: Прерывание IRQ для завершения Tx не генерируется 1: Генерировать прерывание IRQ для завершения Tx
	0x5b	Зарезервировано	7:3	0x03	W/R	Зарезервировано
		REG_RX_DONE_RST_TEST	2		W/R	1: Модем сбрасывается, как только завершается RX 0: IRQ снимается и RX завершается до

низким энергопотреблением на большие расстояния					
					возобновления работы модема. классификатор для почтовых лиц
		REG_RX_CR_ERR_RST	1		W/R 1: разрешение сброса ошибки скорости кода gx
		REG_RX_HEADER_ER_RST	0		W/R 1: разрешение сброса ошибки заголовка gx пакета
	0x5d	Зарезервировано	7:1	0x00	W/R Зарезервировано
		REG_2POINT_CAL_EN	0		W/R Разрешение двухточечного калибрования, активный высокий уровень
	0x6c	EFUSE_WR_IRQ	7		R Прерывание завершения чтения/записи eFuse 1: Высокий уровень указывает на завершение чтения/записи
		REG_MDM_MAPM_IRQ	6	0x00	R Регистр состояния прерывания MAPM 1: MAPM IRQ; 0: Non-MAPM IRQ
		Зарезервировано	5		W/R Зарезервировано
		REG_RX_PLHD_DONE_IRQ	4		W/R Запись 1 Очистить раннее прерывание
		REG_RX_DONE_IRQ	3		W/R Запись 1 clear rx done irq
		REG_RX_PL_CRC_ERR_IRQ	2		W/R Запись 1 clear rx payload crc error irq
		REG_RX_TIMEOUT_IRQ	1		W/R Write 1 clear rx timeout irq
		REG_TX_DONE_IRQ	0		W/R Запись 1 clear tx done irq
	0x6D	REG_MAPM_PN_CNT	7:0	0x00	R Счетчик количества преамбул в режиме MAPM
	0x6E	REG_MAPM_ADDRX	7:0	0x00	R Режим MAPM addrx

## 12.4 Конфигурация интерфейса GPIO (регистр низкого напряжения)

страница	адрес	регистр процессора	BIT	рекомендуемое значение	заполнить или ввести (информацию в форму)	инструкции
	0x5e	REG_OUT_FUNC_SEL_PA	7		W/R	1: Используйте как обычный IO 0: Используется как внешний PA
		REG_OUT_FUNC_SEL_CAD	6	0x00	W/R	1: Используйте как обычный IO 0: Используется как контакт CAD
		Зарезервировано	5:0		W/R	Зарезервировано
	0x5f	GPIO_PDEN LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: разрешение подтягивания GPIO3 GPIO_PDEN LSB[0]: разрешение подтягивания GPIO0 Другая конфигурация Зарезервировано
	0x60	Зарезервировано	7:4		W/R	Зарезервировано
		GPIO_PDEN MSB	3:0	0x00	W/R	GPIO_PDEN MSB[3]: разрешение подтягивания GPIO11 GPIO_PDEN MSB[2]: Разрешение понижающего сигнала GPIO10

низким энергопотреблением на большие расстояния						
0	0x61	GPIO_PUEN LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: Разрешение подтягивания GPIO3 GPIO_PDEN LSB[0]: Разрешение подтягивания GPIO0 Другая конфигурация Зарезервировано
	0x62	Зарезервировано	7:4	0x00	W/R	Зарезервировано
		GPIO_PUEN MSB	3:0		W/R	GPIO_PDEN MSB[3]: Разрешение подтягивания GPIO11 GPIO_PDEN MSB[2]: Разрешение подтягивания GPIO10 Другая конфигурация Зарезервировано
	0x63	GPIO_DIEN LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: разрешение входа GPIO3 GPIO_PDEN LSB[0]: разрешение входа GPIO0 Другая конфигурация Зарезервировано
	0x64	Зарезервировано	7:4	0x00	W/R	Зарезервировано
		GPIO_DIEN MSB	3:0		W/R	GPIO_PDEN MSB[3]: разрешение входа GPIO11 GPIO_PDEN MSB[2]: разрешение входа GPIO10 Другая конфигурация Зарезервировано
	0x65	GPIO_OE LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: разрешение выхода GPIO3 GPIO_PDEN LSB[0]: разрешение выхода GPIO0 Другая конфигурация Зарезервировано
	0x66	Зарезервировано	7:4	0x00	W/R	Зарезервировано
		GPIO_OE MSB	3:0		W/R	GPIO_PDEN MSB[3]: разрешение выхода GPIO11 GPIO_PDEN MSB[2]: разрешение выхода GPIO10 Другая конфигурация Зарезервировано
	0x67	GPIO_OUT LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: выходы GPIO3 GPIO_PDEN LSB[0]: выходы GPIO0 Другая конфигурация Зарезервировано
	0x68	Зарезервировано	7:4	0x00	W/R	Зарезервировано
		GPIO_OUT MSB	3:0		W/R	GPIO_PDEN MSB[3]: выходы GPIO11
						GPIO_PDEN MSB[2]: выходы GPIO10 Другая конфигурация Зарезервировано
	0x74	Зарезервировано	7:6	-	R	Зарезервировано
		GPIO_IN LSB	5:0	-	R	GPIO_PDEN LSB[3]: Входы GPIO3 GPIO_PDEN LSB[0]: входы GPIO0 Другая конфигурация Зарезервировано
	0x75	Зарезервировано	7:6	-	R	Зарезервировано
		GPIO_IN MSB	5:0	-	R	GPIO_PDEN LSB[3]: входы GPIO11 GPIO_PDEN LSB[2]: Входы GPIO10 Другая конфигурация Зарезервировано

## 12.5 Конфигурация основных операций

страница	адрес	регистр процессора	ВГТ	рекомендуемое	заполнить или	инструкции
----------	-------	--------------------	-----	---------------	---------------	------------

				значение	вводить (информацию в форму)	
3	0x06	Зарезервировано	7:3	0x00	W/R	Зарезервировано
		REG_TX_CFG_MODE	2		W/R	0: Одиночный режим передачи 1: Режим непрерывной передачи
		REG_RX_CFG_MODE	1:0		W/R	0: Режим одиночного приема 1: Режим одиночного приема с тайм-аутом 2: Режим непрерывного приема
	0x07	REG_RX_TIMEOUT[7:0]	7:0	0x00	W/R	Настройка тайм-аута приема, младшие 8 бит в микросекундах
	0x08	reg_rx_timeout[15:8]	7:0	0x00	W/R	Настройка тайм-аута приема, старшие 8 бит, в микросекундах
	0x0D	BW	7:4	0x98	W/R	Пропускная способность: 6: 62,5 кГц 7: 125 кГц 8: 250 кГц 9: 500 кГц
		КОЭФФИЦИЕНТ КОДИРОВАНИЯ	3:1		W/R	Кодовая ставка: 1: 4/5 2: 4/6 3: 4/7 4: 4/8
		Зарезервировано	0		W/R	Зарезервировано
	0x0E	КОЭФФИЦИЕНТ РАСПРОСТРАНЕНИЯ	7:4	0x78	W/R	СФ: 5: 32 фишки / символ 6: 64 фишки / символ 7: 128 фишек / символ 8: 256 чипов / символ 9: 512 фишек / символ 10: 1024 фишки / символ 11: 2048 фишек / символ 12: 4096 чипов / символ
		RXPAYLOADCRCN	3		W/R	0: CRC выключен 1: CRC открыт
		Зарезервировано	2:0		W/R	Зарезервировано
	0x0F	SYNCWORD[7:4]	7:5	0x12	W/R	Высота слова синхронизации 4 бит
						Диапазон значений для SF5 0x1~0x3 Диапазон значений для SF6 0x1~0x7 Остальные значения SF находятся в диапазоне 0x 1-0x F.
		SYNCWORD[3:0]	3:0		W/R	Низкий уровень слова синхронизации 4 бит Диапазон значений для SF5 0x0~0x3 Диапазон значений для SF6 0x0~0x7 Остальные значения SF находятся в диапазоне 0x 0-0x F.
	0x10	IF[7:0]	7:0	0xC0	W/R	Конфигурация ПЧ, субвысокий 8-битный
	0x11	IF[11:8]	7:4	0x0F	W/R	Конфигурация ПЧ, 4-битный высокий уровень
		Зарезервировано	3:0		W/R	Зарезервировано

## низким энергопотреблением на большие расстояния

	0x12	Зарезервировано	7:4	0x06	W/R	Зарезервировано
		LOWDATARATE	3		W/R	0: Нормальный режим 1: Режим низкой скорости
		Зарезервировано	2:0		W/R	Зарезервировано
	0x13	PREAMBLE_LEN[7:0]	7:0	0x08	W/R	длина преамбулы 8 бит ниже
	0x14	PREAMBLE_LEN[15:8]	7:0	0x00	W/R	длина преамбулы 8 бит
	0x1A	SPI3_EN_REG	7	0x03	W/R	Регистр выбора 3-проводного интерфейса SPI 0: Трехпроводной режим SPI не выбран; 1: Выбор 3-проводного режима SPI
		REG_MOSI_PUEN	6		W/R	Режим управления регистрами для пинов mosi регистры управления rpuen вкладчик (вычислительная техника)
		REG_CSN_PUEN	5		W/R	Режим управления регистрами для выводов csn Регистры управления csn инструмент
		REG_SCK_PUEN	4		W/R	Режим управления регистрами для выводов sck регистры управления sck инструмент
		REG_IN_PAD_MODE	3		W/R	Входной контакт SPI Разрешение режима ручной конфигурации
		REG_OUT_PAD_MODE	2:0		W/R	Выбор режима работы вывода MISO интерфейса SPI для 1 ко многим Приложения SPI
	0x24	Зарезервировано	7:4	0x00	W/R	Зарезервировано
		EN_DCDC_3V	3		W/R	DCDC Enable 0: Байпас DCDC 1: Работа DCDC
		Зарезервировано	2:0		W/R	Зарезервировано
	0x26	XTAL_ACTIVE_EN_3V	7	0x00	W/R	Поддерживает активное включение канала кристалла с питанием 3 В, чтобы гарантировать, что микросхема может работать на кристалле с тактовым напряжением 3 В 1: открыть; 0: закрыть
		XTAL_STARTUP_EN_3V	6		W/R	Разрешение быстрого запуска кристалла. 1: включено; 0: выключено.
		EN_DIG_COREPOWER_3V	5		W/R	Переключатель разрешения напряжения цифрового ядра 1: открыть; 0: закрыть
		Зарезервировано	4:0		W/R	Зарезервировано

### 13 принципиальная схема




Рисунок 13-1 Принципиальная схема режима LDO 433 МГц






Рисунок 13-2 Опорная схема режима DCDC 433 МГц





Shanghai Panqi Microelectronics						
Наименование	ПАКЕТЫ ИЛИ КОМПОНЕНТЫ					
Архив	ПАКЕТЫ ИЛИ КОМПОНЕНТЫ	СВЕТ	ЭКО	ВН	15/01/2025	
Наименование	ПАКЕТЫ ИЛИ КОМПОНЕНТЫ	СВЕТ	ЭКО	ВН	15/01/2025	
Архив №	ПАКЕТЫ ИЛИ КОМПОНЕНТЫ	СВЕТ	ЭКО	ВН	15/01/2025	
Наименование	ПАКЕТЫ ИЛИ КОМПОНЕНТЫ	СВЕТ	ЭКО	ВН	15/01/2025	

Рисунок 13-3 Опорная схема режима LDO 490 МГц



Shanghai Panqi Microelectronics					
Наименование	PANQI2020 2020г. 43000шт				
Контрагент	2020.02.20 2021	на сумму	1000	шт	2020.02.20
Наименование	2021	на сумму	1000	шт	
Контрагент	2021	на сумму	1000	шт	
Наименование	2021	на сумму	1000	шт	2020.02.20


Рисунок 13-4 Опорная схема режима DCDC 490 МГц



PANCHIP


## Беспроводные приемопередатчики серии PAN3029 / PAN3060 с

низким энергопотреблением на большие расстояния



Shanghai Panqi Microelectronics					
Модель	PAN3029	Тип	RF	Частота	863 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz
Модель	PAN3029	Тип	RF	Частота	863 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz
Модель	PAN3029	Тип	RF	Частота	863 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz
Модель	PAN3029	Тип	RF	Частота	863 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz
Модель	PAN3029	Тип	RF	Частота	863 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz

Рисунок 13-5 Опорная схема 863 МГц



Shanghai Panqi Microelectronics					
Модель	PAN3029	Тип	RF	Частота	915 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz
Модель	PAN3029	Тип	RF	Частота	915 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz
Модель	PAN3029	Тип	RF	Частота	915 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz
Модель	PAN3029	Тип	RF	Частота	915 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz
Модель	PAN3029	Тип	RF	Частота	915 MHz
Модель	PAN3060	Тип	RF	Частота	915 MHz

Рисунок 13-6 Опорная схема 915 МГц

## 14 Размер упаковки




Рисунок 14-1 Схема пакета  
QFN28 Таблица 14-1 Размеры  
пакета QFN28

нотация	Минимальное значение (мм)	Типичное значение (мм)	Максимальное значение (мм)
A	0.70	0.75	0.80
A1	-	0.02	0.05
A2	0.203 REF		
b	0.15	0.20	0.25
D	3.90	4.00	4.10
D2	2.55	2.65	2.75
E	3.90	4.00	4.10
E2	2.55	2.65	2.75
e	0.40 BSC		
K	0.225	0.275	0.325
L	0.35	0.40	0.45
h	0.30	0.35	0.40
Ne	2.40 BSC		
Nd	2.40 BSC		

## 15 предупреждение

- 1) Этот продукт представляет собой КМОП-устройство, поэтому при хранении, транспортировке и использовании его следует защищать от статического электричества.
- 2) При использовании устройство должно быть хорошо заземлено.
- 3) Температура пайки не должна превышать 260°C. Кривая процесса бессвинцовой пайки

показана ниже:




Рисунок 15-1 Кривая процесса пайки оплавлением

## 16 Условия хранения

- 1) Продукт хранится в герметичной упаковке: до 12 при температуре не выше 30°C и влажности не более 90%.
- 2) Когда пакет будет вскрыт, компоненты будут использоваться в процессах пайки оплавлением или других высокотемпературных процессах, которые должны быть соблюдены:
  - a) Завершено в течение 72 часов и в заводских условиях при температуре менее 30°C ≤ 60%RH;
  - b) Хранить при температуре 10%RH;
  - c) Запекайте при 125°C в течение 24 часов, чтобы удалить внутренний водяной пар перед использованием.
- 3) MSL (чувствительность упаковки к влаге): уровень 3 (согласно стандарту IPC/JEDEC J-STD-020)

Конфиденциально

## Беспроводные приемопередатчики серии PAN3029 / PAN3060 с низким энергопотреблением на большие расстояния аббревиатуры

АЦП	аналого-цифровой преобразователь
CAD	обнаружение активности канала
Чирик	линейная частотная модуляция (ЛЧМ)
CRC	циклическая проверка избыточности
CSN	Сигнал выбора микросхемы SPI
ЦАП	цифро-аналоговый преобразователь
DCDC	преобразователь постоянного тока
FIFO	первый вошел, первый вышел (FIFO)
GPIO	Входы и выходы общего назначения
IRQ	запрос прерывания
LDO	Линейные регуляторы с низким уровнем падения
LPF	фильтр низких частот
MAC	MAC-уровень
MCU	микропроцессор
Смеситель	смеситель
Модем	модем
OSC	осцилляторы
PA	усилитель мощности
РФ	радиочастота
PLL	кольцо с фазовой автоподстройкой
PMU	Блок управления питанием
POR	Сброс при включении питания
RAM	память с произвольным доступом (RAM)
RSSI	индикация уровня сигнала
SCK	Сигнал синхронизации

SF	коэффициент распространения
SPI	Последовательный периферийный интерфейс
СТБ	режим ожидания
Сайт	синхронизация
VCO	генератор, управляемый напряжением

история пересмотра (документа, веб-страницы и т.д.)

Версия	Дата	Содержание
V1.0	2023.05	первое издание
V1.1	2023.06	Увеличьте способ упаковки, обратитесь к схеме, оптимизируйте имена pin1 и pin2 в определении контактов, функция не изменится.
V1.2	2023.07	Дополнение к серии PAN3060, электрические характеристики и т.д.
V1.3	2023.08	Обновленная справочная схема с дополнительным описанием рабочего напряжения
V1.4	2023.09	Дополнительные справочные схемы для различных частотных диапазонов и дополнительные электрические характеристики для различных частотных диапазонов
V1.5	2023.10	Обновление справочной схемы
V1.6	2023.12	Обновить описание регистра SYNCWORD в базовой конфигурации работы, обновить справочную схему

документация

Содержание этого документа может время от времени обновляться в связи с обновлением версии или по другим причинам. Если не оговорено иное, содержимое данного документа предназначено только в качестве руководства к использованию, а все заявления, информация и рекомендации, содержащиеся в данном документе, не являются какой-либо гарантией, явной или подразумеваемой.

логотип

Panqi является торговой маркой компании Panqi Microelectronics Ltd. Другие названия, упомянутые в этом документе, являются торговыми марками/зарегистрированными торговыми марками соответствующих владельцев.

заявление об отрицании или ограничении ответственности

Все или некоторые из продуктов, услуг или функций, описанных в этом документе, могут быть исключены из процесса приобретения или использования. Если иное не оговорено в договоре, Granite Microelectronics Ltd. не делает никаких заявлений или гарантий, явных или подразумеваемых, в отношении содержания данного документа.



## 联系方式



上海磐启微电子有限公司

张江高科技园区盛夏路 666 号 D 栋 302 室

上海市浦东新区



021-50802371

<http://www.panchip.com>



Конфиденциально