75.03 & 95.57 Organización del Computador

U3 – ARQUITECTURA DEL CONJUNTO DE INSTRUCCIONES (SEGUNDA PARTE)


- ISA (Instruction Set Architecture) / Arquitectura de Programación
 - Repertorio de instrucciones
 - Especificación de su operación
 - Registros
 - Tipos de datos
 - Modos de direccionamiento
 - Formato de instrucciones
 - Memoria
 - Word size
 - Big / Little Endian
 - Direccionamiento
 - Espacio de direcciones (address space)

- Repertorio de instrucciones
 - ¿Qué es una instrucción de máquina?
 - Opcode + Operandos (0 a n)
 - Definición de repertorio de instrucciones
 - Categorías
 - Aritméticas y lógicas
 - Ejemplos:
 - add, subtract, multiply, divide (BPF c/s, Decimal, BPFlot)
 - and, or, xor
 - Movimiento de datos
 - Ejemplos:
 - load, store, move
 - Entrada / Salida
 - Ejemplos:
 - start I/O
 - Control de flujo
 - Ejemplos:
 - branch, jump, compare, call, return

- Repertorio de instrucciones
 - Tipos de operandos
 - Registro
 - Ejemplo: *ADD EAX,EBX* (Intel IA-32)
 - Memoria
 - Ejemplo: MOV EAX, DATO (Intel IA-32)
 - Inmediato
 - Ejemplo: MOV EAX,5 (Intel IA-32)

- Repertorio de instrucciones
 - Clasificación según la ubicación de los operandos
 - Stack ('60s a '70s)
 - Acumulador (antes de '60s)
 - Registro-Memoria ('70s hasta ahora)
 - Registro-Registro (Load/Store) ('60s hasta ahora)
 - Memoria-Memoria ('70s a '80s)

- Repertorio de instrucciones
 - Clasificación según la ubicación de los operandos



- Repertorio de instrucciones
 - ¿Cómo se resuelve C = A + B según cada arquitectura?

Stack	Accumulator	Register (register-memory)	Register (load-store)	Memory (memory-memory)
Push A	Load A	Load R1,A	Load R1,A	Move C,A
Push B	Add B	Add R3,R1,B	Load R2,B	Add C,B
Add	Store C	Store R3,C	Add R3,R1,R2	
Pop C			Store R3,C	

- Clasificación de la ISA según el número de direcciones
 - 0 direcciones (Stack)
 - Ejemplo: add


- TOS ← TOS + Next
- 1 dirección (Acumulador)
 - Ejemplo: add A

- $AC \leftarrow AC + Mem[A]$
- 2 direcciones (Reg-Mem/Reg-Reg/Mem-Mem)
 - Ejemplo: add R1,A


- $R1 \leftarrow R1 + Mem[A]$
- 3 direcciones (Reg/Mem)
 - Ejemplo: add R1,R2,R3
- R1 ← R2 + R3

- Formato de instrucciones (Encoding)
 - Definición
 - "Define el despliegue de los bits que componen la instrucción"
 - Componentes
 - Opcode
 - 0 a n operandos
 - Modo de direccionamiento de cada operando
 - Flags

- Formato de instrucciones (Encoding)
 - Clasificación
 - Fijo
 - Ejemplos:
 - ARM
 - MIPS
 - SPARC
 - PowerPC
 - Variable
 - Ejemplos:
 - Intel x86
 - VAX
 - Híbrido
 - Ejemplo:
 - IBM Mainframe




- Formato de instrucciones (Encoding)
 - Formatos ARM




- S = For data processing instructions, signifies that the instruction updates the condition codes
- S = For load/store multiple instructions, signifies whether instruction execution is restricted to supervisor mode
- P, U, W = Bits that distinguish among different types of addressing_mode
- B = Distinguishes between an unsigned byte (B==1) and a word (B==0) access
- L = For load/store instructions, distinguishes between a Load (L==1) and a Store (L==0)
- L = For branch instructions, determines whether a return address is stored in the link register

- Formato de instrucciones (Encoding)
 - Formatos x86




- Formato de instrucciones (Encoding)
 - Formatos IBM Mainframe




- Tipos de datos
 - Numéricos
 - BPF s/s
 - BPF c/s
 - BPFlotante (IEEE 754 o propietarios)
 - BCD (decimales)
 - Caracteres
 - ASCII
 - EBCDIC
 - Unicode
 - Datos lógicos
 - Direcciones

- Modos de direccionamiento
 - Inmediato
 - Memoria Directo
 - Memoria Indirecto
 - Registro
 - Registro Indirecto
 - Desplazamiento
 - Relativo (Program counter)
 - Registro Base
 - Indexado
 - Stack



- Memoria
 - Direccionamiento (Celda)
 - Tamaño de palabra (Word size)
 - Big vs Little Endian
 - Espacio de direcciones (address space)

- Memoria
 - Big vs Little Endian
 - Orden de los bytes (Ej. 12345678₁₆)
 - Big endian
 - IBM Mainframe
 - SPARC (RISC en general)
 - Motorola 68k
 - Little endian
 - Intel x86
 - VAX
 - Alpha



Address	Value	
184	78	
185	56	
186	34	
187	12	
		l

- Control de flujo
 - Métodos para evaluar condiciones de bifurcación
 - Condition Code (CC)
 - Ejemplos: Intel x86, ARM, PowerPC, SPARC
 - Condition Register
 - Ejemplos: Alpha, MIPS
 - Compare and Branch
 - Ejemplos: VAX

Name	Examples	How condition is tested	Advantages	Disadvantages
Condition code (CC)	80x86, ARM, PowerPC, SPARC, SuperH	Special bits are set by ALU operations, possibly under program control.	Sometimes condition is set for free.	CC is extra state. Condition codes constrain the ordering of instructions since they pass information from one instruction to a branch.
Condition register	Alpha, MIPS	Tests arbitrary register with the result of a comparison.	Simple.	Uses up a register.
Compare and branch	PA-RISC, VAX	Compare is part of the branch. Often compare is limited to subset.	One instruction rather than two for a branch.	May be too much work per instruction for pipelined exe- cution.

Referencias

- "Computer Organization and Architecture Designing for Perfomance"
 10ma edición. William Stallings
 (http://williamstallings.com/ComputerOrganization/)
- "Structured Computer Organization" 6ta edición. Andrew Tanenbaum / Todd Austin (http://www.pearsonhighered.com/educator/product/Structured-Computer-Organization-6E/9780132916523.page)
- "Computer Architecture: A Quantitive Approach" 5ta edición. John L. Hennessy / David A. Patterson
- "Computer Organization and Embedded Systems" 6ta edición. C.
 Hamacher / Z. Vranesic / S. Zaky / N. Manjikian