تمرین فصل سوم - پردازنده

حسنا رجایی سجاد شیروانی مهدی حقوردی سید حسین حسینی

چکیدہ

سوالات فصل سوم کتاب، که در مورد خود پردازنده صحبت میکند، برای شما آماده شدهاند. پاسخ هر سوال را در قسمت مربوط آنها در کوئرا به صورت PDF به صورت تایپ شده، یا دستنویس خوشخط و خوانا آپلود کنید. پس از پایان یافتن زمان ارسال تمرین، پاسخهای این تمرین در آدرس زیر قرار خواهد گرفت. https://github.com/mahdihaghverdi/arch-questions-answers

/tree/main/the-processor

فهرست مطالب

۲	سیگنالهای کنترلی در یک پردازندهی Single Cycle	١
Y Y Y Y	پیشنیازهای دادهای ۱۰۲ وابستگیها	۲
٣	نوشتن یک Pipeline Stage	٣
٣	رجیسترهای Pipelineها	۴
٣	execution در یک CPU عه Pipeline شده	۵
٣	هاHazard	۶
٣	ISA Desing . Hazard Forwarding http://	٧

۱ سیگنالهای کنترلی در یک پر دازنده ی Single Cycle

سیگنالهای کنترلی تولید شده در اجرای این دستورات را ذکر کنید.

	Instruction	Interpretation
a.	AND Rd, Rs, Rt	Reg[Rd] = Reg[Rs] AND Reg[Rt]
b.	SW Rt, Offs(Rs)	Mem[Reg[Rs] + Offs] = Reg[Rt]

۲ پیشنیازهای دادهای

دستورات زیر را در نظر بگیرید

	Instruction Sequence
	SW R16, -100(R6)
a.	LW R4, 8(R16)
	ADD R5, R4, R4
	OR R1, R2, R3
b.	OR R2, R1, R4
	OR R1, R1, R2

۱.۲ وابستگیها

تمامی وابستگیها در این سلسله دستورات را بنویسید.

۲.۲ افزودن NOOP بدون وجود Tull Forwarding

فرض کنید هیچ فورواردینگی در پردازنده وجود ندارد، ابتدا بگویید کجا hazard رخ میدهد و بین دستورات دستور NOOP بگذارید تا اجرا به درستی انجام بشود.

۳.۲ افزون NOOP با وجود Tull Forwarding

حالا فرض کنید در این پردازنده، فول فورواردینگ وجود دارد، ابتدا بگویید کجا hazard رخ میدهد و بین دستورات دستور NOOP بگذارید تا اجرا به درستی انجام بشود.

Pipeline Stage نوشتن یک

برای دستورات زیر، یک نمودار Pipeline Stage بکشید، فرض کنید که در این پردازنده، Full ماریم. forwarding

	Instruction Sequence
	SW R16, 12(R6)
	LW R16, 8(R6)
a.	BEQ R5, R4, Label ; Assume R5 != R4
	ADD R5, R1, R4
	SLT R5, R15, R4
	SW R2,0(R3)
	OR R1,R2,R3
b.	BEQ R2,R0,Label ; Assume R2 == R0
	OR R2,R2,R0
	Label: ADD R1,R4,R3

- ۴ رجیسترهای Pipelineها
- Execution ۵ در یک CPU عه Pipeline شده
 - اها Hazard ۶
- ۱ ارتباط بین Hazard ،Forwarding و Hazard ۷