تمرین فصل سوم - پردازنده

حسنا رجایی سجاد شیروانی مهدی حقوردی سید حسین حسینی

چکیدہ

سوالات فصل سوم کتاب، که در مورد خود پردازنده صحبت می کند، برای شما آماده شدهاند. پاسخ هر سوال را در قسمت مربوط آنها در کوئرا به صورت PDF به صورت تایپ شده، یا دستنویس خوش خط و خوانا آپلود کنید. پس از پایان یافتن زمان ارسال تمرین، پاسخهای این تمرین در آدرس زیر قرار خواهد گرفت. https://github.com/mahdihaghverdi/arch-questions-answers /tree/main/the-processor

فهرست مطالب

								\mathbf{S}	Si	i	1	r	1	١Į	g	çl	le	E	е		(C	7	3	y	7 (c	le	e	(ی	٥	د	نا	ز	دا	٥	پر	,	۷	ح	ي	,	در	,	ح	إ	ټر	ک:	(ی	ا;	ه	ل	JL	ئد	٤	ڀ	w		١	
										F	F	7	ì	u	ıl	11	1		I	F	o)1	r	V	W	V	a	r	d	li	r	12	5	3	وه	جو	-	9	ن	ر	دو	با	1	N)	C	ه آ[٥	: ن	نڌ	س و	اب نز	و اؤ	_		1	۱. ۲.	7		۲	
]	P	i	p	e	ı	iı	16	9	ی	ا;	ره	=		_	ج	ر			١	١.	٣		٣	
																																								U	۵.	P	ì	I	06	e]	i	n	e	(ع	·l	ھ	ز	٠	w	<u>u</u>	ج	ر.		۴	
															٥	٠.	د	با	ش]	F	•	j	i	p)(e	1	i	n	e	•	4	عا	•	(C	1	P	Ţ	J	•	٤	ڋ	٠.	,ر	٥	E	כל	ĸ	e	C	ι	11	ti	i	0	n		۵	
																																																		L	۵	F	I	a	Z	38	a	r	d		۶	
]	\mathbf{S}	A	4]	L)) (e	91	S	si	ir	n	Ļ	g	3		و]	E	I	a	Z	7	a	r	.0	ł	6	1	F	o	r	V	V	a	r	d	li	n	g	,	ن	<u>.</u>	ب	1	او	با	ۣؾ	ار		٧	

۱ سیگنالهای کنترلی در یک پر دازنده ی Single Cycle

سیگنالهای کنترلی تولید شده در اجرای این دستورات را ذکر کنید.

	Instruction	Interpretation
a.	AND Rd, Rs, Rt	Reg[Rd] = Reg[Rs] AND Reg[Rt]
b.	SW Rt, Offs(Rs)	Mem[Reg[Rs] + Offs] = Reg[Rt]

۲ پیشنیازهای دادهای

دستورات زیر را در نظر بگیرید

	Instruction Sequence
	SW R16, -100(R6)
a.	LW R4, 8(R16)
	ADD R5, R4, R4
	OR R1, R2, R3
b.	OR R2, R1, R4
	OR R1, R1, R2

۱.۲ وابستگیها

تمامی وابستگیها در این سلسله دستورات را بنویسید.

۲.۲ افزودن NOOP بدون وجود Tull Forwarding

فرض کنید هیچ فورواردینگی در پردازنده وجود ندارد، ابتدا بگویید کجا hazard رخ میدهد و بین دستورات دستور NOOP بگذارید تا اجرا به درستی انجام بشود.

۳.۲ افزون NOOP با وجود NOOP

حالا فرض کنید در این پردازنده، فول فورواردینگ وجود دارد، ابتدا بگویید کجا hazard رخ میدهد و بین دستورات دستور NOOP بگذارید تا اجرا به درستی انجام بشود.

۳ نوشتن یک Pipeline Stage

برای دستورات زیر، یک نمودار Pipeline Stage بکشید، فرض کنید که در این پردازنده، Pull برای دستورات زیر، یک نمودار forwarding

	Instruction Sequence
	SW R16, 12(R6)
	LW R16, 8(R6)
a.	BEQ R5, R4, Label ; Assume R5 != R4
	ADD R5, R1, R4
	SLT R5, R15, R4
	SW R2, 0(R3)
	OR R1, R2, R3
b.	BEQ R2, R0, Label ; Assume R2 == R0
	OR R2, R2, R0
	Label: ADD R1, R4, R3

۴ رجیسترهای Pipelineها

دستورات زیر را در نظر بگیرید

	Instruction Sequence
a.	SW R16, -100(R6)
b.	OR R2, R1, R0

۱.۴ رجیسترهای ۱.۴

وقتی که این دستورات اجرا میشوند، که دادههایی در ریجسترهای این پردازندهی پایپلاین شده ذخیره میشوند؟

۲.۴ اتفاقات هنگام اجرا

چه اتفاقی حین مرحلهی Execution و Memory میافتد؟

- ۵ Execution در یک CPU عه Pipeline شده
 - اها Hazard ۶
- ۱SA Desing و Hazard ،Forwarding ارتباط بين