تمرین فصل سوم - پردازنده

حسنا رجایی سجاد شیروانی مهدی حقوردی سید حسین حسینی

چکیده

سوالات فصل سوم کتاب، که در مورد خود پردازنده صحبت میکند، برای شما آماده شدهاند. پاسخ هر سوال را در قسمت مربوط آنها در کوئرا به صورت PDF به صورت تایپ شده، یا دستنویس خوشخط و خوانا آپلود کنید. پس از پایان یافتن زمان ارسال تمرین، پاسخهای این تمرین در آدرس زیر قرار خواهد گرفت.

فهرست مطالب

١	سیگنالهای کنترلی در یک پردازندهی Single Cycle	۲
۲	پیش نیازهای دادهای ۱۰۲ وابستگیها	۲ ۲ ۲
۲	نوشتن یک Pipeline Stage	٣
۴	رجیسترهای Pipelineها ۱.۴ رجیسترهای Pipeline	۳ ۳
۵	execution در یک CPU عه Pipeline شده	٣
۶	Hazard ها	۴

۵	ارتباط بین Hazard ،Forwarding و ISA Desing	٧
۵	 ۱۰۷ افزودن NOOP	
۵	 ۲.۷ حایجا کردن دستورات ۲.۷ مایجا	

۱ سیگنالهای کنترلی در یک پردازندهی Single Cycle

سیگنالهای کنترلی تولید شده در اجرای این دستورات را ذکر کنید.

	Instruction		Interpretation
ſ	a.	AND Rd, Rs, Rt	Reg[Rd] = Reg[Rs] AND Reg[Rt]
	b.	SW Rt, Offs(Rs)	Mem[Reg[Rs] + Offs] = Reg[Rt]

۲ پیشنیازهای دادهای

دستورات زیر را در نظر بگیرید

	Instruction Sequence
	SW R16, -100(R6)
a.	LW R4, 8(R16)
	ADD R5, R4, R4
	OR R1, R2, R3
b.	OR R2, R1, R4
	OR R1, R1, R2

۱.۲ وابستگیها

تمامی وابستگیها در این سلسله دستورات را بنویسید.

۲.۲ افزودن NOOP بدون وجود Tull Forwarding

فرض کنید هیچ فورواردینگی در پردازنده وجود ندارد، ابتدا بگویید کجا hazard رخ میدهد و بین دستورات دستور NOOP بگذارید تا اجرا به درستی انجام بشود.

۳.۲ افزون NOOP با وجود Tull Forwarding

حالا فرض کنید در این پردازنده، فول فورواردینگ وجود دارد، ابتدا بگویید کجا hazard رخ میدهد و بین دستورات دستور NOOP بگذارید تا اجرا به درستی انجام بشود.

Pipeline Stage نوشتن یک

برای دستورات زیر، یک نمودار Pipeline Stage بکشید، فرض کنید که در این پردازنده، Pull برای دستورات زیر، یک نمودار forwarding

	Instruction Sequence
	SW R16, 12(R6)
	LW R16, 8(R6)
a.	BEQ R5, R4, Label ; Assume R5 != R4
	ADD R5, R1, R4
	SLT R5, R15, R4
	SW R2, 0(R3)
	OR R1, R2, R3
b.	BEQ R2, R0, Label ; Assume R2 == R0
	OR R2, R2, R0
	Label: ADD R1, R4, R3

۴ رجیسترهای Pipelineها

دستورات زیر را در نظر بگیرید

	Instruction Sequence
a.	SW R16, -100(R6)
b.	OR R2, R1, R0

۱.۴ رجیسترهای Pipeline

وقتی که این دستورات اجرا میشوند، که دادههایی در ریجسترهای این پردازندهی پایپلاین شده ذخیره میشوند؟

۲.۴ اتفاقات هنگام اجرا

چه اتفاقی حین مرحلهی Execution و Memory میافتد؟

۵ Execution در یک CPU عه Pipeline شده

برای هر یک از دستورات زیر، در هر یک از stageهای پایپلاین، چه سینگالهای کنترلی تولید میشوند؟

	Instruction Sequence
a.	LW R1, 32(R2)
b.	OR R1, R5, R6

اه Hazard ۶

تمامی Hazardها را برای یک پردازنده پایپلاین شده با stage ۵

- اگر فورواردینگ نداشته باشیم
 - اگر فوروادینگ داشته باشیم

ويسيد.

	Instruction Sequence
	ADD R1, R2, R1
	LW R2, O(R1)
a.	LW R1, 4(R1)
	OR R3, R1, R2
	LW R1, O(R1)
b.	AND R1, R1, R2
D.	LW R2, O(R1)
	LW R1, O(R3)