پاسخ تمرین سری سوم

فه	رست مطالب	
١	سیگنالهای کنترلی در یک پردازندهی Single Cycle	۲
۲	پیشنیازهای دادهای ۱۰۲ وابستگیها	۲ ۲ ۳
٣	نوشتن یک Pipeline Stage	۴
۴	ر جیسترهای Pipelineها ۱.۴ رجیسترهای Pipeline	<u>۵</u> ۵ ۶
۵	execution در یک CPU عه Pipeline شده	۶
۶	اهلHazard	۶
٧	ارتباط بين Hazard ، Forwarding ، ارتباط بين	۶

۱ سیگنالهای کنترلی در یک پردازندهی Single Cycle

		RegWrite	MemRead	ALUMux	MemWrite	ALUOp	RegMux	Branch
[a.	1	0	0 (Reg)	0	AND	1 (ALU)	0
	b.	0	0	1 (Imm)	1	ADD	X	0

۲ پیشنیازهای دادهای

۱۰۲ وابستگیها

	Instruction Sequence	Dependencies	
	I1: SW R16, -100(R6)		
a.	I2: LW R4, 8(R16)	RAW on R4 from I2 to I3	
	I3: ADD R5, R4, R4		
		RAW on R1 from I1 to I2 and I3	
	I1: OR R1, R2, R3	RAW on R2 from I2 to I3	
b.	I2: OR R2, R1, R4	WAR on R2 from I1 to I2	
	I3: OR R1, R1, R2	WAR on R1 from I2 to I3	
		WAW on R1 from I1 to I3	

برای مطالعهی معنی وابستگیها به این لینک مراجعه کنید:

https://en.wikipedia.org/wiki/Data_dependency

۲.۲ افزودن NOOP بدون وجود ۲.۲

	Instruction Sequence	
	SW R16, -100(R6)	
	LW R4, 8(R16)	
a.	NOOP	Delay I3 to avoid RAW hazard on R4 from I2
	NOOP	
	ADD R5, R4, R4	
	OR R1, R2, R3	
	NOOP	Delay I2 to avoid RAW hazard on R1 from I1
	NOOP	Delay 12 to avoid RAW Hazard on RI Holli II
b.	OR R2, R1, R4	
	NOOP	Delay I3 to avoid RAW hazard on R2 from I2
	NOOP	Delay 13 to avoid that flazard off the front 12
	OR R1, R1, R2	

۳.۲ افزون NOOP با وجود vigory

	Instruction Sequence	
	SW R16, -100(R6)	
	LW R4, 8(R16)	
a.	NOOP	Delay I3 to avoid RAW hazard on R4 from I2
	ADD R5, R4, R4	Value for R4 is forwarded from I2 now
	OR R1, R2, R3	
b.	OR R2, R1, R4	No RAW hazard on R1 from text (forwarded)
	OR R1, R1, R2	No RAW hazard on R2 from text (forwarded)

Pipeline Stage نوشتن یک

	Instruction					
	SW R16, 12(R6)					
	LW R16, 8(R6)					
a.	BEQ R5, R4, Label ; Assume R5 != R4					
	ADD R5, R1, R4					
	SLT R5, R15, R4					

```
IF ID EXE MEM WB
IF ID EXE MEM WB
IF ID EXE MEM WB

** ** IF ID EXE MEM WB

IF ID EXE MEM WB
```

	Instruction
	SW R2, 0(R3)
	OR R1, R2, R3
b.	BEQ R2, R0, Label ; Assume R2 == R0
	OR R2, R2, R0
	Label: ADD R1. R4. R3

IF	I) EX	KE MEM	WB					
	I	F ID) EXE	MEM	WB				
		IF	7 ID	EXE	MEM	WB			
			**	IF	ID	EXE	MEM	WB	

۴ رجیسترهای Pipelineها

۱.۴ رجیسترهای ۱.۴

- برای هر دستورالعمل، رجیستر IF/ID مقدار 4 + PC و خود دستورالعمل را نگه می دارد.
 - رجیستر ID/EX تمام سیگنال های کنترلی را برای
 - EX -
 - ،MEM -
 - ،WB -
 - PC + 4 -
 - دو مقدار خوانده شده از رجیسترها،
 - ۱۶ بیت پایین دستورالعمل که sign-extend شده است و
- قسمت های Rd و Rt از دستورالعمل (حتی برای دستورالعمل هایی که فرمت آنها از این فیلدها استفاده نمی کند.)
 - رجیستر EX/MEM سیگنال های کنترلی را برای مراحل
 - MEM -
 - ،WB -
- PC + 4 + Offset (جایی که آفست ۱۶ بیت دستورالعملها sign-extend شده است، حتی برای دستورالعملهایی که فیلد افست ندارند)،
 - نتیجه ALU و مقدار خروجی صفر آن،
- مقداری که از ثبات دوم در مرحله ID خوانده شد (حتی برای دستورالعمل که هرگز به این مقدار نیاز ندارند) و
- شماره رجیستر مقصد (حتی برای دستورالعمل هایی که نیازی به ثبت ندارند. برای این دستورالعمل ها شماره ثبت مقصد به سادگی یک انتخاب "تصادفی" بین Rd یا Rt است.)
 - رجيستر MEM/WB
 - سیگنالهای کنترل WB،
- مقدار خوانده شده از حافظه (یا مقداری تصادفی وقتی که چیزی از مموری خوانده نشده است)،
 - نتجه ALU و
 - عدد ریجستر مقصد.

۲.۴ اتفاقات هنگام اجرا

	EXE	MEM
a.	-100 + R6	Write value to memory
b.	R1 Or RO	Nothing

۵ Execution در یک CPU عه Pipeline شده

هیچ سیگنالی در IF و ID وارد نمیشود، باقی سیگنالها:

	EXE	MEM	WB
a.	$\begin{aligned} ALUSrc &= 1 \\ ALUOp &= 00 \\ RegDst &= 0 \end{aligned}$	Branch = 0 $MemWrite = 0$ $MemRead = 1$	$\begin{aligned} \text{MemToReg} &= 0 \\ \text{RegWrite} &= 1 \end{aligned}$
b.	$\begin{aligned} ALUSrc &= 0 \\ ALUOp &= 10 \\ RegDst &= 1 \end{aligned}$	$\begin{aligned} & Branch = 0 \\ & MemWrite = 0 \\ & MemRead = 0 \end{aligned}$	$\begin{aligned} & \text{MemToReg} = 1 \\ & \text{RegWrite} = 1 \end{aligned}$

هاHazard θ

۱SA Desing و Hazard ، Forwarding ارتباط بين