پاسخ تمرین سری سوم

فه	رست مطالب	
١	سیگنالهای کنترلی در یک پردازندهی Single Cycle	۲
۲	پیشنیازهای دادهای ۱۰۲ وابستگیها	۲ ۲ ۲
٣	نوشتن یک Pipeline Stage	۲
۴	رجیسترهای Pipelineها ۱.۴ رجیسترهای Pipeline	7 7
۵	execution در یک CPU عه Pipeline شده	۲
۶	Hazard	۲
٧	ISA Desing , Hazard Forwarding blil	۲

۱ سیگنالهای کنترلی در یک پردازندهی Single Cycle

	RegWrite	MemRead	ALUMux	MemWrite	ALUOp	RegMux	Branch
a.	1	0	0 (Reg)	0	AND	1 (ALU)	0
b.	0	0	1 (Imm)	1	ADD	X	0

- ۲ پیشنیازهای دادهای
 - ۱.۲ وابستگیها
- ۲.۲ افزودن NOOP بدون وجود ۲.۲
 - ۳.۲ افزون NOOP با وجود vigory
 - Pipeline Stage نوشتن یک
 - ۴ رجیسترهای Pipelineها
 - ۱.۴ رجیسترهای Pipeline
 - ۲.۴ اتفاقات هنگام اجرا
- ۵ در یک CPU عه Execution شده
 - اله Hazard ۶
- ارتباط بین Hazard ،Forwarding و V