# پاسخ تمرین سری سوم

فه	رست مطالب	
١	سیگنالهای کنترلی در یک پردازندهی Single Cycle	۲
۲	<b>پیش نیازهای دادهای</b> ۱۰۲ وابستگیها	۲ ۲ ۳
٣	نوشتن یک Pipeline Stage	٣
۴	<b>رجیسترهای Pipelineها</b> ۱۰۴ رجیسترهای Pipeline	۳ ۳ ۳
۵	execution در یک CPU عه Pipeline شده	٣
۶	Hazard	٣
٧	ISA Desing, Hazard Forwarding http://	٣

### ۱ سیگنالهای کنترلی در یک پردازندهی Single Cycle

		RegWrite	MemRead	ALUMux	MemWrite	ALUOp	RegMux	Branch
[	a.	1	0	0 (Reg)	0	AND	1 (ALU)	0
	b.	0	0	1 (Imm)	1	ADD	X	0

## ۲ پیشنیازهای دادهای

#### ۱۰۲ وابستگیها

	Instruction Sequence	Dependencies
	I1: SW R16, -100(R6)	
a.	I2: LW R4, 8(R16)	RAW on R4 from I2 to I3
	I3: ADD R5, R4, R4	
		RAW on R1 from I1 to I2 and I3
	I1: OR R1, R2, R3	RAW on R2 from I2 to I3
b.	I2: OR R2, R1, R4	WAR on R2 from I1 to I2
	I3: OR R1, R1, R2	WAR on R1 from I2 to I3
		WAW on R1 from I1 to I3

برای مطالعهی معنی وابستگیها به این لینک مراجعه کنید:

https://en.wikipedia.org/wiki/Data\_dependency

#### ۲.۲ افزودن NOOP بدون وجود ۲.۲

	Instruction Sequence	
	SW R16, -100(R6)	
	LW R4, 8(R16)	
a.	NOOP	Delay I3 to avoid RAW hazard on R4 from I2
	NOOP	
	ADD R5, R4, R4	
	OR R1, R2, R3	
	NOOP	Delay I2 to avoid RAW hazard on R1 from I1
	NOOP	Delay 12 to avoid RAW Hazard on R1 Holli 11
b.	OR R2, R1, R4	
	NOOP	Delay I3 to avoid RAW hazard on R2 from I2
	NOOP	Delay 13 to avoid that flazard off the front 12
	OR R1, R1, R2	

- ۳.۲ افزون NOOP با وجود roop
  - Pipeline Stage نوشتن یک
    - ۴ رجیسترهای Pipelineها
      - ۱.۴ رجیسترهای Pipeline
        - ۲.۴ اتفاقات هنگام اجرا
- ۵ Execution در یک CPU عه Execution شده
  - اله Hazard ۶
- ارتباط بین Hazard ،Forwarding و V