پاسخ تمرین سری سوم

فه	رست مطالب	
١	سیگنالهای کنترلی در یک پردازندهی Single Cycle	۲
۲	پیشنیازهای دادهای ۱.۲ وابستگیها	۲ ۲ ۳
٣	نوشتن یک Pipeline Stage	۴
۴	رجیسترهای Pipelineها ۱.۴ رجیسترهای Pipeline	۵ ۵
۵	execution در یک CPU عه Pipeline شده	۵
۶	Hazard	۵
٧	ارتاط سن Hazard ،Forwarding ، ارتاط سن	۵

۱ سیگنالهای کنترلی در یک پردازندهی Single Cycle

		RegWrite	MemRead	ALUMux	MemWrite	ALUOp	RegMux	Branch
[a.	1	0	0 (Reg)	0	AND	1 (ALU)	0
	b.	0	0	1 (Imm)	1	ADD	X	0

۲ پیشنیازهای دادهای

۱۰۲ وابستگیها

	Instruction Sequence	Dependencies
	I1: SW R16, -100(R6)	
a.	I2: LW R4, 8(R16)	RAW on R4 from I2 to I3
	I3: ADD R5, R4, R4	
		RAW on R1 from I1 to I2 and I3
	I1: OR R1, R2, R3	RAW on R2 from I2 to I3
b.	I2: OR R2, R1, R4	WAR on R2 from I1 to I2
	I3: OR R1, R1, R2	WAR on R1 from I2 to I3
		WAW on R1 from I1 to I3

برای مطالعهی معنی وابستگیها به این لینک مراجعه کنید:

https://en.wikipedia.org/wiki/Data_dependency

۲.۲ افزودن NOOP بدون وجود ۲.۲

	Instruction Sequence	
a.	SW R16, -100(R6)	
	LW R4, 8(R16)	
	NOOP	Delay I3 to avoid RAW hazard on R4 from I2
	NOOP	
	ADD R5, R4, R4	
	OR R1, R2, R3	
	NOOP	Delay I2 to avoid RAW hazard on R1 from I1
	NOOP	Delay 12 to avoid RAW Hazard on RI Holli II
b.	OR R2, R1, R4	
	NOOP	Delay I3 to avoid RAW hazard on R2 from I2
	NOOP	Delay 13 to avoid that flazard off the front 12
	OR R1, R1, R2	

۳.۲ افزون NOOP با وجود vigory

	Instruction Sequence	
	SW R16, -100(R6)	
	LW R4, 8(R16)	
a.	NOOP	Delay I3 to avoid RAW hazard on R4 from I2
	ADD R5, R4, R4	Value for R4 is forwarded from I2 now
	OR R1, R2, R3	
b.	OR R2, R1, R4	No RAW hazard on R1 from text (forwarded)
	OR R1, R1, R2	No RAW hazard on R2 from text (forwarded)

Pipeline Stage نوشتن یک

	Instruction						
	SW R16, 12(R6)						
	LW R16, 8(R6)						
a.	BEQ R5, R4, Label ; Assume R5 != R4						
	ADD R5, R1, R4						
	SLT R5, R15, R4						

```
IF ID EXE MEM WB
IF ID EXE MEM WB
IF ID EXE MEM WB

** ** IF ID EXE MEM WB

IF ID EXE MEM WB
```

	Instruction
	SW R2, 0(R3)
	OR R1, R2, R3
b.	BEQ R2, R0, Label ; Assume R2 == R0
	OR R2, R2, R0
	Label: ADD R1. R4. R3

IF	I) EX	KE MEM	WB					
	I	F ID) EXE	MEM	WB				
		IF	7 ID	EXE	MEM	WB			
			**	IF	ID	EXE	MEM	WB	

- ۴ رجیسترهای Pipelineها
 - ۱.۴ رجیسترهای Pipeline
 - ۲.۴ اتفاقات هنگام اجرا
- ۵ Execution در یک CPU عه Execution شده
 - اله Hazard ۶
- ۱SA Desing و Hazard ،Forwarding ارتباط بين