Matheus Augusto de Castro Santos

Implementação do Compilador C-

São José dos Campos - Brasil Outubro de 2020

Matheus Augusto de Castro Santos

Implementação do Compilador C-

Relatório apresentado à Universidade Federal de São Paulo como parte dos requisitos para aprovação na disciplina de Laboratório de Sistemas Computacionais: Compiladores.

Docente: Prof. Dr. Luiz Eduardo Galvão Martins
Universidade Federal de São Paulo - UNIFESP
Instituto de Ciência e Tecnologia - Campus São José dos Campos

São José dos Campos - Brasil Outubro de 2020

Lista de ilustrações

Figura 1 – Diagrama de Blocos do Processador	9
Figura 2 — Diagrama de Blocos do Módulo de IO $\ \ldots \ \ldots \ \ldots \ \ldots$	9
Figura 3 — Diagrama de Blocos da Unidade de Processamento	10
Figura 4 — Diagrama de Blocos da Unidade de Controle	11
Figura 5 — Caminho de dados do Processador $\ \ldots \ \ldots \ \ldots \ \ldots \ \ldots$	12
Figura 6 – Sinais de Controle	17
Figura 7 — Diagrama de Blocos - Fase Análise $\ \ldots \ \ldots \ \ldots \ \ldots \ \ldots$	23
Figura 8 — Diagrama de Atividades - Erros Semânticos $\ \ldots \ \ldots \ \ldots \ \ldots$	24
Figura 9 — Diagrama de Atividades - Fase Análise	25
Figura 10 – Sinais de Controle	27
Figura 11 – Função Get Token do Analisador Léxico	28
Figura 12 – Gramática da Linguagem C-	29
Figura 13 – Árvore de Análise Sintática GCD	31
Figura 14 – Tabela de Símbolos GCD	33
Figura 15 – Diagrama de Blocos - Gerador de Código Intermediário	35
Figura 16 – Diagrama de Atividades - Gerador de Código Intermediário $\ \ldots \ \ldots$	36
Figura 17 – Diagrama de Blocos - Gerador de Código Assembly	38
Figura 18 – Diagrama de Atividades - Parte 1 - Gerador de Código Assembly $$	39
Figura 19 — Diagrama de Atividades - Parte 2 - Gerador de Código Assembly $$	40
Figura 20 — Diagrama de Atividades - Parte 3 - Gerador de Código Assembly $$	41
Figura 21 – Diagrama de Blocos - Gerador de Código Binário $\ \ldots \ \ldots \ \ldots$	42
Figura 22 — Diagrama de Atividades - Gerador de Código Binário	43
Figura 23 — Estruturas e tipos utilizados na geração do código intermediário	44
Figura 24 – Função $cGen$ para percurso da árvore sintática	46
Figura 25 — Código intermediário gerado para o programa GCD	47
Figura 26 — Definição do nó da lista de instruções	48
Figura 27 — Tipos enumeráveis para registradores e instruções	48
Figura 28 — Definição dos nós da listas de escopos e variáveis	50
Figura 29 – Código Assembly GCD	51
Figura 30 – Código Binário GCD	52
Figura 31 — Representação da memória de dados durante a execução de um programa.	54
Figura 32 – Comparativo GCD - Parte 1	60

Figura 33 – Comparativo GCD - Parte 2.	 31
0	

Lista de tabelas

Tabela 1 –	OpCodes da ULA	14
Tabela 2 –	Formato das Instruções	18
Tabela 3 –	Conjunto de Instruções	20
Tabela 4 –	Quadruplas definidas	45

Sumário

1	INTRODUÇÃO	7
2	O PROCESSADOR	8
2.1	Diagrama de Blocos do Processador	8
2.2	Caminho de Dados	11
2.3	Componentes	12
2.3.1	Banco de Registradores	12
2.3.2	Unidade Lógica e Aritmética	13
2.3.3	Contador de Programa	14
2.3.4	Somadores	15
2.3.5	Módulo de Entrada e Saída	15
2.3.5.1	Conversor BCD	15
2.3.6	Display de Sete Segmentos	15
2.3.7	Extensores de Sinal	16
2.3.8	Multiplexadores	16
2.3.9	Memória de Dados	16
2.3.10	Memoria de Instruções	16
2.3.11	Unidade de Controle	16
2.4	Conjunto de Instruções	17
2.5	Organização da Memória	21
3	COMPILADOR: FASE DE ANÁLISE	22
3.1	Modelagem	22
3.2	Análise Léxica	26
3.3	Análise Sintática	28
3.4	Analise Semântica	31
4	COMPILADOR: FASE DE SÍNTESE	34
4.1	Modelagem	34
4.2	Geração do código intermediário	43
4.3	Geração Código Assembly	47
4 4	Geração do Código Binário	51

SUM'ARIO 6

4.5	Gerenciamento de Memória	52
5	EXEMPLOS	55
5.1	Exemplo 1 - GCD	55
5.2	Exemplo 2 - Sort	61
5.3	Exemplo 3 - Fatorial	71
6	CONCLUSÃO	75
	REFERÊNCIAS	77

1 Introdução

Com o avanço das tecnologias para construção de computadores, instruções de máquina cada vez mais complexas foram sendo implementadas nos processadores, que permitem a execução de programas altamente complexos. Contudo apenas a existência dessas instruções não torna viável a implementação de programas pois a escrita em código de máquina é algo bastante trabalhoso. Por esse motivo surgiram os compiladores, ferramentas capazes de transformar um código mais alto nível e de mais fácil entendimento e escrita para a linguagem entendida pelas máquinas, o assembly. Segundo (1) compiladores são programas que traduzem um programa escrito em uma linguagem para outra. Eles recebem como entrada um arquivo que contém um código escrito na linguagem fonte e fazem a tradução para um código equivalente escrito na linguagem alvo. Por esses motivos os compiladores são um dos principais motivos pelos quais a computação existe como a conhecemos atualmente, onde podemos escrever um programa em uma linguagem de alto nível sem a necessidade de se preocupar em como o computador irá executa-lo ou quais instruções serão necessárias. Isto também permite que um código escrito possa ser executado em máquinas diferentes.

O principal objetivo deste projeto consiste no desenvolvimento de um compilador da linguagem C-, que trata-se de um subconjunto da linguagem C, para o processador desenvolvido na disciplina de Laboratorios de Sistemas Computacionais: Arquitetura e Organização de Computadores que é baseado na Arquietura MIPS Monociclo com conjunto de instruções RISC. Será desenvolvido o módulo de análise de código fonte, analisando os aspectos léxicos, sintáticos e semânticos. Após a fase de análise será executada a fase síntese, na qual o código fonte será então traduzido para o assembly da arquitetura desenvolvida.

No Capítulo 2 será apresentado o processador desenvolvido, seus componentes, o conjunto de instruções e a organização de sua memória. No Capítulo 3 será apresentado o desenvolvimento do módulo de análise do compilador, compreendendo a análise léxica, sintática e semântica. No Capítulo 4 será apresentada toda de síntese do compilador desde o código intermediário até o código binário, em seguida, no Capítulo 5 são apresentados exemplos de códigos compilados e por fim no Capítulo 6 a conclusão do projeto.

2 O Processador

Neste capitulo será apresentada a arquitetura e o conjunto de instruções do processador desenvolvido na disciplina de Laboratório de Sistemas Computacionais: Arquitetura e Organização de Computadores. O processador implementado é baseado na arquitetura MIPS Uniciclo na qual cada instrução é executada em um ciclo de clock e a duração deste ciclo é definida pelo instrução mais longa. Seu conjunto de instrução segue a abordagem RISC, na qual é implementado número reduzido de instruções com modos de endereçamento simplificados(2).

2.1 Diagrama de Blocos do Processador

Nesta seção serão apresentados os diagramas de blocos do processador. Na Figura 1 é apresentado o diagrama de blocos do processador com os seus componentes, o módulo de IO, a Unidade de Controle, a Unidade de Processamento e o Conjunto de Instruções.

A Figura 2 apresenta composição do Módulo de Entrada e Saída do processador responsável por fazer a comunicação com o ambiente externo. Na Figura 3 é apresentado o diagrama de blocos com os componentes da unidade de processamento. Por fim, a Figura 4 apresenta a composição da Unidade de Controle na forma de blocos.





Figura 1 – Diagrama de Blocos do Processador

Figura 2 – Diagrama de Blocos do Módulo de IO






Figura 3 – Diagrama de Blocos da Unidade de Processamento

Figura 4 – Diagrama de Blocos da Unidade de Controle

2.2 Caminho de Dados

Para a construção do processador foi projetado o caminho de dados apresentado na Figura 5. No diagrama estão presentes todos os módulos necessários para a execução das instruções, como a ULA, a Unidade de Controle, memória de instrução para armazenar as instruções que serão executadas, a memória de dados, somadores, multiplexadores, contador de programa que indica qual instrução será executada, o banco de registradores, o módulo de entrada e saída e os extensores de sinal. Na Figura 5 são destacados na cor azul os sinais de controle enviados pelo Unidade de Controle para gerenciar as operações realizadas por cada componente.




Figura 5 – Caminho de dados do Processador

2.3 Componentes

Nesta seção serão apresentados os componentes do caminho de dados do processador bem como seu funcionamento. Os componentes foram implementados por meio da linguagem de descrição de circuitos *Verilog* através da ferramenta *Quartus Prime*.

2.3.1 Banco de Registradores

O banco de registradores possui 32 registradores de 32 bits. Este módulo possui duas entradas que recebem os endereços de dois registradores especificados pela instrução atual que serão lidos e seus valores enviados para as duas saídas, e uma entrada para especificar o endereço do registrador de escrita, este que pode ser especificado pela instrução corrente ou ser o registrador 31 reservado para armazenar o endereço de retorno utilizado pela instrução Jump Register, no qual será escrito o valor recebido na entrada de

dados. Durante um ciclo de execução de uma instrução os valores lidos são disponibilizados nas saídas de maneira assíncrona. Já no caso da escrita, durante a borda de subida do sinal de *clock* o módulo recebe o endereço de escrita para que na borda de descida do sinal de *clock* seja de fato realizada a escrita.

2.3.2 Unidade Lógica e Aritmética

A Unidade Lógica e Aritmética(ULA) é responsável por executar as instruções lógicas, aritméticas, comparação e deslocamento de bits. O módulo recebe através de suas entradas os dois operandos que serão utilizados e o sinal de controle AluOp que especifica qual operação deve ser realizada sobre os operados. Após a execução da operação seu resultado é disponibilizado na saída Zero no caso de uma instrução desvio condicional para indicar se o desvio deve ou não ser efetuado e para caso das demais instruções o resultado enviado para a saída result. No caso das instruções de deslocamento a ULA também recebe através da porta shamt a quantidade de bits a serem deslocados. Em todas as operações aritméticas podem ser utilizados números positivos e negativos de 32 bits, contudo no caso da operação de multiplicação a quantidade de bits fica limitada a 16 bits, devido ao fato de que na multiplicação de dois números com mais de 16 bits não seria possível armazenar o resultado em um registrador. A Tabela 1 apresenta os possíveis valores de AluOp e suas funções.

ALUOp Operação 00000 Soma 00001 Subtração 00010 Divisão 00011 Multiplicação 00100 And bit a bit 00101 Or bit a bit 00110 Nor 00111 Menor que(1 se sim, 0 se não) 01000 Desloca para esquerda 01001 Desloca para direita 01010 Menor que zero(1 se sim, 0 se não) 01011 Maior que zero(1 se sim, 0 se não) 01100 Igual a zero(1 se sim, 0 se não) 01101 Se igual(1 se sim, 0 se não) 01110 Se diferente(1 se sim, 0 se não) 01111 Resto 10000 Concatena 16 bits superiores de um operando com os 16 inferiores do outro 10001 Maior que(1 se sim, 0 se não) 10010 Menor/igual que $(1 \text{ se sim}, 0 \text{ se } \overline{\text{não}})$ 10011 Maior/igual que(1 se sim, 0 se não) 10100 Operandos iguais(1 se sim, 0 se não)

Tabela 1 – OpCodes da ULA

Operandos diferentes (1 se sim, 0 se não)

2.3.3 Contador de Programa

10101

O Contador de Programa(PC) consiste de um registrador de propósito especifico para armazenar o endereço da instrução que deve ser lida e executada pelo processador. Este módulo módulo recebe como entrada o endereço da próxima instrução a ser executada, podendo ser o valor atual incrementado em 1 ou então um valor especificado por uma instrução de desvio ou salto, que será armazenado e disponibilizado na saída. Através desse módulo também realizada a paralisação processador que ocorre quando são executadas as instruções *input*, *output* ou *halt*. Neste caso o PC recebe um sinal chamado *halt* que quando em estado alto indica que o endereço da instrução não deve ser atualizado até que o sinal *halt* retorne para estado baixo.

2.3.4 Somadores

Os Somadores são utilizados para fazer um incremento do contador de programa e também nas instruções de desvio em que o valor especificado no campo imediato é somado ao PC para indicar o endereço da próxima instrução.

2.3.5 Módulo de Entrada e Saída

O Módulo de Entrada e Saída é responsável por receber e enviar dados do ambiente externo. Este módulo recebe como entrada o sinal de controle OpIO enviado pela Unidade de Controle para que se possa identificar se irá ocorrer uma operação de saída ou entrada, no caso de entrada o campo funct da instrução é utilizado para identificar a origem da entrada. O módulo de E/S é conectado aos *push-buttons* e chaves do kit FPGA. No caso de uma operação de entrada a execução da instrução é interrompida para aguardar que o usuário informe o valor de entrada. O valor de entrada especificado é armazenado em um registrador interno do módulo e quando o usuário confirma a entrada este registrador é lido e tem seu valor armazenado no banco de registradores. Para o caso de uma instrução de saída o módulo recebe um valor lido do banco de registradores que é escrito em um registrador interno durante a borda de descida do sinal de *clock* e enviado ao conversor BCD de modo assíncrono.

2.3.5.1 Conversor BCD

Este módulo é responsável por fazer a conversão do valor binário enviado pelo módulo de entrada e saída para a representação em casas decimais. O módulo contém as saídas dez_milhao, und_milhao, cent_milhar, dez_milhar, und_milhar, centena, dezena, unidade as quais irão fornecer o valor binário de cada digito do valor recebido como entrada pelo módulo. Antes de realizar a conversão é necessário verificar se o valor recebido é positivo ou negativo, para o caso de ser negativo uma flag é ativada indicando ao usuário que o valor apresentado é negativo e é feita a conversão do formato de Complemento de 2 para a forma binária normal.

2.3.6 Display de Sete Segmentos

Este módulo é responsável por realizar a conversão de uma valor binário de 4 bits entre 0 e 9 para a representação em sete segmentos. Para cada display presente no kit FPGA foi implementado um conversor que recebe uma das saídas do conversor BCD e envia ao display a representação correspondente em sete segmentos.

2.3.7 Extensores de Sinal

Alguns dados e endereços que percorrem o caminho dados possuem tamanhos inferiores a 32 bits, o que faz com que seja necessaria a extensão do sinal desses componentes. Por exemplo para o caso do imediato de 16 bits nas instruções do formato I é necessário verificar qual o valor do bit mais significativo e estende-lo para o 16 bits superiores para que tenhamos um dado de 32 bits. O mesmo ocorre com endereço de 26 bits nas instruções *jal* e *jump* que também é extendido de 26 bits para 32 bits. Os extensores tem como entrada um dado de 16 ao 26 bits e como saída o sinal extendido para 32 bits.

2.3.8 Multiplexadores

Os multiplexadores são componentes que recebem múltiplas sinais de entrada e de acordo com um sinal seletor um dos sinais de entrada é enviado para a saída.

2.3.9 Memória de Dados

Para a implementação do módulo da Memória de Dados foi utilizado um template disponível no software Quartus Prime, pois o uso deste template implica na diminuição do tempo de compilação do projeto no Quartus e também permite que quando o projeto for mapeado no Kit FPGA seja utilizada a memória interna do dispositivo. O tamanho dos dados armazenados é de 32 bits com 1024 posições que podem ser endereçadas.

2.3.10 Memoria de Instruções

Para armazenar as instruções à serem executadas pelo processador foi implementada a Memoria de Instruções, também utilizando um *template* utilizado no Quartus Prime. A memória é constituida por 256 posições de 32 bits.

2.3.11 Unidade de Controle

A Unidade Controle é o módulo do processador responsável por gerenciar o funcionamento de todas os demais módulos. Para fazer esse gerenciamento a Unidade de Controle recebe como entrada os campos *OpCode* e *funct* da instrução que será executada, em seguida de acordo com o valor dessas entradas são envidados para as saídas do módulo os sinais de controle. As principais funções desses sinais de controle serão especificar qual operação lógica/aritmetica a ULA deverá executar, gerenciar qual será o endereço da

próxima instrução que será executada, habilitar a entrada e saída de dados no Módulo de E/S, especificar a origem do dado a ser escrito no banco de registradores e também de onde virá o endereço do registrador de escrita. A Figura 6 apresenta uma tabela como nome, destino e possíveis valores de cada sinal de controle.

Sinal Módulo de destino do sinal Valor 0 - PC continua a contagem de instrução Halt Contador de Programa 1- A contagem de instruções é interrompida 00 - Registrador de destino vem do campo [20-16] 01 - Registrador de destino vem do campo [25-21] RegDst Banco de Registradores 10 - O registrador de destino é o 31 11 - Registrador de destino vem do campo [15-11] 0 - Não permite escrita no banco de registradores RegWrite Banco de Registradores 1 - Permite a escrita no banco de registradores 0 - Segundo operando vem do banco de registradores Mux da entrada do segundo operando **ALUSrc** 1 - Segundo operando vem do campo imediato da da ULA instrução **ALUOp** ULA 00000 à 01111 0 - Não permite escrita na memória MemOp Memória de Dados 1 - Permite a escrita na memória 1 - Instrução de desvio condicional Branch Porta AND 0 - Demais instruções 00 - Dado para escrita no banco de registradores vem da memória 01 - PC+1 é escrito no banco de registradores Mux da entrada de dados no banco de MemToReg 10 - Dado para escrita no banco de registradores vem da registradores ULA 11 - Dado para escrita no banco de registradores vem do módulo de E/S 0 - Endereço da próxima instrução é PC+1 Indica uma instrução Jump Jump Endereço da próxima instrução é o imediato extendido 0 - Endereço da próxima instrução é PC+1 JumpR Indica uma instrução JumpR 1 - Endereço da próxima instrução vem do banco de registradores Permite ou não a escrita no registrador 0 - Instrução de entrada de dados OplO

Figura 6 – Sinais de Controle

Fonte: Autoria Própria

1 - Instrução de saída de dados

do módulo de E/S

2.4 Conjunto de Instruções

O conjunto de instruções do processador implementado é composto por 45 instruções com tamanho de 32 bits apresentadas na Tabela 3. Esse conjunto foi divido em subconjuntos de instruções de 4 formatos diferentes, sendo eles os formatos R, I, J e Instruções E/S. Os campos de cada formato e seus respectivos tamanhos são apresentados na Tabela 2.

Instruções de E/S

Tamanho do Campo 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits Formato R shamt funct opcode rtrdFormato I opcode imediato rsFormato J opcode endereço

Tabela 2 – Formato das Instruções

Fonte: Autoria Própria

rs

opcode

Não Utilizado

funct

O Formato R compreende as instruções lógicas, aritiméticas e de deslocamento, que possuem um único opcode e são especificadas por meio do campo funct. Neste formato os campos rt e rs armazenam os endereços dos registradores que contém os operandos que serão utilizados e o campo rd especifica o registrador que receberá o resultado da operação. O campo shamt é utilizado em operações de deslocamento para especificar a quantidade de bits que devem ser deslocados.

O Formato I compreende as instruções logicas e aritméticas com imediato, instruções de desvio condicional e movimentação de dados. No caso de instruções lógicas e aritméticas o campo rs contém o endereço do registrador que armazena o primeiro operando, o campo rt contém o endereço do registrador que receberá o resultado e o campo imediato contém o segundo operando. Já no caso de instruções de desvio o imediato é utilizado é para calcular o endereço de destino para caso o desvio seja tomado. Por fim para as instruções de movimentação de dados existem duas possibilidades, a primeira é para o caso das instruções sw e lw em que o imediato e o campo rs são utilizados para calcular o endereço de acesso a memoria e o rt contém o endereço de um registrador que contém um valor a ser armazenado na memoria ou receberá um valor vindo da memoria, já no caso da instrução lui o rs contém o endereço do registrador que recebera o valor imediato nos seus 16 bits superiores.

As instruções do formato J são jump e jal que são utilizadas para saltos e o campo endereço contém o destino do salto.

Por fim, o formato Instruções de E/S compreende as instruções utilizadas para efetuar operações de entrada e saída de dados do processador. Para instrução output o campo rs especifica o registrador que contém o valor que deverá ser apresentado nos displays de sete segmentos. Já no caso da instrução input o campo rs indica o registrador que irá receber o valor lido do ambiente externo, nesse caso também é necessária a especificação do campo funct para indicar se a leitura será de apenas uma chave ou push-button(funct=0-22), ou das primeiras 8 chaves(funct=22) ou das 16 chaves(funct

= 23) do kit FPGA.

Tabela 3 – Conjunto de Instruções

OpCode	Funct	Instrução	Função	Expressão	
000000	000001	add	Adição	R[rd] = R[rs] + R[rt]	
000000	000010	sub	Subtração	R[rd] = R[rs] - R[rt]	
000000	000011	mult	Multiplicação $R[rd] = R[rs] * R[rt]$		
000000	000100	div	Divisão $R[rd] = R[rs] / R[rt]$		
000000	000101	and	AND bit a bit	R[rd] = R[rs] & R[rt]	
000000	000110	or	OR bit a bit	$R[rd] = R[rs] \mid R[rt]$	
000000	000111	nor	NOR bit a bit	R[rd] = (R[rs] R[rt])	
000000	001000	slt	Verifica se um operando é menor	R[rd] = (R[rs] < R[rt]) ? 1 : 0	
000000	001001	sll	Deslocamento de bits para es-	R[rd] = R[rs] «shamt	
			querda		
000000	001010	srl	Deslocamento de bits para direita	R[rd] = R[rs] »shamt	
000000	001011	mod	Resto da Divisão	R[rd] = R[rs] % R[rt]	
000000	001100	jr	Salto para R[31]	PC = R[31]	
000000	001101	sgt	Verifica se um operando é maior	R[rd] = (R[rs] > R[rt]) ? 1 : 0	
000000	001110	slet	Verifica se um operando é me-	R[rd] = (R[rs] < = R[rt]) ? 1 : 0	
			nor/igual		
000000	001111	sget	Verifica se um operando é mai-	R[rd] = (R[rs] > = R[rt]) ? 1 : 0	
			or/igual		
000000	010000	set	Verifica se um operando é igual	R[rd] = (R[rs] = = R[rt]) ? 1 : 0	
000000	010001	sdt	Verifica se um operando é dife-	R[rd] = (R[rs]! = R[rt]) ? 1 : 0	
			rente		
000001	-	addi	Adição com um imediato	R[rt] = R[rs] + ImSinExt	
000010	-	multi	Multiplicação com imediato	R[rt] = R[rs] * ImSinExt	
000011	-	divi	Divisão com imediato $R[rt] = R[rs] / ImSinExt$		
000100	-	andi	AND bit a bit com imediato	R[rt] = R[rs] & ImSinExt	
000101	-	bltz	Desvio se menor que zero $if(R[rs]<0) PC = novoPC$		
000110	-	bgtz	Desvio se maior que zero $if(R[rs]>0) PC = novoPC$		
000111	-	beqz	Desvio se igual a zero $if(R[rs]==0) PC = novoPC$		
001000	-	beq	Desvio se igual $if(R[rt]==R[rs]) PC = novoPC$		
001001	-	bne	Desvio se diferente $if(R[rt]!=R[rs]) PC = novoPC$		
001010	-	lw	Carrega da memória $R[rt] = M[R[rs] + ImSinExt]$		
001011	-	sw	Armazena na memoria $M[R[rs]+ImSinExt] = R[rt]$		
001100	-	ori	OR bit a bit com imediato $R[rt] = R[rs] I ImSinExt$		
001101	-	slti	Verifica se um operando é menor $R[rt] = (R[rs] < ImSinExt])$? 1:		
001110	-	modi	Resto da divisão por imediato	R[rt] = R[rs] % ImSinExt	
010101	-	lui	Carrega imediato nos 16 bits su-	$R[rs] = \{Imediato, 16'b0\}$	
			periores do Reg.		
010110	-	sgti	Verifica se um operando é maior	R[rt] = (R[rs] > ImSinExt]) ? 1 : 0	
010111	-	sleti	Verifica se um operando é me-	R[rt] = (R[rs] < = ImSinExt]) ? 1 : 0	
			nor/igual		
011000	-	sgeti	Verifica se um operando é mai-	R[rt] = (R[rs] > = ImSinExt]) ? 1 : 0	
			or/igual		
011001	-	seti	Verifica se um operando é igual	R[rt] = (R[rs] = ImSinExt]) ? 1 : 0	
011010	-	sdti	Verifica se um operando é dife-	R[rt] = (R[rs]!=ImSinExt]) ? 1 : 0	
			rente		
001111	-	jump	Salto incondicional	PC = novoPc	
010000	-	jal	Realiza salto e salva endereço $R[31] = PC+1; PC = novoPC$		
010001	-	nop	Ciclo vazio -		
010010	-	halt	Para o processador -		
010011	0-21	input	Entrada de Dados	R[rs] = Módulo de E/S[funct]	
010011	10110	input	Entrada de Dados	$R[rs] = M\acute{o}dulo de E/S[funct]$	
010011	10111	input	Entrada de Dados	R[rs] = Módulo de E/S[funct]	
010100	-	output	Saída de Dados	Módulo de $ES = R[rs]$	

2.5 Organização da Memória

A arquitetura desenvolvida tem como base a arquitetura Harvard, desta forma são implementados dois blocos distintos de memória: a memória de instruções e a memória de dados.

Na memória de instruções são armazenadas as instruções do programa em execução e esta é endereçada pela registrador de propósito específico PC que define qual a instrução que deverá ser decodificada e executada.

Já a memoria de dados armazena informações de 32 bits em cada posição e é acessada por meio das instruções *Load Word* e *Store Word* e o seu endereçamento e feito através da soma de um endereço contido em um registrador base especificado com um valor de deslocamento.

3 Compilador: Fase de Análise

Neste capítulo será apresentada a implementação dos módulos da fase de análise do compilador. Inicialmente serão apresentados diagramas SysML utilizados na modelagem e em seguida a implmentação do módulos de análise léxica, sintática e semântica.

3.1 Modelagem

Para realizar o modelagem do projeto foram empregados os digramas SysML de blocos e atividades. A Figura 7 apresenta o diagrama de blocos da Fase de Análise, nele são especificados os componentes de cada uma das etapas. Para a análise léxica seu componente principal são os tokens que podem ser agrupados em quatro diferentes tipos, os símbolos especiais, os identificadores, as palavras reservadas e os números. Para análise sintática seus componentes são a gramatica C- em BNF e a arvore de análise sintática composta por nós divididos em dois tipos principais cada um com seus subtipos já apresentados na seção 3.3. A análise semântica possui como componentes a tabela de símbolos e também árvore sintática, já que esta será utilizada para realizar a construção da tabela de símbolos.




Figura 7 – Diagrama de Blocos - Fase Análise

Na Figura 9 é apresentado o diagrama de atividades da fase de análise sintática. Neste diagrama é apresentado o passo a passo da analise, que tem início com a abertura do arquivo que contém o código em C-, em seguida analisador léxico lê um token do arquivo e verifica se é um token válido, caso seja ele é enviado ao analisador sintático, caso contrário um aviso de erro e também sintático é emitido e a analise é interrompida. O analisador sintático irá verificar se o token recebido é de fim de arquivo, neste caso a arvore sintática é enviada ao analisador semântico e também impressa, caso contrário sera verificado se ele pode satisfazer alguma das regras gramaticais, ou seja, se é um token esperado. Nesse caso existem duas opções, caso não seja um token esperado é emitido um aviso de erro sintático e a analise é encerrada, caso contrário ele será inserido na pilha e então será verificado se há o casamento dos tokens com alguma regra da gramática. Em caso afirmativo os tokens são retirados da pilha e um nó é inserido na árvore e um

novo token é solicitado ao analisador léxico. Da mesma forma se não houver casamento com alguma das regras gramaticais também será solicitado o próximo token. Por fim, ao concluir a analise sintática tem início a análise semântica com percurso da árvore sintática. Nesta etapa conforme o percurso na árvore é realizado são verificados os erros semânticos, para esta parte do fluxo foi criado o diagrama apresentado na Figura 8 para apresentar de maneira mais direta a busca pelos erros já apresentados na seção 3.4. Caso seja encontrado algum dos erros um aviso de erro é emitido e a analise prossegue. Ao final do percurso da árvore é verificado se há a declaração da função main e então a tabela de símbolos é impressa.

Verifica o tipo
Voidint

Verifica se a
Variável/Vetor já fol
declarado

Verifica Chamada
de Função Nao
Declarada

Verifica atribuição
de tipo inválido

Figura 8 – Diagrama de Atividades - Erros Semânticos




Figura 9 – Diagrama de Atividades - Fase Análise

3.2 Análise Léxica

A Análise Léxica é a fase na qual o compilador estará fazendo a leitura dos caracteres do código fonte do programa e irá separá-los em tokens. Esses tokens representam diferentes informações contidas dentro do código, podendo ser uma palavra-chave da linguagem como por exemplo while ou if, podem ser identificadores de variáveis ou funções que são constituídos por letras e números e são definidos pelo usuário, e também podem ser símbolos especiais como <, >, ;, =, ! entre outros.

O processo de analise léxica em um compilador é efetuado através da implementação de autômatos finitos a partir de expressões regulares que são empregados no reconhecimento dos tokens dada um sequência de caracteres de entrada. A implementação do módulo de análise léxica pode ser efetuada de maneira mais simples através da utilização de um gerador de sistemas de varredura Lex, como por exemplo o Flex que recebe como entrada um arquivo contendo as expressões regulares e tem como saída um arquivo em C com código do procedimento yylex que é responsável por retornar os tokens do codigo de entrada conforme ele é lido. A implementação desse procedimento é baseada em autômatos finitos determinísticos correspondentes as expressões regulares recebidas como entrada(1).

Para a implementação do módulo de análise léxica foi utilizada a ferramenta Flex abordada anteriormente, na qual as expressões regulares da linguagem C- especificadas no livro (1) apresentadas a seguir foram fornecidas como entrada para o gerador.

- Palavras-chaves: else if return void while
- Simbolos Especiais: + * / < = > >= == != = ; , () [] /* */
- Marcadores ID e NUM definidos pelas expressões regulares:
 - ID = letra letra*
 - NUM = digito digito*
 - $\text{ letra} = \mathbf{a}|..|\mathbf{z}|\mathbf{A}|..|\mathbf{Z}|$
 - digito = 0|..|9

A especificação das expressões regulares no Flex é apresentada na Figura 10, podemos observar que para cada expressão especificada um *token* é retornado quando há casamento com uma cadeia de caracteres. Os *tokens* reconhecidos são recebidos pelo analisador sintático que dará continuidade à análise.

Figura 10 – Sinais de Controle

```
DIGITO [0-9]
LETRA [a-zA-Z]
ESPACO [ \r\t]+
96%
"void"
          return VOID;
"int"
          return INT;
"while"
          return WHILE;
"if"
          return IF;
"else"
          return ELSE;
"return" return RETURN;
"\n" {++lineno;}
     return SOMA:
     return SUB;
     return MUL:
      return DIV;
      return ATRIB;
      return IGL;
      return DIF;
      return MAIGL;
     return MEIGL;
     return MAI;
     return MEN;
     return VIRG;
     return PV;
     return APR:
      return FPR;
      return ACOL;
      return FCOL;
      return ACH;
      return FCH;
                while ( (c = input()) != '*' && c != EOF )
                   if(c=='\n')
                     lineno = lineno +1;
                 if ( c == '*' )
                     while ( (c = input()) == '*' );
if ( c == '/' ) break;
                 if ( c == EOF )
                     break;
{LETRA}+
           return ID;
{DIGITO}+ return NUM;
{ESPACO} {};
<<E0F>>
          return 0;
({LETRA}|{DIGITO})+ {return ERRO;}
```

Na especificação do arquivo de entrada para o Flex também é definida a função getToken, apresentada na Figura 11 na qual será feita a abertura do arquivo que contém o código fonte que será compilado, em seguida é feita a aquisição do token através da chamada da função yylex e o armazenamento da cadeia de caracteres que casou com a expressão regular, é verificado então se é um token de ERRO, caso seja o erro é informado ao usuário, e por fim o token lido é retornado.

Figura 11 – Função GetToken do Analisador Léxico

```
TokenType getToken(void)
{
   static int primeiraExecucao = 1;
   TokenType tokenAtual;
   if(primeiraExecucao)
   {
     primeiraExecucao = 0;
     lineno++;
     yyin = source;
   }
   tokenAtual = yylex();
   strncpy(tokenString, yytext, MAXTOKENLEN);
   if(tokenAtual == ERRO)
   {
        printf("ERRO LÉXICO: %s Linha: %d \n",yytext,(lineno));
    }
   return tokenAtual;
}
```

3.3 Análise Sintática

A fase de Análise Sintática de um compilador é voltada para a verificação da estrutura do programa. Isto feito através da aquisição dos tokens e a verificação se a combinação deles atende a um conjunto de regras gramaticais definidas por uma Gramática Livre de Contexto. As regras definidas pelas gramáticas livres de contexto são em geral recursivas o que faz com que o processo de análise também seja recursivo. Ao longo desse processo conforme os tokens são recebidos as regras gramaticais são verificadas e conforme essas forem atendidas o produto final da analise sintática é construído, a Árvore de Análise Sintática. Os tokens recebidos são inseridos em uma pilha e conforme ocorra o casamento de um conjunto de tokens presentes nesta pilha são inseridos os nós na arvore sintática. Nesta estrutura de arvore os nós são organizados conforme a estrutura hierárquica presente no código recebido como entrada(1).

Para o desenvolvimento do analisador sintático neste projeto foi utilizado o gerador de parser YACC-Bison. Para isto foi necessária a especificação dá gramatica da linguagem C-como entrada para o gerador. A Figura 12 apresenta a Gramática da linguagem C-utilizada. Com a gramatica especificada o YACC-Bison irá gerar o código para a função yyparse que será utilizada para iniciar o processo de análise sintática. Para fazer a aquisição dos tokens o parser utilizará a função yylex que invocará a função getToken definida no módulo de análise léxica.

Figura 12 – Gramática da Linguagem C-

```
    programa → declaração-lista
    declaração-lista → declaração-lista declaração \ declaração

    declaração → var-declaração | fun-declaração
    var-declaração → tipo-especificador ID; | tipo-especificador ID [ NUM ];

    tipo-especificador → int | void
    fun-declaração → tipo-especificador ID ( params ) composto-decl

                         params → param-lista | void
7. param → param-iista | voia
8. param-lista → param-lista , param | param
9. param → tipo-especificador ID | tipo-especificador ID | []
10. composto-decl → { local-declarações statement-lista }
11. local-declarações → local-declarações var-declaração | vazio
12. statement-lista → statement-lista statement | vazio
13. statement → expressão-decl | composto-decl | seleção-decl | tetorno-decl | vatorno-decl | 
| iteração-decl | retorno-tocl | statement | statemen

    17. retorno-decl → return ; | return expressão ;
    18. expressão → var = expressão | simples-expressão

     19. var \rightarrow ID \mid ID \mid expressão \mid
   20. simples-expressão → soma-expressão relacional soma-expressão
                                                                                                                                                                            | soma-expressão
   21. relacional \rightarrow \langle = | \langle | \rangle | \rangle = | = | ! =
   22. soma-expressão → soma-expressão soma termo | termo
 23. soma \rightarrow + \mid -
24. termo \rightarrow termo \ mult \ fator \mid fator
   25. mult \rightarrow * | /
   26. fator → ( expressão ) | var | ativação | NUM

28. args → arg-lista | vazio
29. arg-lista → arg-lista , expressão | expressão
```

Fonte: (1)

Os nós da árvore sintática possuem diferentes tipos que são utilizados para identificar diferentes trechos do código compilado, sendo eles:

- IfK: Referente a declaração da estrutura condicional if.
- WhileK: Referente a declaração do laço de repetição while.
- AssignK: Referente a operação de atribuição.
- ReturnK: Referente ao retorno de valores em uma função.
- CallK: Referente a chamada de função dentro do código.
- Vark: Referente a declaração de variáveis dentro do código.
- VetK: Referente a declaração de vetor dentro do código.
- FuncaoK: Referente a declaração de função.
- OpK: Referente a execução de operações logicas/aritiméticas.
- ConstK: Referente ao uso de constantes no código.

- IdK: Referentes aos identificadores.
- VarIdK: Referente ao uso de uma variável já declarada.
- VetIdK: Referente ao uso de um vetor já declarado.
- TypeK: Referente a especificação de tipo em declarações de funções ou variáveis.

Como produto desta etapa da análise teremos a arvore de análise sintática que será utilizada nos passos seguintes da compilação. Como exemplo a Figura 13 apresenta a árvore sintática gerada para o código 3.1.

```
int gcd(int u, int v)
2
            if (v==0) return u;
3
            else return gcd(v, u-u/v*v);
4
   }
5
   void main(void)
7
            int x; int y;
8
            x = input();
9
            y = input();
            output(gcd(x,y));
10
11
```

Listing 3.1 – Código GCD

Figura 13 – Árvore de Análise Sintática GCD

```
Tipo: int
  .
Funcão - int - gcd - Linha: 1 Escopo: global
    Tipo: int
     Var u Linha: 1 Escopo: gcd
    Tipo: int
      Var v Linha: 1 Escopo: gcd
        VarID: v Line: 3 Escopo: gcd
        Const: 0
      Return
        VarID: u Line: 3 Escopo: gcd
      Return
        Call: gcd Linha: 4
          VarID: v Line: 4 Escopo: gcd
            VarID: u Line: 4 Escopo: gcd
                VarID: u Line: 4 Escopo: gcd
                VarID: v Line: 4 Escopo: gcd
              VarID: v Line: 4 Escopo: gcd
Tipo: void
  Funcão - void - main - Linha: 6 Escopo: global
    Tipo: int
      Var x Linha: 8 Escopo: main
    Tipo: int
      Var y Linha: 8 Escopo: main
    Assign
      VarID: x Line: 9 Escopo: main
      Call: input Linha: 9
    Assign
      VarID: y Line: 10 Escopo: main
      Call: input Linha: 10
    Call: output Linha: 11
      Call: gcd Linha: 11
        VarID: x Line: 11 Escopo: main
        VarID: y Line: 11 Escopo: main
```

3.4 Analise Semântica

A Análise Semântica compreende a última etapa da fase de análise do compilador. Nesta etapa , a partir da árvore de analise sintática construída na etapa anterior é realizada a construção da tabela de símbolos. A tabela de simbolos irá conter informações a respeito de funções e variáveis declaradas no código, geralmente são armazenados identificadores, tipos, número da linha em que aparece no código e para o caso de variáveis o escopo. Nesta ponto da análise são verificados também erros através da coleta de informações que fogem às regras gramaticais e expressões regulares, como por exemplo a verificação de tipos em operações de atribuição, unicidade na declaração de funções e variáveis entre outros.

Neste projeto a análise semântica é realizada através do percurso da arvore de análise sintática. Durante esse percurso as informações são inseridas na tabela de

símbolos conforme o tipo do nó encontrado e são verificadas a ocorrência dos seguintes erros semânticos:

- 1 Variável não declarada.
- 2 Atribuição inválida.
- 3 Declaração inválida de variável.
- 4 Redeclaração de variável.
- 5 Chamada de função não declarada.
- 6 Ausência de declaração da função main.
- 7 Declaração de variável com o mesmo nome de função anteriormente declarada.

Para a verificação do erro 1 é verificado se o identificador da variável que está sendo utilizada já foi inserido na tabela de símbolos, caso não tenha sido inserido um aviso de erro é emitido. Para a verificação do erro 2 são analisados os nós de operação de atribuição da árvore observando se os filhos desse nó possuem o mesmo tipo, caso não possuam um aviso de erro é emitido, esse erro ocorre quando temos a atribuição de uma chamada de uma função do tipo *void* a uma variável. Para o erro 3 é verificado a o tipo atribuído a variável está correto, neste caso apenas é permitida a declaração de variáveis do tipo inteiro. Para o erro 4, ao detectar uma declaração de variável é feita verificação se um identificador com o mesmo nome já foi inserido na tabela de símbolos, em caso afirmativo é emitido um aviso de erro, este procedimento também trata o erro 7. No caso do erro 5 quando um nó referente à uma chamada de função é encontrado na árvore é verificado se o identificador da função que está sendo chamada já foi inserido na tabela de símbolos, caso não tenha sido um aviso de erro será emitido. Por fim, para a verificação do erro 7 basta que seja verificado se o identificador *main* foi inserido na tabela de símbolos, em caso negativo um aviso de erro é emitido.

A Figura 14 apresenta como exemplo a tabela de símbolos gerada para o código GCD apresentado no bloco de código 3.2, nela é possível observar todos os identificadores de funções e varáveis presentes no código bem como seu tipo e o número da linha em que aparecem no código.

```
0 int gcd(int u, int v)
1 {
2     if (v==0) return u;
```

```
3
            else return gcd(v, u-u/v*v);
4
   }
5
   void main(void)
6 {
7
           int x; int y;
8
           x = input();
           y = input();
9
10
           output(gcd(x,y));
11
```

Listing 3.2 – Código GCD

Figura 14 – Tabela de Símbolos GCD

Nome	Var/func Tip	o Escopo	Número de linhas
main u y gcd v x	funcao voi variável int variável int funcao int variável int variável int	gcd main global gcd	6, 1, 3, 4, 4, 8, 10, 11, 1, 4, 11, 1, 3, 4, 4, 4, 8, 9, 11,

4 Compilador: Fase de Síntese

A Fase de Síntese é a etapa da compilação em que será feita a tradução do código em C- para o código executável da máquina alvo. Neste capítulo será inicialmente apresentada a modelagem do módulos de síntese empregando os diagramas de blocos e atividades SysML, em seguida a geração do código intermediário, a geração do assembly, do código binário executável e por fim será apresentado o gerenciamento de memória no processo de tradução.

4.1 Modelagem

Nesta seção serão apresentados os diagramas SysML criados para a modelagem dos módulos de síntese do compilador. A Figura 15 apresenta o diagrama de blocos onde são mostrados os componentes do gerador de código intermediário que são a árvore de analise sintática e as quádruplas definidas. O passo-a-passo da geração do código intermediário é apresentado na Figura 16 por meio de um diagrama de atividades, que tem início com a chamada da função geraIntermediario que recebe como parâmetro a árvore sintática construída durante a fase de análise, em seguida o vetor regUso é inicializado e então o percurso da árvore se inicia até que todos os nós sejam visitados e as quádruplas geradas possam ser impressas no arquivo.




Figura 15 – Diagrama de Blocos - Gerador de Código Intermediário




Figura 16 – Diagrama de Atividades - Gerador de Código Intermediário

Para o gerador de código assembly, a Figura 17 apresenta o diagrama de blocos com a composição do gerador, onde podem ser encontrado o código intermediário anteriormente gerado, as listas de labels, de escopo, de variáveis, o conjunto de registradores, a lista de instruções e as funções que auxiliam a geração do assembly. O diagrama de atividades deste módulo teve que ser divido em três figuras devido a grande quantidade de açoes que ele representa. As Figuras 18, 19, 20 apresentam o diagrama de atividades da geração de código assembly. Como pode-se observar no diagrama, esta etapa tem início com a abertura do arquivo que contém o código intermediário, em seguida a inserção de uma instrução *jump* e tem início então a leitura das quádruplas e conforme sua operação são

executadas diferentes ações no processo de tradução.




Figura 17 – Diagrama de Blocos - Gerador de Código Assembly




Figura 18 – Diagrama de Atividades - Parte 1 - Gerador de Código Assembly




Figura 19 – Diagrama de Atividades - Parte 2 - Gerador de Código Assembly




Figura 20 – Diagrama de Atividades - Parte 3 - Gerador de Código Assembly

Por fim, as Figuras 21 e 22 apresentam os diagramas de blocos e atividades respectivamente para do gerador de código binário. Como pode-se observar no diagrama de blocos o gerador de binário possui poucos componentes sendo eles o código assembly de entrada e as funções que realizam a tradução, sendo a função geraBinario a função principal, a função DecimalBinario utilizada para converter valores decimais para sua representação em binário, a função pegaInstrucaoAssembly utilizada para ler uma instrução do arquivo e a função converteInstrucao a responsável por converter a instrução lida para a sua representação em binário. No diagrama de atividades temos o fluxo do processo de geração do binário que tem ínicio com a chamada da função geraBinario, em seguida é feita abertura do arquivo que contém o código assembly e para cada instrução lida é feita a tradução até que seja atingido o fim do arquivo e não existam mais instruções para serem lidas.

Gerador de Código Binario parts Código Assembly (unique) funções (unique) Código Assembly funções geraBinario (unique) DecimalBinario (unique) pegalnstrucaoAssembly Instrução parts Campo 2 (unique) <<blook> geraBinario op (unique)) ecimalBinar Campo 1 (unique) Campo 3 (unique egaInstrucaoAssembly onverteinstruc a Campo 2 op Campo 3 Campo 1

Figura 21 – Diagrama de Blocos - Gerador de Código Binário




Figura 22 – Diagrama de Atividades - Gerador de Código Binário

4.2 Geração do código intermediário

A geração do código intermediário é a etapa inicial da Fase de Síntese na qual ocorre a linearização da árvore de análise sintática através do seu percurso. Nesta etapa temos como produto o uma forma de representação intermediaria que se assemelha ao código-alvo. O código intermediário pode representar de maneira abstrata o código de entrada ou então incorporar características mais específicas da arquitetura alvo, como é o caso deste projeto em que características como operações LOAD-STORE e o uso e a quantidade de registradores da arquitetura alvo são levados em consideração.

Uma forma bastante usual de se representar o código intermediário é através do código de três endereços em que uma operação é efetuada sobre um conjunto de três operandos. Para a representação e armazenamento desse código são utilizadas estruturas chamadas quadruplas. Essas estruturas são compostas por quatro campos em que o primeiro armazena a operação e os outros três os operandos que serão utilizados. Nesta forma também são aceitas quadruplas que contenham menos de três operandos.

Neste projeto, para o armazenamento das quádruplas e geração do código intermediário foram definidos alguns tipos e estruturas conforme é apresentado na Figura 23. O primeiro tipo chamado Operacao é um enumerável utilizado para representar as quádruplas definidas. O tipo enumerável TipoEnd define o tipo do endereço presente na quádrupla, podendo ser vazio, constante ou uma string. A estrutura Endereco armazena o conteúdo(numérico ou texto) e o tipo de um endereço. A estrutura QuadListNo consiste em uma quádrupla que será armazenada em uma lista encadeada e contém três variáveis do tipo Endereco e uma do tipo Operacao utilizadas para armazenar os operandos e a operação respectivamente.

Figura 23 – Estruturas e tipos utilizados na geração do código intermediário

```
typedef enum {add,sub,mult,divisao,ifFalso, call, move,label_op,
storeVet,jump,slt,sgt,slet,sget,set,sdt, funInicio, funFim,
loadVar,loadVet, storeVar, allocaMemVar, allocaMemVet, param,
empilha, desempilha } Operacao;
typedef enum {Vazio,Const,String} TipoEnd;
typedef struct{
    TipoEnd tipo;
    union{
        int val;
        char *nome;
    }conteudo;
}Endereco;
typedef struct QuadListaNo{
    Operacao op;
    Endereco end1, end2, end3;
    struct QuadListaNo *prox;
}QuadLista;
```

Fonte: Autoria Própria

As quádruplas definidas para a geração do código intermediário e a funcionalidade de cada uma é apresentada na Tabela 4.

Quádrupla	Função		
add	Operação de adição		
sub	Operação de subtração		
mult	Operação de multiplicação		
divisao	Operação de divisão		
ifFalso	Verifica se um valor armazenado no registrador temporário é falso,		
	em caso afirmativo um salto deverá ser realizado para a label espe-		
	cificada		
call	Representa a chamada de uma função. Nesta quádrupla são espec		
	ficados o nome da função chamada e a quantidade de parâmetros		
	necessários		
move	Utilizada para mover um valor para um registrador, podendo ser		
	um valor armazenado em outro registrador ou um imediato		
label_op	Especifica uma label dentro do código		
storeVet	Atribuição de um valor para uma dada posição de um vetor		
jump			
slt	Verifica se o primeiro operando é menor que o segundo		
sgt	Verifica se o primeiro operando é maior que o segundo		
slet	Verifica se o primeiro operando é menor/igual ao segundo		
sget	Verifica se o primeiro operando é maior/igual ao segundo		
set	Verifica se os operandos são iguais		
sdt	Verifica se os operandos são diferentes		
funInicio	Indica o início de uma função		
funFim	Indica o fim de uma função		
loadVar			
	trador		
loadVet	Carregamento do valor de um vetor da memoria para um registrador		
storeVar	Atribuição de um valor para uma variável		
allocaMemVar	Representa a declaração de uma variável		
allocaMemVet	Representa a declaração de um vetor		
param	Representa um parâmetro de uma função		
empilha			
	chamada de função		
desempilha	Especifica um registrador que deve ser desempilhado após uma		
	chamada de função		

 $Tabela\ 4-Quadruplas\ definidas$

A geração do código intermediário tem início com o percurso da árvore sintática através da chamada da função cGen, apresentada na Figura 24, que recebe como parâmetro

o nó raiz da árvore e verifica o tipo deste nó, se é do tipo StmtK ou do tipo ExpK chamando a função apropriada para cada um dos tipos e em seguida a função cGen é chamada passando como parâmetro o nó irmão do nó raiz para realizar o percurso. Nas funções genStmt e genExp é verificado qual o subtipo do nó e é feita a inserção das quádruplas apropriadas na lista encadeada.

Determinadas quadruplas necessitam de temporários para armazenar o resultado da operação, para isso são utilizados 26 registradores da arquitetura-alvo. O gerenciamento do uso de desses registradores é realizado por meio de um vetor de 26 posições que indica se um registrar está ou não em uso. Quando um registrador temporário é solicitado é verificado qual registrador está disponível para ser utilizado com base no vetor de status. Este mesmo vetor também é utilizado para definir quais registradores devem ser empilhados antes de uma chamada de função e desempilhados após o retorno.

Figura 24 – Função cGen para percurso da árvore sintática.

Fonte: Autoria Própria

A Figura 25 apresenta o código intermediário gerado para o código apresentado em 3.2. No código gerado podem ser observadas as quadruplas geradas conforme a árvore sintática apresentada Figura 13. Para essa árvore temos como raiz um nó do tipo TypeK em seguida temos o início da declaração da função GCD que por esse motivo no código intermediário temos primeiro a geração do código para esta função iniciando com a quádrupla funInicio seguida pelas quadruplas referentes à alocação das variáveis tidas como argumentos e assim por diante conforme a árvore de entrada. Em seguida às quadruplas geradas para a função GCD temos a geração do código para a função main, isto se deve ao fato de que o nó que inicia a declaração da função ser um nó irmão do nó raiz da árvore.

Figura 25 – Código intermediário gerado para o programa GCD.

```
funInicio,gcd,
allocaMemVar,gcd,u,_
allocaMemVar,gcd,v,___
loadVar,gcd,v,t0
set.t0.0.t1
ifFalso,t1,10,
loadVar,gcd,u,t0
move,t0,$rf,___
jump,11,_
label_op,10,_
loadVar,gcd,v,t0
param,t0,_
loadVar,gcd,u,t1
loadVar,gcd,u,t2
loadVar,gcd,v,t3
divisao,t2,t3,t4
loadVar,gcd,v,t2
mult, t4, t2, t3
sub,t1,t3,t2
param,t2,_
empilha,0,_
empilha,2,
call, gcd, 2,
desempilha,2,
desempilha,0,
move, $rf, $rf,_
label_op,11,___,
funFim,gcd,_
funInicio, main,
allocaMemVar,main,x,___
allocaMemVar,main,y,___
call,input,0,_
storeVar,$rf,x,main
call,input,0,_
storeVar,$rf,y,main
loadVar,main,x,t0
param,t0,_
loadVar,main,y,t1
param,t1,___,_
empilha,0,___,_
empilha,1,___,_
call,gcd,2,
desempilha,1,
desempilha,0,_
param,$rf,_
call,output,1,___
funFim,main,___,_
```

4.3 Geração Código Assembly

A Geração do Código Assembly consiste na tradução do código intermediário para o código assembly da arquitetura alvo. Durante essa etapa da fase de síntese também é necessária fazer o gerenciamento das variáveis alocadas em memória, ajustar os endereços dos saltos e desvios dentro do programa e também gerenciar a forma como são realizadas as chamadas de função. Para este projeto a tradução do código intermediário para o assembly se dá, de uma maneira geral, através da tradução de cada uma das quadruplas, em que para cada uma são geradas as instruções necessárias.

O processo de tradução tem início com a abertura do arquivo que contém o código intermediário, em seguida para cada linha deste arquivo é verificado qual o tipo da quádrupla e são inseridas então as instruções em assembly na lista encadeada de instruções conforme a operação especificada pela quádrupla. Os nós da lista encadeada utilizada para armazenar o código assembly são definidos conforme a Figura 26, o campo inst é do tipo enumerável instruções(Figura 27) e armazena o identificador da instrução, os campos rs, rt, rd do tipo registradores(Figura 27) armazenam o enumerável que identifica os registradores utilizados, a string imediato é utilizada pelas instruções que operam com valores imediatos, a string endereço é utilizada em instruções de salto para armazenar o endereço de destino e o campo tipo idetifica o tipo de instrução(1 - Formato R, 2 - Formato I, 3 - Formato J e 4 - Entrada e Saída)

Figura 26 – Definição do nó da lista de instruções.

```
class nodeInstrucao
{
   public:
    instrucoes inst;
   registradores rs;
   registradores rt;
   registradores rd;
   string imediato;
   string endereco;
   int tipo;
   nodeInstrucao *prox;
};
```

Fonte: Autoria Própria

Figura 27 – Tipos enumeráveis para registradores e instruções.

```
enum instrucoes:int {ADD, SUB, MULT, DIV, AND, OR, NOR,

SLT, SGT, SLET, SGET, SET, SDT, SGTI,

SLETI, SGETI, SETI, SDTI, SLL, SRL,

MOD, JR, ADDI, MULTI, DIVI, ANDI, BLTZ,

BGTZ, BEQZ, BEQ, BNE, LW, SW, ORI, SLTI,

MODI, JUMP, JAL, NOP, HALT, INPUT, OUTPUT, LUI};

enum registradores:int {$zero, $t0, $t1, $t2, $t3, $t4,

$t5, $t6, $t7, $t8, $t9, $t10, $t11,

$t12, $t13, $t14, $t15, $t16, $t17,

$t18, $t19, $t20, $t21, $t22, $t23,

$t24, $t25, $aux, $rf, $fp, $sp,$ra};
```

Fonte: Autoria Própria

Para a geração do código assembly são utilizados os 32 registradores disponíveis na arquitetura alvo. O conjunto de registradores é composto pelos registradores *\$zero* que contém o valor zero armazenado que será utilizado em determinadas instruções, os

registradores \$t0 a \$t25 são os registradores temporários, o registrador auxiliar \$aux, \$rf utilizado para armazenar o retorno de funções, \$fp utilizado para identificar o início do frame da função em execução, \$sp que aponta para o topo da pilha e \$ra que armazena o endereço da próxima instrução a ser executada após uma chamada de função.

Durante o processo de tradução, conforme as quadruplas allocaMemVar e alloca-Mem Vet são encontradas é necessário fazer o gerenciamento dos endereços das variáveis alocadas em memória. Para isso será utilizada uma lista encadeada para armazenar os escopos do código e dentro de cada nó da lista de escopo estará contido o nome e a posição atual na memória que indica em qual endereço a próxima variável encontrada nesse escopo deve ser alocada e uma lista encadeada de variáveis que irá armazenar o nome, tipo(0 -Variável e 1 - Vetor), localização dentro da memória e o tamanho para o caso dos vetores. A definição das classes para criação dos nós das listas é apresentada na Figura 28. Quando uma quádrupla do tipo allocaMemVar é encontrada no código será feita inserção na lista de escopos, que é percorrida em busca do escopo da variável indicado na quádrupla, caso ele não seja encontrado um novo nó será adicionado à lista. Com o escopo encontrado será então adicionada a variável à sua lista encadeada de variáveis setando sua posição dentro da memória como sendo a posição atual de memória do escopo. Para o caso de uma quádrupla allocaMem Vet temos o mesmo processo, contudo após a atribuição da posição de memória ao vetor será necessário incrementar a posição atual de memória do escopo com o tamanho do vetor mais um, devido a forma como o vetor é alocado em memória, este tópico será abordado com mais profundidade na seção 4.5.

Para gerenciar as *labels* de destino utilizadas pelas quádruplas de salto e desvio é utilizada um lista encadeada que armazenará o nome das *labels* especificadas pela quadrupla *label_op* e o número da linha dentro do código assembly ao qual ela se refere de acordo com a contagem atual de instruções inseridas. Durante o processo de impressão do código assembly para o arquivo as *labels* indicadas nas instruções serão substituídas pelo número da linha ou quantidade de linhas a serem desviadas conforme especificada na lista de labels.

Figura 28 – Definição dos nós da listas de escopos e variáveis.

```
class nodeEscopo
{
   public:
    int posAtualMem;
   string nome;
   nodeVariavel *var;
   nodeEscopo *prox;
};

class nodeVariavel
{
   public:
    int memLoc;
    string nome;
   int tipo;
   int tamanho;
   nodeVariavel *prox;
};
```

Para fazer o gerenciamento dos parâmetros passados durante a chamada de uma função foi criada uma pilha na qual sempre que uma quádrupla param é encontrada o parâmetro especificado por ela é inserido na pilha. Desta forma quando temos uma chamada de função esses parâmetros são desempilhados de modo que possam ser inseridos nas posições de memória dentro do frame da função que está sendo chamada para que durante sua execução ela possa acessa-los de maneira correta. Para isso os valores imediatos e registradores presentes na pilha de parâmetros são armazenados dentro do frame da função por meio da instrução Store Word.

A Figura 29 apresenta o código assembly gerado para o código intermediário apresentado na Figura 25. Pode-se observar que a primeira instrução inserida é um *jump* para linha 38, isso feito para que a execução do código tenha início com a função *main*.

Figura 29 – Código Assembly GCD.

0-jump 38 Função GCD: Função Main: 38-addi r30 r30 1 1-sw r29 r31 1 39-addi r30 r30 1 2-addi r30 r30 1 40-input r28 3-addi r30 r30 1 41-sw r29 r28 0 4-addi r30 r30 1 42-input r28 5-lw r29 r1 3 43-sw r29 r28 1 44-lw r29 r1 0 6-seti r1 r2 0 7-beqz r2 r0 3 45-lw r29 r2 1 8-1w r29 r1 2 46-sw r30 r1 0 9-addi r1 r28 0 47-addi r30 r30 1 10-jump 36 11-lw r29 r1 3 48-sw r30 r2 0 49-addi r30 r30 1 12-lw r29 r2 2 50-sw r30 r29 0 13-lw r29 r3 2 51-addi r30 r29 0 14-1w r29 r4 3 52-addi r30 r30 1 15-div r3 r4 r5 16-lw r29 r3 3 53-sw r29 r2 54-sw r29 r1 2 17-mult r5 r3 r4 55-jal 1 56-addi r29 r30 0 18-sub r2 r4 r3 19-sw r30 r1 0 57-1w r29 r29 0 20-addi r30 r30 1 58-addi r30 r30 -1 21-sw r30 r3 0 59-1w r30 r2 0 22-addi r30 r30 1 60-addi r30 r30 23-sw r30 r29 0 61-lw r30 r1 0 24-addi r30 r29 0 62-output r28 25-addi r30 r30 1 26-sw r29 r3 3 27-sw r29 r1 2 28-jal 1 29-addi r29 r30 0 30-lw r29 r29 0 31-addi r30 r30 -1 32-1w r30 r3 0 33-addi r30 r30 34-lw r30 r1 0 35-addi r28 r28 0 36-lw r29 r31 1 37-jr r31 r0 r0

Fonte: Autoria Própria

4.4 Geração do Código Binário

A geração do Código Binário é etapa final do processo de compilação, ela consiste basicamente da tradução do assembly para o seu correspondente em binário, em que o nome da instrução é substituído pelo seu OpCode binário e, para o caso das instruções do Formato R e E/S também utiliza-se o código funct binário. O numero dos registradores, endereços e imediatos também são convertidos da sua representação decimal para números binários. Esse processo tem início com a abertura do arquivo que contém o código assembly gerado e para cada linha é feita a tradução conforme o tipo da instrução e em seguida o correspondente binário é impresso em arquivo. Para a tradução das instruções foram utilizados os OpCodes e funct apresentados na Tabela 3 e para os números decimais foi implementada uma função que recebe como parâmetro a representação decimal e a quantidade de bits que devem utilizados na representação e retorna o binário correspondente. A Figura 30 apresenta o código binário refente a tradução do código assembly apresentado na Figura 29.

Figura 30 – Código Binário GCD.

0-00111100000000000000000100110 Função GCD: 1-001011111011111100000000000000001 2-00000111110111110000000000	Função Main: 38-000011111011110000000000000000001 39-0000111110111100000000000000000000000
	50-001011111101110100000000000000000
	51-000001111101110100000000000000000
14-001010111010010000000000000000011	
15-00000000011001000010100000000100	
24-0000011111101110100000000000000000000	62-010100111000000000000000000000000
25-0000011111011110100000000000000000000	
26-0010111111111110000000000000000000000	
27-001011111010000100000000000000010	
28-0100000000000000000000000000000000000	
29-00000111101111110000000000000000000	
30-001010111011110100000000000000000	
31-000001111101111011111111111111111	
32-001010111100001100000000000000000	
33-000001111101111011111111111111111	
34-001010111100000100000000000000000	
35-0000011110011100000000000000000000	
36-0010101110111111000000000000000000	
37-0000001111100000000000000000001100	

4.5 Gerenciamento de Memória

Para fazer a tradução do código fonte para o código assembly da arquitetura alvo é necessário também fazer o gerenciamento da memória e da forma como as variáveis serão dispostas dentro dela. Para este projeto foi utilizada a abordagem baseada em pilhas apresentada no livro (1). Nesta abordagem para cada ativação de função um frame que contém as variáveis alocadas da função que foi chamada é inserido na pilha. Desta forma foi reservado um registrador chamado de registrador \$fp que contém o endereço de memória do início do frame da função atualmente em execução. Com isso o endereçamento de variáveis dentro de uma função é feito de maneira relativa através da soma do endereço da variável dentro do frame com o valor do registrador \$fp. Por esse motivo durante a fase de geração do código assembly quando as variáveis locais são alocadas o endereço atribuído à elas é o endereço dentro do frame. Para a função main os endereços atribuídos às variaveis começam a partir da posição 0, já para as

demais funções a posição 0 do frame é reservada para armazenar o \$fp da função que fez a chamada e a posição 1 é reservada para armazenar o valor presente no registrador \$ra que indica para onde a execução do programa deve retornar quando a função terminar, desta forma os endereços atribuídos às variáveis tem início a partir da posição 2. Para as variáveis globais o endereçamento ocorre de maneira direta, pois são alocadas na parte da memória reservada unicamente para este fim, desta forma quando as quádruplas de alocação de variáveis e vetores globais são encontradas durante a geração do assembly o endereço atribuído a elas já é o seu endereço final, que tem início a partir posição 0 da memória.

A memoria de dados foi divida em duas partes, a primeira que contém 256 posições será utilizada para armazenar as variáveis globais do programa, e a segunda parte a partir da posição 256 será utilizada como uma pilha com o registrador \$sp apontado para o topo.

Na Figura 31 é apresentado um código em C- e a forma como as variáveis estão dispostas na memória durante a execução deste programa até o momento em que é feita a declaração das variáveis da função calcula. A parte representada em verde corresponde a parte da memória reservada para as variáveis globais, a parte em vermelho corresponde ao frame da função main, a parte em azul corresponde ao registrador que precisou ser empilhado antes da chamada da função e a parte em amarelo corresponde ao frame da função calcula. Nesta figura pode-se observar que o vetor global foi alocado nas primeiras seis posições da área global da memoria com a posição 0 sendo utilizada para armazenar o endereço da primeira posição do vetor, ou seja na posição de memória 0 estará contido o valor 1. Na função main a variável i é alocada na posição 0 do frame e o vetor resultado alocado na posição 1 que corresponde a posição de memoria 257 que irá armazenar o valor 258 referente ao endereço da primeira posição do vetor, desta forma, por exemplo quando, é necessário acessar a posição 3 do vetor o primeiro passo é carregar o valor contido em fp(main) somado ao valor 1(posição do vetor dentro do frame), o valor carregado será então somado à 3 resultando no endereço de memória que deverá ser acessado. Quando um vetor é passado como parâmetro em uma função o endereço da posição 0 do vetor será copiado para o local de memória atribuído ao vetor da função chamada, por esse motivo o vetor r da função calcula ocupa apenas uma posição na memória que irá conter o endereço da primeira posição do vetor resultado declarado na main. Desta forma quando for feita uma alteração no vetor r o vetor resultado será alterado.

Figura 31 – Representação da memória de dados durante a execução de um programa.

	Posição	Conteúdo	Posição no Frame	
	0	vetor	-	int vetor[5];
	1	vetor[0]	-	111c vector [5],
	2	vetor[1]	-	int calcula(int r[])
	3	vetor[2]	-	{
	4	vetor[3]	-	int i;
	5	vetor[4]	-	i = 0;
	6		-	while(i<5)
	7		-	r[i] = vetor[i]*2;
	8		-	i = i + 1;
			-	}
	255		-	}
\$fp(main)->	256	i	0	idi=(id)[
	257	resultado	1	<pre>void main(void){ int i;</pre>
	258	resultado[0]	2	int resultado[5];
	259	resultado[1]	3	i = 0;
	260	resultado[2]	4	while(i<5)
	261	resultado[3]	5	{
	262	resultado[4]	6	vetor[i] = input();
	263	\$t0		resultado[i] = 0; i = i+1;
\$fp->	264	\$fp(main)	0	}
	265	\$ra	1	,
	266	r	2	calcula(resultado);
	267	i	3	}
\$sp->	268			

5 Exemplos

Neste capítulo serão apresentados o código intermediário, o código assembly e o código binário para três exemplos de código C-.

5.1 Exemplo 1 - GCD

Este primeiro exemplo apresenta os códigos intermediário, assembly e binário gerados para o código em C- do programa GCD. Será apresentado também um comparativo entre os códigos mostrando a relação entre cada linha do código fonte com o código intermedário e com o código assembly.

```
int gcd(int u, int v)
0
1
2
            if (v==0) return u;
3
            else return gcd(v, u-u/v*v);
4
   }
5
   void main(void)
6 {
7
            int x;
           int y;
9
            x = input();
10
            y = input();
11
            output(gcd(x,y));
12
```

Listing 5.1 – Código C- do GCD

```
0 funInicio,gcd,___,__
1 allocaMemVar,gcd,u,___
2 allocaMemVar,gcd,v,___
3 loadVar,gcd,v,t0
4 set,t0,0,t1
5
   ifFalso,t1,10,___
6
   loadVar,gcd,u,t0
7
   move, t0, $rf,___
   jump, 11, ___,
8
9 label_op,10,___,__
10 loadVar,gcd,v,t0
11 param, t0,___,__
12 loadVar, gcd, u, t1
13 loadVar, gcd, u, t2
14 loadVar, gcd, v, t3
15 divisao,t2,t3,t4
16 loadVar,gcd,v,t2
   mult, t4, t2, t3
```

```
sub, t1, t3, t2
18
19
   param,t2,___,__
20 empilha,0,___,__
21 empilha,2,___,__
22 call,gcd,2,___
23 desempilha,2,___,__
24 desempilha,0,___,__
25 move, $rf, $rf,___
   label_op, 11, ___,
26
   funFim,gcd,___,__
27
   funInicio, main, ___,
28
29 allocaMemVar, main, x,___
30 allocaMemVar, main, y,___
31 call, input, 0, ___
32 storeVar, $rf, x, main
33 call, input, 0, ___
34 storeVar, $rf, y, main
35 loadVar, main, x, t0
36
   param, t0,___,__
37
   loadVar, main, y, t1
   param,t1,___,__
38
39
   empilha,0,___,__
40 empilha,1,___,__
41 call, gcd, 2, ___
42 desempilha,1,___,__
43 desempilha,0,_{--},_{--}
44 param, $rf,___,__
45 call, output, 1, ___
46 funFim, main, ___, ___
```

Listing 5.2 – Código Intermediário - GCD

```
0 jump 38
1 sw r29 r31 1
2 addi r30 r30 1
3 addi r30 r30 1
4 addi r30 r30 1
5 lw r29 r1 3
6 seti r1 r2 0
7
   beqz r2 r0 3
8
   lw r29 r1 2
9
   addi r1 r28 0
10 jump 36
11 lw r29 r1 3
12 lw r29 r2 2
13 lw r29 r3 2
14 lw r29 r4 3
15 div r3 r4 r5
16 lw r29 r3 3
17
   mult r5 r3 r4
18
   sub r2 r4 r3
19
   sw r30 r1 0
20
   addi r30 r30 1
   sw r30 r3 0
```

```
22 addi r30 r30 1
23 sw r30 r29 0
24 addi r30 r29 0
25 addi r30 r30 1
26 sw r29 r3 3
27 sw r29 r1 2
28 jal 1
29 addi r29 r30 0
30 lw r29 r29 0
31
   addi r30 r30 -1
32
   lw r30 r3 0
33 addi r30 r30 -1
34 lw r30 r1 0
35 addi r28 r28 0
36 lw r29 r31 1
37 jr r31 r0 r0
38 addi r30 r30 1
39 addi r30 r30 1
40 input r28
41
   sw r29 r28 0
42
   input r28
43
   sw r29 r28 1
44 lw r29 r1 0
45 lw r29 r2 1
46 sw r30 r1 0
47 addi r30 r30 1
48 sw r30 r2 0
49 addi r30 r30 1
50 sw r30 r29 0
51 addi r30 r29 0
52
   addi r30 r30 1
53
   sw r29 r2 3
54 sw r29 r1 2
55 jal 1
56 addi r29 r30 0
57 lw r29 r29 0
58 addi r30 r30 -1
59 lw r30 r2 0
60 addi r30 r30 -1
61 lw r30 r1 0
62 output r28
```

Listing 5.3 – Código Assembly - GCD

```
001111000000000000000000000100100
10
11
   00101011101000010000000000000011
12
   00101011101000110000000000000010
   00101011101001000000000000000011
15
   000000001100100001010000000100
   00101011101000110000000000000011
16
17
   000000010100011001000000000011
18
   000000001000100000110000000010
   001011111100000100000000000000000
19
20
   0000011111011110000000000000000001
21
   0010111111000011000000000000000000
22
   000001111101111000000000000000001
23
   0010111111011101000000000000000000
24
   000001111101110100000000000000000
25
   000001111101111000000000000000001
26
   00101111101000110000000000000011
27
   28
   29
   000001111011111000000000000000000
30
   001010111011110100000000000000000
31
   000001111101111011111111111111111
   001010111100001100000000000000000
32
   000001111101111011111111111111111
33
34
   001010111100000100000000000000000
   35
36
   001010111011111100000000000000001
37
   00000011111000000000000000001100
   0000011111011110000000000000000001
38
39
   000001111101111000000000000000001
   01001111100000000000000000010111
40
   001011111011110000000000000000000
42
   01001111100000000000000000010111
43
   0010111110111100000000000000000001
44
   0010101110100001000000000000000000
45
   001010111010001000000000000000001
   001011111100000100000000000000000
46
47
   000001111101111000000000000000001
   0010111111000010000000000000000000
48
   000001111101111000000000000000001
49
50
   00101111111011101000000000000000000\\
51
   52
   000001111101111000000000000000001
53
   00101111101000100000000000000011
   54
55
   56
   000001111011111000000000000000000
57
   001010111011110100000000000000000
   000001111101111011111111111111111
58
59
   0010101111000010000000000000000000
60
   000001111101111011111111111111111
61
   001010111100000100000000000000000
```

63

Nas Figuras 32 e 33 é apresentado um comparativo entre o código C-, o intermediário e o assembly, mostrando a correspondência das linhas entre eles. É possível observar que a quantidade de linhas de código cresce consideravelmente quando comparamos o código fonte com o código intermediário, o que não é observado na relação entre o intermediário e o assembly já que a maioria das quadruplas se transforma em poucas instruções do código assembly. Como no código intermediário a característica LOAD-STORE da arquitetura alvo foi incorporada é possível observar que as quadruplas que fazem acesso às variáveis são traduzidas de maneira mais direta para o assembly. Neste comparativo torna-se visível como uma simples chamada de função com apenas dois argumentos vem a se tornar múltiplas instruções devido a necessidade de alguns preparativos antes de executar de fato a função chamada. É visto também que algo que não indicado através de um código no C- que é o fim de uma função vem a se tornar uma quadrupla e duas instruções no código assembly, já que é necessário indicar que ao fim da execução da função a execução do programa deve retornar para função que fez a chamada.

Figura 32 – Comparativo GCD - Parte 1.

Código C-	Código Intermediário	Código Assembly
		jump 38
	funInicio,gcd,,	sw r29 r31 1 addi r30 r30 1
int gcd(int u, int v)	allocaMemVar,gcd,u,	addi r30 r30 1
	allocaMemVar,gcd,v,	addi r30 r30 1
	loadVar,gcd,v,t0	lw r29 r1 3
	set,t0,0,t1	seti r1 r2 0
if (v==0) return u;	ifFalso,t1,I0,	beqz r2 r0 3
iii (v==0) returii u,	loadVar,gcd,u,t0	lw r29 r1 2
	move,t0,\$rf,	addi r1 r28 0
	jump,l1,,	jump 36
	label_op,l0,,	
	loadVar,gcd,v,t0	lw r29 r1 3
	param,t0,,	
	loadVar,gcd,u,t1	lw r29 r2 2
	loadVar,gcd,u,t2	lw r29 r3 2
	loadVar,gcd,v,t3	lw r29 r4 3
	divisao,t2,t3,t4	div r3 r4 r5
	loadVar,gcd,v,t2	lw r29 r3 3
	mult,t4,t2,t3	mult r5 r3 r4
	sub,t1,t3,t2	sub r2 r4 r3
	param,t2,,	
	empilha,0,,_	sw r30 r1 0 addi r30 r30 1
else return gcd(v, u-u/v*v);	empilha,2,,_	sw r30 r3 0 addi r30 r30 1
	call,gcd,2,	sw r30 r29 0 addi r30 r29 0 addi r30 r30 1 sw r29 r3 3 sw r29 r1 2 jal 1 addi r29 r30 0 lw r29 r29 0
	desempilha,2,,	addi r30 r30 -1 lw r30 r3 0
	desempilha,0,,	addi r30 r30 -1 lw r30 r1 0
	move,\$rf,\$rf,	addi r28 r28 0
	label_op,l1,,_	
Fim da função "gcd"	funFim,gcd,,	lw r29 r31 1 jr r31 r0 r0

Capítulo 5. Exemplos

Código C-	Código Intermediário	Código Assembly
void main(void)	funInicio,main,,_	
int x;	allocaMemVar,main,x,	addi r30 r30 1
int y;	allocaMemVar,main,y,	addi r30 r30 1
v = input():	call,input,0,	input r28
x = input();	storeVar,\$rf,x,main	sw r29 r28 0
= input():	call,input,0,	input r28
y = input();	storeVar,\$rf,y,main	sw r29 r28 1
	loadVar,main,x,t0	lw r29 r1 0
	param,t0,,	
	loadVar,main,y,t1	lw r29 r2 1
	param,t1,,	
	empilha,0,,	sw r30 r1 0 addi r30 r30 1
	empilha,1,,	sw r30 r2 0 addi r30 r30 1
output(gcd(x,y));	call,gcd,2,	sw r30 r29 0 addi r30 r29 0 addi r30 r30 1 sw r29 r2 3 sw r29 r1 2 jal 1 addi r29 r30 0 lw r29 r29 0
	desempilha,1,,	addi r30 r30 -1 lw r30 r2 0
	desempilha,0,,	addi r30 r30 -1 lw r30 r1 0
	param,\$rf,,	
	call,output,1,	output r28
Fim da função "main"	funFim,main,,	

Figura 33 – Comparativo GCD - Parte 2.

Fonte: Autoria Própria

5.2 Exemplo 2 - Sort

Nesta seção é apresentado o código intermediário, o assembly e o binário gerados pelo compilador para o programa Sort apresentado no Listing 5.4.

```
0 int vet[ 10 ];
1
2 int minloc ( int a[], int low, int high )
```

```
3
            int i; int x; int k;
4
            k = low;
            x = a[low];
5
6
            i = low + 1;
7
            while (i < high){</pre>
8
                     if (a[i] < x){</pre>
9
                              x = a[i];
10
                              k = i;
11
                     }
12
                     i = i + 1;
13
14
            return k;
15
16
17
   void sort( int a[], int low, int high)
            int i; int k;
18
            i = low;
19
            while (i < high-1){
20
21
                     int t;
22
                     k = minloc(a,i,high);
23
                     t = a[k];
24
                     a[k] = a[i];
25
                     a[i] = t;
26
                     i = i + 1;
27
            }
28
29
30
   void main(void)
31
   }
32
            int i;
33
             i = 0;
34
             while (i < 10){
35
                     vet[i] = input();
36
                     i = i + 1;
            }
37
38
            sort(vet,0,10);
39
            i = 0;
            while (i < 10){
40
                     output(vet[i]);
41
42
                     i = i + 1;
            }
43
```

Listing 5.4 – Código C- do Sort

```
1 allocaMemVet,global,vet,10
1 funInicio,minloc,___,__
2 allocaMemVet,minloc,a,-1
3 allocaMemVar,minloc,low,___
4 allocaMemVar,minloc,high,___
5 allocaMemVar,minloc,i,___
6 allocaMemVar,minloc,x,___
7 allocaMemVar,minloc,k,___
8 loadVar,minloc,low,t0
```

```
9
   storeVar, t0, k, minloc
10 loadVar, minloc, a, t0
11 loadVar, minloc, low, t1
12 add, t0, t1, t2
13 loadVet,t2,t0,___
14 storeVar, t0, x, minloc
15 loadVar, minloc, low, t0
16 add, t0,1,t1
17
   storeVar,t1,i,minloc
   label_op,10,___,__
18
19
   loadVar,minloc,i,t0
20 loadVar, minloc, high, t1
21 slt,t0,t1,t2
22 ifFalso,t2,11,___
23 loadVar, minloc, a, t0
24 loadVar, minloc, i, t1
25 add, t0, t1, t2
26 loadVet,t2,t0,___
27
   loadVar,minloc,x,t1
28
   slt,t0,t1,t2
29
   ifFalso,t2,12,___
30 loadVar, minloc, a, t0
31 loadVar, minloc, i, t1
32 add, t0, t1, t2
33 loadVet,t2,t0,___
34 storeVar,t0,x,minloc
35 loadVar, minloc, i, t0
36 storeVar,t0,k,minloc
37 label_op,12,___,__
38
   loadVar,minloc,i,t0
39
   add, t0,1,t1
40
   storeVar,t1,i,minloc
   jump,10,___,__
41
42 label_op,l1,___,__
43 loadVar, minloc, k, t0
44 move, t0, $rf,___
45 funFim, minloc,___,__
46 funInicio, sort,___,__
47 allocaMemVet, sort, a, -1
48
   allocaMemVar, sort, low,___
49
   allocaMemVar, sort, high, ___
50
   allocaMemVar, sort, i, ___
   allocaMemVar, sort, k,___
51
52 loadVar, sort, low, t0
53 storeVar,t0,i,sort
54 label_op,13,___,__
55 loadVar, sort, i, t0
56 loadVar, sort, high, t1
57 sub, t1,1,t2
58 slt,t0,t2,t1
59 ifFalso,t1,14,___
60
   allocaMemVar, sort, t, ___
   loadVar,sort,a,t0
62 param,t0,___,__
```

```
63 loadVar, sort, i, t1
64 param,t1,___,__
65 loadVar, sort, high, t2
66 param,t2,___,__
67 empilha,0,___,__
68 empilha,1,___,__
    empilha,2,___,__
69
70
    call, minloc, 3, ___
    desempilha,2,___,__
71
    desempilha,1,___,__
72
    desempilha,0,___,__
73
    storeVar,$rf,k,sort
74
75 loadVar, sort, a, t0
76 loadVar, sort, k, t3
77 add, t0, t3, t4
78 loadVet,t4,t0,___
79 storeVar, t0, t, sort
80 loadVar, sort, a, t0
81
    loadVar,sort,i,t3
82
    add, t0, t3, t4
83
    loadVet,t4,t0,_
84
    loadVar, sort, a, t3
85 loadVar, sort, k, t4
86 add, t3, t4, t5
87 storeVet, t0, t5,___
88 loadVar, sort, t, t0
89 loadVar, sort, a, t3
90 loadVar, sort, i, t4
91 add, t3, t4, t5
92
    storeVet,t0,t5,___
93
    loadVar,sort,i,t0
94
    add, t0,1,t3
95
    storeVar,t3,i,sort
96 jump, 13, ___,
97 label_op,14,___,__
98 funFim, sort,___,__
99 funInicio, main, ___,
100 allocaMemVar, main, i,___
101 storeVar,0,i,main
102 label_op,15,___,__
103 loadVar, main, i, t0
104
    slt,t0,10,t1
    ifFalso,t1,16,___
105
106 call, input, 0,___
107 loadVar, global, vet, t0
108 loadVar, main, i, t1
109 add, t0, t1, t2
110 storeVet, $rf, t2,___
111 loadVar, main, i, t0
112 add, t0,1,t1
113 storeVar,t1,i,main
    jump, 15, ___,
114
    label_op,16,___,__
116 loadVar,global,vet,t0
```

```
117 param, t0,___,__
118 param,0,___,__
119 param, 10, ___,
120 empilha,0,___,__
121 call, sort, 3,___
122 desempilha,0,___,__
123 storeVar,0,i,main
124 label_op,17,___,__
125
    loadVar, main, i, t1
126
    slt,t1,10,t2
    ifFalso,t2,18,___
127
128 loadVar,global,vet,t1
129 loadVar, main, i, t2
130 add, t1, t2, t3
131 loadVet,t3,t1,___
132 param,t1,___,__
133 call, output, 1, ___
134 loadVar, main, i, t2
135
    add, t2,1,t3
136
    storeVar,t3,i,main
    jump, 17, ___,
137
138 label_op,18,___,__
139 funFim, main, ___,
```

Listing 5.5 – Código Intermediário - Sort

```
0 jump 111
1
   addi r0 r27 1
   sw r0 r27 0
   sw r29 r31 1
4
   addi r30 r30 1
5
   addi r30 r30 1
6 addi r30 r30 1
7 addi r30 r30 1
8 addi r30 r30 1
9 addi r30 r30 1
10 addi r30 r30 1
11 lw r29 r1 3
12 sw r29 r1 7
13
   lw r29 r1 2
14
   lw r29 r2 3
   add r1 r2 r3
15
16 lw r3 r1 0
17 sw r29 r1 6
18 lw r29 r1 3
19 addi r1 r2 1
20 sw r29 r2 5
21 lw r29 r1 5
22 lw r29 r2 4
23 slt r1 r2 r3
24
   beqz r3 r0 18
   lw r29 r1 2
25
26
   lw r29 r2 5
   add r1 r2 r3
```

```
28 lw r3 r1 0
29 lw r29 r2 6
30 slt r1 r2 r3
31 beqz r3 r0 7
32 lw r29 r1 2
33 lw r29 r2 5
34 add r1 r2 r3
35 lw r3 r1 0
36
   sw r29 r1 6
37
   lw r29 r1 5
   sw r29 r1 7
38
39 lw r29 r1 5
40 addi r1 r2 1
41 sw r29 r2 5
42 jump 21
43 lw r29 r1 7
44 addi r1 r28 0
45 lw r29 r31 1
   jr r31 r0 r0
46
47
   sw r29 r31 1
48
   addi r30 r30 1
49
   addi r30 r30 1
50 addi r30 r30 1
51 addi r30 r30 1
52 addi r30 r30 1
53 addi r30 r30 1
54 lw r29 r1 3
55 sw r29 r1 5
56 lw r29 r1 5
57 lw r29 r2 4
58
   addi r2 r3 -1
59
   slt r1 r3 r2
60 beqz r2 r0 48
61 addi r30 r30 1
62 lw r29 r1 2
63 lw r29 r2 5
64 lw r29 r3 4
65 sw r30 r1 0
66 addi r30 r30 1
67
   sw r30 r2 0
   addi r30 r30 1
68
69
   sw r30 r3 0
70
   addi r30 r30 1
71
   sw r30 r29 0
72 addi r30 r29 0
73 addi r30 r30 1
74 sw r29 r3 4
75 sw r29 r2 3
76 sw r29 r1 2
77 jal 3
78 addi r29 r30 0
79
   lw r29 r29 0
80
   addi r30 r30 -1
   lw r30 r3 0
```

```
82 addi r30 r30 -1
83 lw r30 r2 0
84 addi r30 r30 -1
85 lw r30 r1 0
86 sw r29 r28 6
87 lw r29 r1 2
88 lw r29 r4 6
   add r1 r4 r5
89
90
    lw r5 r1 0
91
    sw r29 r1 7
92
    lw r29 r1 2
93 lw r29 r4 5
94 add r1 r4 r5
95 lw r5 r1 0
96 lw r29 r4 2
97 lw r29 r5 6
98 add r4 r5 r6
99 sw r6 r1 0
    lw r29 r1 7
100
101 lw r29 r4 2
102
    lw r29 r5 5
103
    add r4 r5 r6
104
    sw r6 r1 0
105 lw r29 r1 5
106 addi r1 r4 1
107 sw r29 r4 5
108 jump 56
109 lw r29 r31 1
110 jr r31 r0 r0
    addi r30 r30 1
111
112
    addi r0 r27 0
113
    sw r29 r27 0
114
    lw r29 r1 0
115 slti r1 r2 10
116 beqz r2 r0 9
117 input r28
118 lw r0 r1 0
119 lw r29 r2 0
120 add r1 r2 r3
    sw r3 r28 0
121
122 lw r29 r1 0
123
    addi r1 r2 1
124
    sw r29 r2 0
125
   jump 114
126 lw r0 r1 0
127 sw r30 r1 0
128 addi r30 r30 1
129 sw r30 r29 0
130 addi r30 r29 0
131 addi r30 r30 1
132 addi r0 r27 10
133
    sw r29 r27 4
134
    addi r0 r27 0
135
    sw r29 r27 3
```

```
136
    sw r29 r1 2
137
    jal 47
138 addi r29 r30 0
139 lw r29 r29 0
140 addi r30 r30 -1
141 lw r30 r1 0
142 addi r0 r27 0
143 sw r29 r27 0
144
    lw r29 r2 0
145
    slti r2 r3 10
146
    begz r3 r0 9
147 lw r0 r2 0
148 lw r29 r3 0
149 add r2 r3 r4
150 lw r4 r2 0
151 output r2
152 lw r29 r3 0
153 addi r3 r4 1
154
    sw r29 r4 0
155 jump 144
```

Listing 5.6 – Código Assembly - Sort

```
0 00111100000000000000000001101111
1 00000100000110110000000000000001
2 00101100000110110000000000000000
3 0010111110111111100000000000000001
4
   0000011111011110000000000000000001
5
   000001111101111000000000000000001
6
   000001111101111000000000000000001
7
   000001111101111000000000000000001
   0000011111011110000000000000000001
8
9
   000001111101111000000000000000001
10
   000001111101111000000000000000001
11
   0010101110100001000000000000011
12 00101111101000010000000000000111
00101011101000100000000000000011
14
15
   000000000100010000110000000001
16
   17
   00101111101000010000000000000110
18
   00101011101000010000000000000011
   000001000010001000000000000000001
19
   00101111101000100000000000000101
20
21 00101011101000010000000000000101
22 001010111010001000000000000000100
23 0000000001000100001100000001000
24 00011100011000000000000000010010
25
   001010111010000100000000000000010
26
   00101011101000100000000000000101
27
   000000000100010000110000000001
28
   001010000110000100000000000000000
29
   00101011101000100000000000000110
   0000000001000100001100000001000
```

```
00011100011000000000000000000111
31
32
   33
   001010111010001000000000000000101
   000000000100010000110000000001
34
35
   36
   00101111101000010000000000000110
37
   001010111010000100000000000000101
38
   00101111101000010000000000000111
39
   00101011101000010000000000000101
   41
   00101111101000100000000000000101
42
   0011110000000000000000000000010101
43
   00101011101000010000000000000111
44
   45
   001010111011111100000000000000001
46
   00000011111000000000000000001100
47
   00101111101111111000000000000000001
   0000011111011110000000000000000001
48
49
   000001111101111000000000000000001
50
   0000011111011110000000000000000001
51
   000001111101111000000000000000000
52
   0000011111011110000000000000000001
53
   000001111101111000000000000000001
   00101011101000010000000000000011
54
55
   00101111101000010000000000000101
   00101011101000010000000000000101
57
   001010111010001000000000000000100
   0000010001000011111111111111111111
58
   000000000100011000100000001000
59
60
   00011100010000000000000000110000
   000001111101111000000000000000001
61
   00101011101000010000000000000010
62
63
   00101011101000100000000000000101
64
   001010111010001100000000000000100
65
   0010111111000001000000000000000000
66
   000001111101111000000000000000001
   68
   000001111101111000000000000000001
   0010111111000011000000000000000000
69
70
   000001111101111000000000000000001
71
   00101111111011101000000000000000000\\
72
   000001111101110100000000000000000
73
   000001111101111000000000000000001
74
   001011111010001100000000000000100
   00101111101000100000000000000011
75
76
   77
   0100000000000000000000000000011
78
   79
   001010111011110100000000000000000
80
   000001111101111011111111111111111
   001010111100001100000000000000000
81
82
   0000011111011110111111111111111111
   001010111100001000000000000000000
83
   000001111101111011111111111111111
```

```
85
86
   001011111011110000000000000000110
87
   00101011101001000000000000000110
88
89
  0000000001001000010100000000001
90
  00101111101000010000000000000111
91
  92
93
   00101011101001000000000000000101
   000000000100100001010000000001
94
95
   96
   00101011101001010000000000000110
97
98
   00000000100001010011000000000001
99
   100
   00101011101000010000000000000111
   101
102
   001010111010010100000000000000101
103
   0000000100001010011000000000001
104
   105
   00101011101000010000000000000101
106
   107
   001011111010010000000000000000101
   001111000000000000000000000111000
108
109
   0010101110111111100000000000000001
  00000011111000000000000000001100
110
111
   0000011111011110000000000000000001
112
   001011111011101100000000000000000
113
114
   00110100001000100000000000001010
115
   00011100010000000000000000001001
116
   01001111100000000000000000010111
117
   118
119
   120
   000000000100010000110000000001
121
   122
   001010111010000100000000000000000
  000001000010001000000000000000001
123
124
   125
   001111000000000000000000001110010
126
   127
   001011111100000100000000000000000
128
   0000011111011110000000000000000001
129
   130
   131
   0000011111011110000000000000000001
132
   00000100000110110000000000001010
   133
134
  135
   001011111011101100000000000000011
136
   137
   01000000000000000000000000101111
138
   0000011110111110000000000000000000
```

```
001010111011110100000000000000000
139
   000001111101111011111111111111111
140
   00101011110000010000000000000000
141
   000001000001101100000000000000000
143 001011111011101100000000000000000
144 00101011101000100000000000000000
   00110100010000110000000000001010
145
   000111000110000000000000000001001
146
147
   00101011101000110000000000000000
148
149
   0000000010000110010000000000001
   150
   151
152 00101011101000110000000000000000
153 00000100011001000000000000000001
154 00101111101001000000000000000000
155 00111100000000000000000010010000
```

Listing 5.7 – Código Binário - Sort

5.3 Exemplo 3 - Fatorial

Por fim, o último exemplo trás os códigos intermediário, assembly e binário gerados para um programa de cálculo de fatorial na forma recursiva apresentado no Listing 5.8.

```
int fatorial(int n)
1
            if(n == 1)
2
3
                     return 1;
4
            else
5
            {
6
                     return n*fatorial(n-1);
7
            }
8
10
   int main(void)
11
12
            int n;
13
            int fat;
            n = input();
15
            fat = fatorial(n);
16
            output(fat);
17
```

Listing 5.8 – Código C- Fatorial

```
funInicio,fatorial,___,__
allocaMemVar,fatorial,n,___
loadVar,fatorial,n,t0
set,t0,1,t1
ifFalso,t1,10,___
```

```
move,1,$rf,___
5
6 jump, 11, ___,
7 label_op,10,___,
8 loadVar,fatorial,n,t0
9 loadVar, fatorial, n, t1
10 sub, t1,1,t2
11 param,t2,___,__
   empilha,0,___,__
12
   empilha,2,___,__
13
   call, fatorial,1,___
14
15
   desempilha,2,___,__
16 desempilha,0,___,__
17 mult, t0, $rf, t1
18 move,t1,$rf,___
19 label_op, 11,___,__
20 funFim, fatorial,___,__
21 funInicio, main, ___,
22 allocaMemVar, main, n, ___
23
   allocaMemVar, main, fat, ___
24
   call, input, 0, ___
25
   storeVar, $rf, n, main
26 loadVar, main, n, t0
27 param, t0,___,__
28 empilha,0,___,__
29 call, fatorial, 1, ___
30 desempilha,0,___,__
31 storeVar, $rf, fat, main
32 loadVar, main, fat, t0
33 param, t0,___,__
34
   call, output, 1, ___
   funFim, main, ___,
```

Listing 5.9 – Código Intermediário - Fatorial

```
jump 31
1 sw r29 r31 1
2 addi r30 r30 1
3 addi r30 r30 1
4 lw r29 r1 2
   seti r1 r2 1
6
   beqz r2 r0 2
   addi r0 r28 1
7
8 jump 29
9 lw r29 r1 2
10 lw r29 r2 2
11 addi r2 r3 -1
12 sw r30 r1 0
13 addi r30 r30 1
14 sw r30 r3 0
15 addi r30 r30 1
16
   sw r30 r29 0
17
   addi r30 r29 0
18
   addi r30 r30 1
19 sw r29 r3 2
```

```
20 jal 1
21 addi r29 r30 0
22 lw r29 r29 0
23 addi r30 r30 -1
24 lw r30 r3 0
25 addi r30 r30 -1
26 lw r30 r1 0
27 mult r1 r28 r2
28
   addi r2 r28 0
29
   lw r29 r31 1
30
   jr r31 r0 r0
31 addi r30 r30 1
32 addi r30 r30 1
33 input r28
34 sw r29 r28 0
35 lw r29 r1 0
36 sw r30 r1 0
37 addi r30 r30 1
38
   sw r30 r29 0
39
   addi r30 r29 0
40
   addi r30 r30 1
41
   sw r29 r1 2
42 jal 1
43 addi r29 r30 0
44 lw r29 r29 0
45 addi r30 r30 -1
46 lw r30 r1 0
47 sw r29 r28 1
48 lw r29 r1 1
49 output r1
```

Listing 5.10 – Código Assembly - Fatorial

```
0 00111100000000000000000000011111
1 001011111011111100000000000000001
2 000001111101111000000000000000001
3 000001111101111000000000000000001
011001000010001000000000000000001
6
  00000100000111000000000000000001
8
  00111100000000000000000000011101
9
  10
11 00000100010000111111111111111111
12 001011111110000010000000000000000
13 000001111101111000000000000000000
14 001011111110000110000000000000000
15 000001111101111000000000000000001
16
  001011111101110100000000000000000
17
  0000011111101110100000000000000000\\
  000001111101111000000000000000001
18
19
  001011111010001100000000000000010
```

```
000001111011111000000000000000000
21
  001010111011110100000000000000000
24 00101011110000110000000000000000
25 000001111101111011111111111111111
26 00101011110000010000000000000000
27 000000000111100000100000000011
28
  000001000101110000000000000000000
   001010111011111100000000000000001
   00000011111000000000000000001100
31
   000001111101111000000000000000001
32
   000001111101111000000000000000001
33 010011111100000000000000000010111
34 0010111110111110000000000000000000
35 00101011101000010000000000000000
36 00101111111000001000000000000000
  000001111101111000000000000000001
37
  001011111101110100000000000000000
39
   40
   000001111101111000000000000000001
41
   42
   000001111011111000000000000000000
43
44 00101011101111010000000000000000
45 000001111101111011111111111111111
46 00101011110000010000000000000000
47 001011111011110000000000000000001
48 001010111010000100000000000000001
```

Listing 5.11 – Código Binário - Fatorial

6 Conclusão

Com desenvolvimento desse projeto, foi possível conhecer todas as etapas do processo de compilação, desde a análise até a síntese do código de máquina para a arquitetura desenvolvida, o que proporcionou uma grande aquisição de conhecimento, já que foi possível entender claramente como um código em uma linguagem de programação de mais alto nível torna-se um código executável. Os objetivos propostos foram atingidos, pois conseguiu-se realizar a análise do código de entrada de maneira satisfatória encontrando erros de caráter léxico, sintático e semântico, além da construção dos produtos finais da fase de análise que são a tabela de símbolos e a árvore sintática, esta última que constitui uma peça chave para a fase de síntese. Na fase de síntese, foi possível fazer a geração do código intermediário de maneira adequada a partir da árvore sintática de modo que o código gerado contivesse informações suficientes para a geração do código assembly mas que ainda assim mantivesse as características de uma representação intermediária. Na geração do código assembly conseguiu-se traduzir de maneira apropriada as quádruplas empregando as instruções e registradores disponíveis na arquitetura alvo cobrindo desde a síntese de códigos mais simples até códigos que contivessem uso de vetores e chamadas recursivas. Por fim, na geração do código binário foi possível fazer uma conversão bastante direta, com base no nome das instruções e seus códigos binários e também da conversão da representação decimal do operandos, endereços e registradores para a representação binária.

Acredito que a maior dificuldade encontrada no desenvolvimento do projeto foi durante a geração do código assembly, onde é necessário fazer o gerenciamento da alocação das varáveis dentro da memória de dados do processador, sendo necessário atribuir às variáveis declaradas um endereço. Isto é uma tarefa bastante direta quando se trata de variáveis globais, pois estas possuem um espaço reservado dentro da memória, mas no caso das variáveis locais o tratamento é mais complexo, pois é necessário levar em consideração as ativações de função que podem ocorrer durante a execução do programa sendo necessário associar as variáveis alocadas à execução corrente, por esse motivo foi adotado o gerenciamento da memória utilizando a abordagem por pilha.

Por fim, pode-se concluir que o desenvolvimento do projeto atendeu aos requisitos propostos, permitindo que a arquitetura anteriormente desenvolvida seja melhor explorada através da implementação de programas mais complexos que antes não eram possíveis

em linguagem de máquina, com apoio do compilador C- desenvolvido.

Referências

- 1 LOUDEN, K.; SILVA, F. Compiladores Princípios e Práticas. Pioneira Thomson Learning, 2004. ISBN 9788522104222. Disponível em: <https://books.google.com.br/books?id=a4tuyCBcM_MC>. Citado 5 vezes nas páginas 7, 26, 28, 29 e 52.
- 2 PATTERSON, D. A.; HENNESY, J. L. Computer Organization and Design. 5th edition. ed. Waltham/MA, EUA: Morgan Kaufmann, 2007. Citado na página 8.