一个简单粗暴的模板 一个使用了北大红的简单粗暴的模板

这是我: 杨凯欣

2019年12月2日



2019年12月2日

- 第一节(揉... 揉天应穴? 误...)
 - 这是第一节的第一小节
 - 这是第一节的第二小节

- 2 第二节 (挤... 挤按睛明穴...)
 - 这是第二节的第一小节



为了省事就用英文了...

xxxx reads the original verilog file line by line, and parses each line by some key words.

They define new structures called 'graph', 'vertex' and 'edge', which are corresponding to different elements in the netlist:

$$netlist \xrightarrow{converted to} graph$$

$$gates/FFs \xrightarrow{converted to} vertices$$

inputs & outputs of each vertex $\xrightarrow{\text{converted to}}$ edges



Reference:

Two steps to identify all state FFs (sequential vertices):

- 1. Identifying all the FFs, ...
- 2. Searching for cycles in the graph, ...

使用北大标识要遵守学校规范哦(其实我也不知道自己用的对不对...)

Ref: https://vim.pku.edu.cn/xzzq/index.htm



Figure: PKU

- Q1: How many gates inserted?
 - Decided by users (variable in the configuration file)
- Q2: Where to insert the gates?
 - The outputs of combinational gates

Conclusion: xxxxxxxxxxx





Thank you!

任何问题都可以联系我:) email: kaixinya@usc.edu



2019年12月2日