


$M_1 M_0$	加数	被加数	进位
0 0	$A_3 A_2 A_1 A_0$	$D_3 D_2 D_1 D_0$	$C_{02} C_{01} C_{00} 0$
0 1	$A_3 A_2 A_1 A_0$	$\bar{D}_3 \bar{D}_2 \bar{D}_1 \bar{D}_0$	$C_{02} C_{01} C_{00} 1$
1 0	$A_3 A_2 A_1 A_0$	1 1 1 1	0 0 0 0
1 1	$A_3 A_2 A_1 A_0$	$D_3 D_2 D_1 D_0$	0 0 0 0



§4. 触发器

触发器

触发器：由时钟信号触发引起输出状态改变，并且该状态，在下次被触发之前始终不会改变的器件（当前状态影响下一次输出）

改变触发器状态的输入信号称为触发信号，有脉冲触发、边沿触发、电平触发

1. RS 触发器

1) 真值表

(输入 $\Rightarrow$ 输出)

S	R	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	不确定

$\rightarrow SR=11$ 的输入是禁止的

触发器中所有接口均为输入

Q_{n+1} 是假想的输出

2) 状态表

(卡诺图)

Q_n	Q_{n+1}			
	$SR=00$	$SR=01$	$SR=11$	$SR=10$
0	0	0	0	1
1	1	0	0	1

表达式： $Q_{n+1} = S + \bar{R}Q_n$

3) 激励表

(输出 $\Rightarrow$ 输入)

Q_n	Q_{n+1}	S	R
0	0	0	d
0	1	1	0
1	0	0	1
1	1	d	0

2. JK 触发器

1) 真值表

J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\bar{Q}_n$

3) 激励表

Q_n	Q_{n+1}	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

2) 状态表

Q_n	Q_{n+1}			
	$JK=00$	$JK=01$	$JK=11$	$JK=10$
0	0	0	1	1
1	1	0	0	1

表达式： $Q_{n+1} = J\bar{Q}_n + \bar{K}Q_n$

3. D 触发器

1) 真值表:

D	Q_{n+1}
0	0
1	1

3) 激励表:

Q_n	Q_{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

2) 状态表:

Q_n	Q_{n+1}	
	D=0	D=1
0	0	1
1	0	1

表达式: $Q_{n+1} = D$

该电路结构的输出仅与输入有关而与之前状态无关, 是否为组合逻辑电路?

A: 不是。该电路内部结构仍与之前状态有关, 不能仅凭化简后逻辑表达式的结果判断, 且输出有延迟。

4. T 触发器

1) 真值表:

T	Q_{n+1}
0	Q_n
1	$\bar{Q}_n$

2) 状态表:

Q_n	Q_{n+1}	
	T=0	T=1
0	0	1
1	1	0

$$Q_{n+1} = T\bar{Q}_n + \bar{T}Q_n$$

T' 触发器









令 $T=1 \Rightarrow Q_{n+1} = \bar{Q}_n$

该触发器在时钟脉冲的作用下不断翻转

Practice

4. 设下列触发器初始状态均为 $Q_n = 0$, 分别写出各个触发器的 Q_{n+1} 。

这里相当于 Q_n



触发器之间的转化

方法: $A \rightarrow B$. B的输入和 Q_n 做输入变量. Q_{n+1} 为中间变量. A的输入做输出变量

Practice

1. 用JK触发器构成D触发器

D	Q_n	Q_{n+1}	J	K
0	0	0	0	d
0	1	0	d	1
1	0	1	1	d
1	1	1	d	0

J:


Q_n	0	1
D	0	1
0	0	d
1	1	d

$$J = D$$

K:

Q_n	0	1
D	0	1
0	d	1
1	d	0

$$K = \bar{D}$$




2. 用T触发器构成JK触发器

J	K	Q_n	Q_{n+1}	T
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	0	1
1	0	0	1	1
1	0	1	1	0
1	1	0	x	d
1	1	1	x	d

T:


Q_n	00	01	11	10
J	0	0	1	0
1	1	0	d	d

$$T = KQ_n + J\bar{Q}_n$$




触发器的基本应用

1. 二进制异步加法计数器





Q 上升沿触发 $\Leftrightarrow \bar{Q}$ 下降沿触发



上升沿触发

下降沿触发


2. 二进制异步减法器



均为上升沿触发

Practice

用四个JK触发器构成二进制异步减法器, 上升沿触发





用SR触发器形成反转器

$$Q_{n+1} = S + \bar{R}Q_n = (S + \bar{R})Q_n + S\bar{Q}_n \quad \left\{ \begin{array}{l} S + \bar{R} = 0 / \bar{Q}_n \Rightarrow SR = \bar{Q}_n Q_n \\ S = 1 / \bar{Q}_n \end{array} \right. \Rightarrow SR = \bar{Q}_n Q_n$$



不能使 $SR = \bar{Q}_n 1$, 因为要避免出现 $SR = 11$

3. 环型计数器 n 进制



- 1 初始状态规定
- 0 在 1 组循环状态中
- 0 只有 1 个周期是有效输出状态。
- 0

4. 扭环型计数器 $2n$ 进制



初始均置零，一个循环中有一半周期有效

5. 寄存器


寄存器

1. 分类 { 串行：将 n 位二进制数每次 1 位，分成 n 次存入寄存器 / 从寄存器读出
只需要一个输入和一个输出，但要 n 个时钟脉冲


并行：将 n 位二进制数一次存入 / 读出

只需要一个时钟脉冲，但需要 n 个输入和 n 个输出


1) 并行输入，并行输出



2) 串入串出





3) 并入串出



Practice

用计数器 + Mux 组成并入串出寄存器



用扭环形： Q_0 0 1 1 0 Q_1 0 0 1 1



2. 特点.

1) 环形、扭环形计数器是寄存器接法


2) $Q(n+1) \rightarrow$ 第 $n+1$ 个触发器的输出, $Q(n+1)$ 比 $Q(n)$ 慢一个周期

3) 已知某个 Q 的波形, 则可推出所有 Q 的波形


4) 作用: 序列检测、保存数据

基本应用

1. 1位串行加法器 输入 $\begin{cases} A_3 & A_2 & A_1 & A_0 \\ B_3 & B_2 & B_1 & B_0 \end{cases}$
保存 $C_3 \ C_2 \ C_1 \ C_0$
输出 $S_3 \ S_2 \ S_1 \ S_0$



2. 累加器



$$A(n+1) = A(n) + B \rightarrow \text{数累}$$

输入 $\begin{cases} A_3 & A_2 & A_1 & A_0 \\ B_3 & B_2 & B_1 & B_0 \end{cases}$
输出 $\begin{matrix} \downarrow & \downarrow & \downarrow & \downarrow \\ S_3 & S_2 & S_1 & S_0 \\ C_3 & C_2 & C_1 & C_0 \end{matrix} \rightarrow \text{保存作为 } C_i$


3. 序列检测前沿

保存 n 位输入的数据, 检测这几位数据是否符合要求


基本思路: 寄存器延时保存, 最后用与门检测

Practice

检测 0011 序列



用 2 个 JK 触发器检测 011 序列



$X \Leftrightarrow Q_n$	Q_{n+1}	J	k
0	0	0	d
1	1	d	0

§6. 时序逻辑电路设计

摩尔模型和米利模型

1. 摩尔机：输出和当前输入无关

优缺点：稳定输出并保持一个周期，响应更慢

机理：上升沿触发，可忽略毛刺

2. 米利机：输出和当前输入有关（题里没说就用米利机）

优缺点：响应更快，输出不稳定

逻辑关系

1. 状态转换表


米利机：

现态 (Q_n)	次态 (Q_{n+1}) / 输出			输入
	$X_1X_2=00$	$X_1X_2=01$	$X_1X_2=10$	
S_0	$S_0/00$	$S_1/00$	$S_2/00$	
S_1	$S_1/00$	$S_2/00$	$S_0/10$	
S_2	$S_2/00$	$S_0/10$	$S_0/11$	

摩尔机：

现态 (Q_n)	次态 (Q_{n+1})			Z_1Z_2	
	$X_1X_2=00$	$X_1X_2=01$	$X_1X_2=10$		
S_0	S_0	S_1	S_2	00	→ 现态对应的输出
S_1	S_1	S_2	S_3	00	
S_2	S_2	S_3	S_4	00	
S_3	S_0	S_1	S_2	10	
S_4	S_0	S_2	S_2	11	

2. 状态转换图



分析过程：①列激励方程 → ②代入状态方程 → ③列输出方程

Practice

① $J_1 = XQ_2, K_1 = Q_1$


$J_2 = \bar{X}, K_2 = XQ_1$

② $(Q_1)_{n+1} = J\bar{Q}_n + \bar{K}Q_n = XQ_2\bar{Q}_1 + \bar{Q}_1Q_1 = X\bar{Q}_1Q_2$

$(Q_2)_{n+1} = J\bar{Q}_n + \bar{K}Q_n = \bar{X}\bar{Q}_2 + \bar{X}\bar{Q}_1Q_2 = \bar{X} + \bar{Q}_1Q_2$

③ $Z = Q_1Q_2 \Rightarrow$ 摩尔型

$(Q_1Q_2)_n$	$(Q_1Q_2)_{n+1}$		Z	$\xrightarrow{\text{记 } S_0=00}$ $S_1=01$ $S_2=11$ $S_3=10$	$(Q_1Q_2)_n$	$(Q_1Q_2)_{n+1}$		Z
	$X=0$	$X=1$				$X=0$	$X=1$	
00	01	00	0		S_0	S_1	S_0	0
01	01	11	0		S_1	S_1	S_2	0
11	01	00	1		S_2	S_1	S_0	1
10	01	00	0		S_3	S_1	S_0	0



Z 只出现一次 1, 且有输入: 序列检测电路

以全 0 为初态, 从初态到 $Z=1$ 的最短路径为检测序列

最短路径: $S_0 \xrightarrow{0} S_1 \xrightarrow{1} S_2$, 序列: 01

假设检测 0100 序列

连续检测: $\underline{0100100}$
 非连续检测: $\underline{0100100}$

计数器设计

1. 基本概念

① 自启动：V 状态都能进入主循环中

(没要求就不考虑)

② n 进制计数：计数范围为 $0 - n-1$ ($0 \rightarrow 1 \rightarrow \dots \rightarrow n-1$)

2. 计数原理

① 加法计数：每次 +1 $\Rightarrow$ 当低位均为 1 时翻转

② 减法计数：每次 -1 $\Rightarrow$ 当低位均为 0 时翻转

eg. 用 D 触发器设计一个五进制同步计数器，要求能够自启动

$(Q_2 Q_1 Q_0)_n$	$(Q_2 Q_1 Q_0)_{n+1}$	D_2	D_1	D_0
0 0 0	0 0 1	0	0	1
0 0 1	0 1 0	0	1	0
0 1 0	0 1 1	0	1	1
0 1 1	1 0 0	1	0	0
1 0 0	0 0 0	1	0	1
1 0 1	d d d	0	1	0
1 1 0	d d d	0	1	0
1 1 1	d d d	1	0	0

} $\Rightarrow$ 能进入主循环

D_2 :

$Q_1 Q_0$	00	01	11	10
Q_2				
0	0	0	1	0
1	0	d	d	d

$D_2 = Q_1 Q_0$

D_1 :


$Q_1 Q_0$	00	01	11	10
Q_2				
0	0	1	0	1
1	0	d	d	d

$D_1 = Q_1 \oplus Q_0$

D_0 :

$Q_1 Q_0$	00	01	11	10
Q_2				
0	1	0	0	1
1	0	d	d	d

$D_0 = \overline{Q_0} \overline{Q_2}$



序列检测 (简化)

eg. 检测 0010011

① 米利机

设状态: S_0 - 初态, $S_1 - 0$, $S_2 - 00 \dots S_6 - 001001$

状态	次态 / 输出	
	$X=0$	$X=1$
S_0 000	001/0	000/0
S_1 001	010/0	000/0
S_2 010	000/0	011/0
S_3 011	100/0	000/0
S_4 100	101/0	000/0
S_5 101	010/0	110/0
S_6 110	101/0	000/1
X 111	ddd/d	ddd/d

输入正确则进入下一个状态

不正确则回到 S_0 (初态)

0010010

001000 循环利用 → 资源最大化

② 摩尔机

设状态: $S_0 \dots S_7$

状态	次态		Z
	$X=0$	$X=1$	
000	001	000	0
001	010	000	0
010	000	011	0
011	100	000	0
100	101	000	0
101	010	110	0
110	101	111	0
111	001	000	1

开始重新检测

成功态要确保一个周期才能输出

序列发生

用寄存器构成

基于现有计数器构成

用状态机设计序列发生：先设计对应进制的计数器，再加逻辑门构成


eg. 用寄存器产生 10001110 序列

Q_0 : 1 0 0 0 1 1 1 0

Q_1 : 0 1 0 0 0 1 1 1 0

Q_2 : 1 0 1 0 0 0 1 1 1 0

$(Q_2 Q_1 Q_0)_n$	$(Q_2 Q_1 Q_0)_{n+1}$
0 0 0	0 0 1
0 0 1	0 1 1
0 1 0	1 0 0
0 1 1	1 1 1
1 0 0	0 0 0
1 0 1	0 1 0
1 1 0	1 0 1
1 1 1	1 1 0





eg. 2 用扭环型计数器生成 100100 序列

Q_0 : 0 1 1 1 0 0 0

Q_1 : 0 0 1 1 1 0 0


Q_2 : 0 0 0 1 1 1 0

Z : 1 0 0 1 0 0



$Q_2 \backslash Q_1 Q_0$	00	01	11	10
0	1	0	0	0
1	0	0	1	0

$$Z = Q_2 Q_0 + \bar{Q}_2 \bar{Q}_0 = Q_2 \oplus Q_0$$



eg.3. 设计 10010 序列发生器

① 五进制计数器 $\rightarrow Q_2 Q_1 Q_0$

②

$Q_2 \backslash Q_1 Q_0$	00	01	11	10
0	①	0	①	0
1	0	d	d	d

$$Z = Q_2 \odot Q_1 \odot Q_0$$

