


4. 功耗

$$C = (1 + f + f^2 + \dots + f^n) C_i$$

$$P = 2fC V_{DD}^2$$



5. 减小反相器延时的措施

① 减小 C_L : 负载电容包括 : 内部扩散电容、互连线电容、扇出电容

② 增加 $\frac{W}{L}$: 但也增加 C_L

自载效应 : C_L 开始超过由互线和扇出形成的外部负载, 增加门的尺寸就不再对减少有帮助

③ 提高 V_{DD} : 用能量损耗来换取性能

§3. 互补CMOS

定义：上拉网络和下拉网络的功能一致（完全对称）


数字逻辑式

并联为或，串联为与

输入：PMOS取反，NMOS为同

输出：上拉到 V_{DD} → 同相，下拉到0 → 反相（取反）

标准反相器




考法：想电路和标准反相器有同样延时 → 电阻不变


求管子宽长比

做法：串联宽长比加倍，并联宽长比不变


eg. 1. 写出逻辑表达式，2. 求最坏情况下标准延时对管子宽长比



$$F = \overline{A} + \overline{B}$$
$$= \overline{AB}$$



$$F = (\overline{A} + \overline{BC})\overline{D} = \overline{AD} + \overline{BCD}$$
$$= \overline{D + A(BC)}$$



$$F = \overline{A} + \overline{B} + \overline{C} + \overline{D}$$
$$= \overline{ABCD}$$

最好情况：所有通路导通，充放电的电容尽量少



最坏情况：所有电容充放电，通路尽量少

逻辑努力和电气努力

根据最坏情况下的标准延时, 确定宽长比后, 输出/输入电容与标准反相器的输出/输入电容之比.

1. 逻辑努力: 单输入节点电容与标准反相器的输入节点电容之比

1 比值 = 与单输入节点直接连接的所有单元的宽长比之和)



逻辑努力 = $\frac{4}{3}$

2. 电气努力：输出节点电容之比

$$t_p = t_{p0} \sum_{j=1}^n (P_j + \frac{f_j g_j}{\gamma})$$

功耗之活动性因子

⇒ 求期望功耗: $\Sigma \text{功耗} \times \text{概率}$

活动性因子: $\alpha_{0 \rightarrow 1} = p_0 \cdot p_1$

之前为0 翻转后为1

eg. $P(A=1) = 0.2$, $P(B=1) = 0.8$, $F = \overline{AB}$


求 $0 \rightarrow 1$ 翻转活动性因子

A	B	F	
0	0	1	$P(F=1) = P(A=0) \times P(B=0) = 0.16$
0	1	0	$P(F=0) = 0.84$
1	0	0	
1	1	0	$\alpha_{0 \rightarrow 1} = 0.84 \times 0.16 = 0.1344$

有比逻辑

将上拉管简化为恒导通的 P 管, 由下拉网络决定功能

1. 伪 NMOS



PMOS 始终导通
NMOS 形成的下拉网络实现功能
⇒ 功能与宽长比有关

特性 { 由 N 个 NMOS + 1 个 PMOS 组成

$$V_{OH} = V_{DD}, V_{OL} \neq 0$$

降低了噪声容限


增加了额外的静态功耗 (保持 V_{OL} 时, P 管也导通), $P = V_{DD} I_D$

2. DCVSL 逻辑门

P 管处于速度饱和区, 用 PMOS 算 I

Differential Cascode Voltage Switch Logic: 差分串联电压开关逻辑

两个下拉网络功能相反, 输出为 Out 和 $\overline{Out}$



以 PDN1 导通为例, PDN2 功能相反则截止

此时 M_1 截止, M_2 导通


没有导通的通路 ⇒ 消除静态功耗

缺点: 设计复杂, 翻转期间有短路路径, 有比逻辑

传输管逻辑

优势: 可直接实现与门的功能, 缺点: 存在阈值损失 $V_{OH} = V_{DD} - V_{TH}$

1. 结构




$B=0$ 时, 管子截止 $\Rightarrow$ 高阻态

$B=1$ 时, 管子导通 $\Rightarrow F=AB$


$\rightarrow$ 消除高阻态: $B=0$ 时导通, $F=0$

传输管的输出端不应驱动另一个门的栅端:

假设输入均为 V_{DD}




$B \rightarrow X \rightarrow Out$: 两次阈值损失




$C \rightarrow Out$: 一次阈值损失

消除高阻态, 需要对每个管子都加隐形管




2. 差分传输管逻辑 $\rightarrow$ 结构都一致, 换输入位置即可



$$F = AB + B\bar{B} = AB$$

$$\bar{F} = \bar{A}B + \bar{B} = \overline{AB}$$




$$F = A\bar{B} + B = A + B$$

$$\bar{F} = \bar{A}\bar{B} + B\bar{B} = \overline{A+B}$$

与门 / 与非门


或门 / 或非门



异或门 / 同或门

2. 电平恢复器

作用：消除阈值损失



$X = V_{DD} - V_{TH}$ 时, $V_{out} = 0$


$\Rightarrow$ P管上拉, 使 $X \rightarrow V_{DD}$

电平恢复器

4. 传输门


优点：消除阈值损失

缺点：切换功耗大、存在高阻态




$A = V_{DD}$ 时: $B = V_{DD}$

$A = 0$ 时: $B = 0$



eg. 写逻辑表达式



$F = A + \bar{B}$

5. 传输链路的延时

$$t_{p1} = 0.69 R_1 C_1$$

$$t_{p2} = 0.69 (R_1 + R_2) C_2$$

...

$$t_{pN} = 0.69 (R_1 + R_2 + \dots + R_N) C_N \rightarrow$$


$$\text{一般: } R_1 = R_2 = \dots = R_N, C_1 = C_2 = \dots = C_N$$

$$t_p = \sum_{i=1}^N t_{pi} = 0.69 RC \frac{n(n+1)}{2}$$

解决长延时问题最常用的办法是每隔 m 个传输门开关，切断串联链并插入一个缓冲器

缓冲器延时: t_{buf}

$$\Rightarrow t_p = 0.69 RC \cdot \frac{n(n+1)}{2} + \left(\frac{n}{m} - 1\right) t_{buf} = 0.69 RC \cdot \frac{n}{m} \cdot \frac{m(m+1)}{2} + \left(\frac{n}{m} - 1\right) t_{buf}$$



$$\text{第一组无 } t_{buf}, t_{p1} = 0.69 RC \cdot \frac{m(m+1)}{2}$$

$$\text{第二组 - 第 } \frac{n}{m} \text{ 组: } t_{pi} = 0.69 RC \cdot \frac{m(m+1)}{2} + t_{buf}$$

$$\text{使 } t_{p\text{总}} \text{ 最小的 } m: m_{opt} = 1.7 \sqrt{\frac{t_{buf}}{RC}}$$



§4. 动态逻辑门

基本原理

1. 功能

对于以下拉网络为主的动态逻辑门: $CLK=0$ 时预充电, 否则求值

以上拉网络为主的动态逻辑门: $CLK=1$ 时预放电, 否则求值



$CLK=0$ 时, M_P 导通, M_N 截止 $\Rightarrow Out=1$

$CLK=1$ 时, M_P 截止, M_N 导通 $\Rightarrow Out=0$

考试写表达式时不包含 CLK


2. 相比互补 CMOS 的优缺点:

优点: 只存在上拉/下拉网络, 管子数目少
没有静态功耗
无比逻辑

缺点: ① 动态功耗较大


② 上拉/下拉均不通时, 存在高阻态 (此时维持上一个逻辑)

产生电荷泄漏




漏电来源: 和 C_L 相连的 MOS 管的反偏二极管和亚阈值漏电

补偿:



③ 时钟馈通




CLK=1 时, M_P 截止, C_{gd} 上积累电荷

CLK=0 时, $V_{out} = V_{DD}$, C_{gd} 电荷分享, 导致瞬间 $V_{out} > V_{DD}$

其他特点: 开关速度快: 每个输入变量对应扇入减小

NM_L 较小: 上拉和下拉不存在竞争, $V_{in} > V_{TH}$ 时即导通

3. 噪声容限:



$V_{OH} = V_{DD}$, $V_{OL} = 0$, 以下拉为主 $\Rightarrow V_M$ 为开始下拉时的 V_{in}

$$V_M = V_{TH}$$

$$NM_H = V_{DD} - V_{TH}, \quad NM_L = V_{TH}$$


4. 功耗活性因子

$\alpha_{0 \rightarrow 1} = P_0$ (上一个状态为 0)

$\Rightarrow$ 动态功耗 $>$ 互补 CMOS

5. 电荷分享

发生条件: 预充电后下拉网络和 C_L 相连的部分导通, 但整体不导通



① X 点最高电位: $V_{DD} - V_{TH}$

总电荷数: $Q = V_{DD} C_L$

此时 $V_{out} > V_{DD} - V_{TH}$


② 平衡条件: $V_{out} = V_X$ 或 $V_{DD} C_L = V_{out} C_L + (V_{DD} - V_{TH}) C_X$

③ 真临界点: $V_{out} = V_{DD} - V_{TH} \Rightarrow \frac{C_a}{C_L} = \frac{V_{TH}}{V_{DD} - V_{TH}}$

$\frac{C_a}{C_L} > \frac{V_{TH}}{V_{DD} - V_{TH}} \Rightarrow$ 用公式 1°

$\frac{C_a}{C_L} < \frac{V_{TH}}{V_{DD} - V_{TH}} \Rightarrow$ 用公式 2°

6. 串联问题：对后级的错误放电




NMOS对 $1 \rightarrow 0$ 敏感, $\rightarrow$ 错误放电, 对 $0 \rightarrow 1$ 不敏感, $\rightarrow$ 总能下拉到 0

PMOS对 $0 \rightarrow 1$ 敏感, 对 $1 \rightarrow 0$ 不敏感,

解决方案:


1) 多米诺逻辑



Out_1 : $0 \rightarrow 1$ 时 $\Rightarrow$ 预充电

Out_1 : $1 \rightarrow 0$ 时 $\rightarrow 0 \rightarrow 1$


2) NP逻辑



要保证两级能同时处于求值状态

5. 版图

判断栅漏源



版图中不区分S和D, 根据电位判断



有源区, PMOS: , NMOS: 

常见接法



1. 一般PMOS在上, NMOS在下

2. 两管相连:



① 共用



② 连线





③ 并联





提取版图



画好电路后检查电路中管子数量, 连接VDD和GND的管子数量, 节点连接关系



画版图



$$Z = \bar{A} + \bar{B} = \overline{AB}$$




输出延时

1. Q: t_{PHL} / t_{PLH} 的最好情况和最坏情况

A: $ABC = \underline{\quad} \rightarrow ABC = \underline{\quad}$

最好情况: 电容少, 通路多 $\rightarrow$ 初始状态时充放电电容尽可能多
最坏情况: 电容多, 通路少

eg. [2021] $R_{eqA} = R_{eqB} = R_{eqC} = 6\text{ k}\Omega$, 求最好情况和最坏情况下的 t_{PHL}



最好情况: $ABC = 100 \rightarrow ABC = 111$

$$t_{PHL} = 0.69 (R_{eqB} \parallel R_{eqC} + R_{eqA}) C_Y = 621\text{ ps}$$

最坏情况: $ABC = 001 / 010 / 011 \rightarrow ABC = 110 / 101$

$$t_{PHL} = 0.69 [R_{eqA} C_X + (R_{eqA} + R_{eqB}) C_Y] = 867.4\text{ ps}$$


2. Q: 哪个输入的延时最短 / 最长?

A: 输入 A / B / C

找离输出最近 / 最近的输入

如果是自己设计的电路, 尽量把并联的靠近 V_{DD} / GND

eg. [] 哪个输入的延时最短 / 最长?



输入 A 延时最长

输入 D 延时最短