
Prof. Etienne Messerli

SysLog2 / CSN

Labo MSS complexe : Détection clic/double clic

Contexte


Les machines à états séquentielles complexes (MSS) sont utilisées en conception numérique pour modéliser des systèmes dont le comportement dépend à la fois des entrées instantanées et de l'historique des états précédents. Elles permettent de structurer des logiques de contrôle impliquant plusieurs conditions, événements et évolutions temporelles.

Ce type de systèmes est couramment employé dans les applications embarquées et les circuits logiques pour gérer des interactions, synchroniser des processus ou interpréter des séquences de signaux, en garantissant un fonctionnement déterministe et fiable.

Objectif

Nous désirons réaliser un système capable de détecter des clics et des double-clics. La seule entrée fonctionnelle du système indique l'état d'un bouton poussoir.

Symbole du Système



Nom	Dir.	Taille	Description
nReset_i	in	1	Remise à zéro asynchrone du compteur, actif bas
clock_i	in	1	Horloge du système, 1MHz
button_i	in	1	Indique si le bouton est enfoncé ou non (actif haut)
top_ms_i	in	1	Pulse d'une période d'horloge à chaque ms (fréquence 1KHz)
clic_o	out	1	Indique la détection d'un clic (actif durant 1 coup d'horloge)
dbl_clic_o	out	1	Indique la détection d'un double clic (actif durant 1 coup d'horloge)
clic_lg_o	out	1	Indique la détection d'un clic (actif durant une demi-seconde)
dbl_clic_lg_o	out	1	Indique la détection d'un double clic (actif durant une demi-seconde)

Description des modes de fonctionnement

- Un clic est valide si le bouton (button_i) a été pressé pendant une durée inférieure à $T1 = 0.3$ secondes.
- Un double-clic est détecté si :
 - la première condition a été remplie,
 - que le bouton a été relâché pendant un temps ne devant pas dépasser un temps $T2=0,2$ secondes,
 - et que le bouton a été ensuite enfoncé en respectant la première condition.
- Un clic ne peut être validé que si un double-clic n’a pas été détecté.

L’horloge du système est cadencée à 1MHz.

Vous disposez d’un signal **top_ms_i** ayant une fréquence de 1 ms comme référence de temps. Ce signal est actif durant une période de l’horloge du système.

Un composant permettant de compter un certain temps est nécessaire. C’est à vous de le réaliser et de le tester. Il s’agit d’un timer correspondant à cette entité :

```
entity timer is
port ( clock_i      : in  std_logic;
       reset_i     : in  std_logic;
       start_i      : in  std_logic;
       top_ms_i     : in  std_logic;
       trigger1_o   : out std_logic;
       trigger2_o   : out std_logic );
end timer;
```

Le fonctionnement de ce composant est le suivant :

- Lorsque l’entrée start_i est activée (niveau à 1) le circuit timer est initialisé et les 2 sorties trigger1_o et trigger2_o sont désactivées.
- Lorsque l’entrée start_i est désactivée (transition de 1 à 0), les sorties se comportent comme suit :
 - la sortie trigger1_o est activée après un délai de $T1$ ms
 - la sortie trigger2_o est activée après un délai de $T2$ ms

Vous devez déterminer la durée optimum pour l’activation des deux sorties trigger.

Vous devez calculer le nombre de périodes à attendre pour réaliser les deux délais sachant que la période du signal top_ms_i est de 1ms, soit une fréquence de 1KHz.

Pour la génération de la sortie clic_lg_o (idem pour dbl_clic_lg_o), nous vous fournissons un composant permettant de prolonger l’activation du signal pulse_i pendant une demi-seconde après la désactivation de celle-ci. Voici l’entité de ce composant :

```
entity maintien is
port ( clock_i      : in  std_logic;
       reset_i     : in  std_logic;
       pulse_i      : in  std_logic;
       top_ms_i     : in  std_logic;
       p_hold_o     : out std_logic );
end maintien;
```

Le signal p_hold_o s’active (passe à ‘1’) lorsque que pulse_i passe à ‘1’, et il reste actif pendant une demi seconde.

Documents à rendre

Pour ce laboratoire, vous travaillerez par groupe de 2.

Vous devrez rendre à l'issue de ce travail de laboratoire 2 fichiers, soit :

- **Un fichier PDF** avec votre rapport de laboratoire comprenant l'ensemble de vos explications, étapes de conception, schémas (info : scanner schémas à la main), les preuves des vérifications réalisées, réponses aux différentes étapes et question demandées, ainsi que les descriptions VHDL synthétisable
- **Une archive zip ou tar.gz** avec vos répertoires *src/...* et *src_tb/...* ainsi que vos scripts tcl

Vous devez déposer votre archive sur la page **26_HEIG-VD_SysLog2 / 26_HEIG-VD_CSN** du site Cyberlearn de la HES-SO (<https://cyberlearn.hes-so.ch/>)

Marche à suivre

1. Analyser et comprendre le fonctionnement du système à réaliser. Dessiner plusieurs cas dans des chronogrammes visant à expliciter le comportement demandé.
2. Etablir un schéma bloc du système avec les différents composants. Vous devez déterminer les entrées/sorties de votre composant de la machine d'états.
3. Indiquer les contraintes à respecter sur les entrées et sorties du système et pour le bloc de la machine d'état afin de garantir un fonctionnement correct de l'ensemble du système. (Compléter le schéma bloc du système du point 2).
4. Analyser, concevoir et réaliser le timer et le synthétiser. Utiliser le fichier timer.vhd.

Vous devez vous baser sur les descriptions de compteurs réalisées en cours et sur le laboratoire précédent.

5. Réaliser une simulation manuelle de votre timer à l'aide de REDS_console et du fichier console_sim_timer.vhd. Un script est fourni pour lancer la simulation.

Les valeurs des constantes pour détecter T1 et T2 ont été adaptées pour la simulation, à savoir : T1 = 6 ms, T2 = 4 ms

6. Etablir le graphe des états de votre machine séquentielle synchrone (forme graphique).
7. Décrire en VHDL synthétisable votre graphe des états. Vous devez créer un composant mss_clic_dblic.vhd.
8. Compléter la description VHDL du composant det_clic_dblic_top.vhd.
9. Synthétiser votre solution, soit le fichier det_clic_dblic_top.vhd, avec Quartus, afin de vérifier qu'elle soit synthétisable. Notez la logique obtenue (type, quantité) ainsi que la fréquence maximum.

Expliquer pourquoi le synthétiseur est capable de calculer Fmax dans le cas d'un système séquentiel full synchrone.

10. Vérifier le fonctionnement du système avec une simulation automatique, grâce au banc de test fourni.

Affichage des assertions dans le wave de Questasim, soit :

- menu view -> coverage -> Assertions
- une nouvelle fenêtre avec les assertions s'ouvre
- sélectionner les assertions, puis les copier dans la fenêtre wave

11. Synthétiser le système complet en utilisant le fichier maxv_top.vhd pour une intégration dans la carte Max-V 25-80 pôles. Ce fichier instancie le composant det_clic_dblic_top.vhd qui comprend votre solution.

La carte Max-V comprend un CPLD de type : 5M570ZF256C5

Reprendre les étapes utilisées lors des précédents laboratoires, ou faire référence à l'énoncé du labo Intro_Bin_Lin

12. Programmer la CPLD de la carte MAX_V_80P_25P, puis tester le fonctionnement du système.

Le signal button est connecté sur le bouton SW1.

13. Faire valider votre solution par le professeur ou l'assistant.