第三章 运算方法与运算器

- 运算器用于数值运算及加工处理数据
- 它是由CPU中的算术逻辑单元(ALU)、通用寄存器(GR)等部件构成
- 运算器的结构取决于指令系统、数据的表示方法、运算方法及所选用的硬件。

3.1 定点数运算

- 3.1.1 加减运算
 - 1. 加减运算方法
 - 补码加法
 补码加法的运算法则为:
 [X+Y]_补 = [X]_补 + [Y]_补
 - 补码减法
 补码减法的运算法则为:
 TV V1 TV1 + T V1 TV1 + T

$$[X - Y]_{i} = [X]_{i} + [-Y]_{i} = [X]_{i} + [[Y]_{i}]_{i}$$

复习:

• 求补运算

• 补码与真值、原码之间的相互转换

定点数加减运算

例3.1 若两个定点整数63和35, 利用补码加法求 63+35=?

解:根据题意,用8位二进制补码表示63和35:

 $[63]_{\vec{k}} = 001111111$

 $[35]_{\vec{k}} = 00100011$

则 [63 + 35] = 01100010

定点数加减运算

例3.2 若两个定点整数-63和-35, 利用补码加法求-63+(-35)=?

解:根据题意,用8位二进制补码表示-63和-35:

 $[-63]_{\dot{\imath}\dot{\backprime}} = 11000001$

 $[-35]_{\vec{k}} = 11011101$

则 [-63 + (-35)] = 10011110

定点数加减运算

例3.3 若两个定点整数63和35,利用补码减法求63-35=? 解:根据题意,用8位二进制补码表示63和35: $[63]_{\vec{*}} = 001111111$ $[35]_{\vec{*}} = 00100011$ 而[63 – 35] $_{i}$ = [63] $_{i}$ + [-35] $_{i}$; 同时, [-35]_补 = [[35]_补]_{求补} = 11011101, 从而求出: 00111111 + 11011101 100011100 得到[63 – 35]_补 = 00011100。

• 补码加减运算规则

- ① 参加运算的操作数用补码表示;
- ②符号位参加运算;
- ③ 若进行相加,则两个数的补码直接相加; 若进行相减运算,则对减数求补(连同符号位 一起变反加1)后与被减数相加;
- ④ 运算结果用补码表示。

2. 溢出判断

溢出

例3.4 若两个定点整数63和85, 利用补码加法 求63+85=?

解:根据题意,若用8位二进制补码表示63和85:

[63]
$$_{\hat{*}\hat{\vdash}} = 00111111$$
 00111111
[85] $_{\hat{*}\hat{\vdash}} = 01010101$ $+01010101$ 10010100

- 两个正数(63和85)相加的结果变成一个负数(符号位为1)。出现这种错误结果是由于在相加的过程中产生了溢出。
- 原因就在于运算的结果超出了所规定的数值范围。

例3.6 设负整数X= -1111000, Y= -10010, 若 用8位补码表示,则[X]_补=10001000, [Y]_补 =11101110, 求[X+Y]_补。

解: 计算[X]_补+[Y]_补 1 0001000

> + 1 1101110 0 1110110

两个负数相加,结果为一个正数,显然也是错 误的。

- 只有当两个同符号的数相加(或者是相异符号数相减)时,运算结果才有可能溢出。而在异符号的数相加(或者是同符号数相减)时,永远不会产生溢出。
- 只要运算结果超出所能表示的数据范围,就会 发生溢出。发生溢出时,运算结果肯定是错误 的。只要发现运算结果产生溢出,就必须采取 措施防止溢出发生。最简单有效的方法就是增 加补码的二进制编码长度。

• 溢出的判定

- (1) 双符号位判决法
 - 若补码采用两位表示符号,即00表示正号、 11表示负号,一旦发生溢出,则两个符号位 就一定不一致,利用判别两个符号位是否一 致便可以判定是否发生了溢出。
 - ✓ 若运算结果两符号分别用S₂S₁表示,则判别 溢出的逻辑表示式为:

$$VF = S_2 \oplus S_1$$

例 设两正整数X=+1000001, Y= +1000011, 若用双符号位的8位补码表示,则[X]_补=00 1000001, $[Y]_{\Lambda}=00$ 1000001, $[X]_{\Lambda}=00$

解: 计算[X]_补+[Y]_补

 $00\ 1000001 \\ +\ 00\ 1000011 \\ \hline 01\ 0000100$

式中,由于结果的S2和S1不一致, VF=S2⊕S1=1,溢出发生。 例 x = +0.1100, y = +0.1000, x + y o

解:

$$[x]_{\cancel{i}} = 00.1100, [y]_{\cancel{i}} = 00.1000$$

$$[x]_{\cancel{i}} = 00.1100$$

$$+ [y]_{\cancel{i}} = 00.1000$$

$$01.0100$$

两个符号位出现"01",表示已溢出, 即结果大于+1。 例 x = -0.1100, y = -0.1000, x + y

解:

$$[x]_{\cancel{i}} = 11.0100, [y]_{\cancel{i}} = 11.1000$$

 $[x]_{\cancel{i}} = 11.0100$
 $+ [y]_{\cancel{i}} = 11.1000$

两个符号位出现"10",表示已溢出, 即结果小于-1。

10.1100

• 溢出的判定

(2) 进位判决法

若 C_{n-1} 为最高数值位向最高位(符号位)的进位, C_n 表示符号位的进位,则判别溢出的逻辑表示式为: $VF = C_{n-1} \oplus C_n$

(3) 根据运算结果的符号位和进位标志判别 该方法适用于两同号数求和或异号数求差时 判别溢出。溢出的逻辑表达式为:

VF = SF ⊕ CF

例 设两正整数X=+1000001, Y=+1000011, 采用8位补码表示,则 $[X]_{\Lambda}$ =0 1000001, $[Y]_{\Lambda}$ =0 1000011, $x[X+Y]_{\Lambda}$ 。

解: 计算[X]_补+[Y]_补
0 1000001
+ 0 1000011
1 0000100

式中,由于 $C_{n-1}=1$, $C_n=0$, $VF=C_{n-1} \oplus C_n=1$,溢出发生。

• 溢出的判定


(4)根据运算前后的符号位进行判别 若用Xs、Ys、Zs分别表示两个操作数及运 算结果的符号位,当两同号数求和或异号 数求差时,就有可能发生溢出。溢出是否 发生可根据运算前后的符号位进行判别, 其逻辑表达式为:

$$VF = Xs \cdot Ys \cdot Zs + Xs \cdot Ys \cdot Zs$$

3. 一位全加器


设:一位全加器的输入为X_i和Y_i 低一位对该位的进位为C_i 全加器的结果和进位用Z_i和C_{i+1}表示


一位全加器逻辑表达式:



4. N位加法器

(1) 行波进位(串行进位)加法器







分析: 当 M=0 时,
$$Z = X + Y$$

当 M=1 时, $Z = X + (\overline{Y} + 1)$
= $X - Y$

功能: 加/减法器






(2) 先行进位加法器


 $C_{i+1}=G_i+P_i\cdot C_i$ 从式中可知,只要有输入Xi和Yi就能求出 G_i 和 P_i , 在已知输入 C_i 的情况下,便可以获得 C_{i+1}

$$\begin{split} &C_{i+1} = G_i + P_i C_i \\ &C_{i+2} = G_{i+1} + P_{i+1} C_{i+1} = G_{i+1} + P_{i+1} G_i + P_{i+1} P_i C_i \\ &C_{i+3} = G_{i+2} + P_{i+2} C_{i+2} = G_{i+2} + P_{i+2} G_{i+1} + P_{i+2} P_{i+1} G_i + P_{i+2} P_{i+1} P_i C_i \\ &C_{i+4} = G_{i+3} + P_{i+3} C_{i+3} \\ &= \frac{G_{i+3} + P_{i+3} G_{i+2} + P_{i+3} P_{i+2} G_{i+1} + P_{i+3} P_{i+2} P_{i+1} G_i}{G^*_{i+3} + P^*_{i+3} C_i} + \frac{P_{i+3} P_{i+2} P_{i+1} P_i C_i}{G^*_{i+3} + P^*_{i+3} C_i} \end{split}$$

$$\begin{split} &C_{i+1} = G_i + P_i C_i \\ &C_{i+2} = G_{i+1} + P_{i+1} C_{i+1} = G_{i+1} + P_{i+1} G_i + P_{i+1} P_i C_i \\ &C_{i+3} = G_{i+2} + P_{i+2} C_{i+2} = G_{i+2} + P_{i+2} G_{i+1} + P_{i+2} P_{i+1} G_i + P_{i+2} P_{i+1} P_i C_i \\ &C_{i+4} = G_{i+3} + P_{i+3} C_{i+3} \\ &= G_{i+3} + P_{i+3} G_{i+2} + P_{i+3} P_{i+2} G_{i+1} + P_{i+3} P_{i+2} P_{i+1} G_i + P_{i+3} P_{i+2} P_{i+1} P_i C_i \\ &= G_{i+3}^* + P_{i+3}^* G_{i+2}^* + P_{i+3}^* P_{i+2}^* G_{i+1}^* + P_{i+3}^* P_{i+2}^* P_{i+1}^* G_i + P_{i+3}^* P_{i+2}^* P_{i+1}^* P_i C_i \end{split}$$




四位先行进位链电路





四位先行进位链电路

利用输入信号X_i、X_{i+1}、X_{i+2}、X_{i+3}和Y_i、Y_{i+1}、Y_{i+1}、Y_{i+2}、Y_{i+3}以及C_i,通过与或逻辑电路的组合就可以同时将上面四个进位信号产生出来。





将这些先行形成的进位信号并行地加到加法器上,则加法器就不必等待进位产生,从而大大地提高了加法器的速度。也就是说在进行加法运算之前,各位加法器所需要的进位已经产生出来。这将加快加法运算的速度,这就是先行进位的来由。





(3) 先行进位加法器的级联





由74181和74182构成组内组间均并行进位的16位ALU

5. 移码加减运算

定点整数移码的加减运算法则:

- ①对两移码求和差时,首先对该两移码求和差;
- ②然后,对结果进行修正——将结果的符号取 反。这样,就可以得到正确的结果。

6. BCD数加法器 (课后学习)

• 8421 BCD码


8421 BCD码只利用了四位二进制编码的0000 到1001这十种来表示十进制数的0到9。剩余 的六种: 1010, 1011, 1100, 1101, 1110, 1111对用于表示十进制数来说是非法的。一 旦在定义的BCD运算中出现这六种编码, 结 果一定是错误的。


 8421 BCD码加法运算也可以用多位全加器实现,在 运算过程中有可能产生上面提到的错误结果。

 8421 BCD码加法运算也可以用多位全加器实现,在 运算过程中有可能产生上面提到的错误结果。

校正

运算中低四位相加的结果>9或有由bit3向bit4的进位,则结果加06H;





本章作业-1

第17(1)(2)、18(2)、19(2)题

注:本次作业与下次作业一起交