
1. PCB roteada - vista superior e trilhas

Duas camadas, FR-4 de 1,6 mm. Adaptador ligado ao Mega por cabos; nao e um shield.

EPROM 27C256 + Mega | Rev. 0.1 | 200 x 140 mm | PROTOTIPO




Vista por cima: F.Cu vermelho; B.Cu azul. Plano GND omitido nesta vista, presente no arquivo KiCad.

DRC KiCad: 0 violacoes / 0 pads desconectados. Protótipo para revisao e ensaio, nao liberado para fabricacao.

2. Posicao dos componentes e orientacao

U1: soquete DIP-28 W15,24 mm. O encaixe de um ZIF especifico ainda nao foi verificado.

EPROM 27C256 + Mega | Rev. 0.1 | 200 x 140 mm | PROTOTIPO





Mapa de montagem: componentes THT; pino 1 identificado por pad quadrado. Soquete DIP-28 de 600 mil.


2N7000: footprint Microchip TO-92 com 1=S, 2=G, 3=D. Confira o fabricante comprado antes de montar.

LEITOR / GRAVADOR ST TS27C256Q — EPROM, conexões e controles


REVISÃO 0.1 • PROTÓTIPO • folha 1/3 • PROGRAMMER_HARDWARE=1 • pinos físicos numerados









J1 ENDERECOS - MEGA




J2 LEITURA +5M - MEGA



J3 ESCRITA E CONTROLES - MEGA



J4 FONTES EXTERNAS



FONTES MANUAIS — conferir antes de ligar

VCC_EP: leitura 5 V; programação 6 V

VPP: leitura 5 V; programação 12,5 V

+5M: somente os 5 V do Mega

V_AUX: LM339; GND comum em todo circuito




















/CE: CE_DRV alto ativa CE_N baixo




/OE: OE_DRV alto ativa OE_N baixo



Referência para os comparadores





VREF = +5M × 10k / (22k + 10k) ≈ 1,56 V


Mesmo nome de rede = conexão elétrica, inclusive entre folhas. J1/J2/J3: cabos ponto a ponto ao Mega; não é shield.

Fontes externas ajustadas manualmente. SEM proteção contra polaridade invertida. Circuito não ensaiado fisicamente.

LEITOR / GRAVADOR ST TS27C256Q — canais de dados Q0 a Q3


REVISÃO 0.1 • PROTÓTIPO • folha 2/3 • PROGRAMMER_HARDWARE=1 • pinos físicos numerados

CANAL Q0 — escrita com inversão / leitura sem inversão




WR0=HIGH → Q0=LOW. WR0=LOW → MOSFET desligado; Q0 liberado pelo pull-up.
RD0=HIGH quando Q0 > VREF. Conectar apenas RD0 à entrada do Mega.

CANAL Q1 — escrita com inversão / leitura sem inversão




WR1=HIGH → Q1=LOW. WR1=LOW → MOSFET desligado; Q1 liberado pelo pull-up.
RD1=HIGH quando Q1 > VREF. Conectar apenas RD1 à entrada do Mega.

CANAL Q2 — escrita com inversão / leitura sem inversão




WR2=HIGH → Q2=LOW. WR2=LOW → MOSFET desligado; Q2 liberado pelo pull-up.
RD2=HIGH quando Q2 > VREF. Conectar apenas RD2 à entrada do Mega.

CANAL Q3 — escrita com inversão / leitura sem inversão



WR3=HIGH → Q3=LOW. WR3=LOW → MOSFET desligado; Q3 liberado pelo pull-up.
RD3=HIGH quando Q3 > VREF. Conectar apenas RD3 à entrada do Mega.



Cada entrada + lê Qn; cada entrada − recebe VREF ≈ 1,56 V.

Pull-up de Qn em VCC_EP; pull-up de RDn em +5M. Estas redes são diferentes.

2N7000 Microchip: 1=S, 2=G, 3=D. Gates em GND por 100 kΩ no reset.

Escrita depende de /OE desabilitado. Não unir dados da EPROM diretamente ao Mega.


Mesmo nome de rede = conexão elétrica, inclusive entre folhas. J1/J2/J3: cabos ponto a ponto ao Mega; não é shield.

Fontes externas ajustadas manualmente. SEM proteção contra polaridade invertida. Circuito não ensaiado fisicamente.

LEITOR / GRAVADOR ST TS27C256Q — canais de dados Q4 a Q7


REVISÃO 0.1 • PROTÓTIPO • folha 3/3 • PROGRAMMER_HARDWARE=1 • pinos físicos numerados

CANAL Q4 — escrita com inversão / leitura sem inversão




WR4=HIGH → Q4=LOW. WR4=LOW → MOSFET desligado; Q4 liberado pelo pull-up.
RD4=HIGH quando Q4 > VREF. Conectar apenas RD4 à entrada do Mega.

CANAL Q5 — escrita com inversão / leitura sem inversão




WR5=HIGH → Q5=LOW. WR5=LOW → MOSFET desligado; Q5 liberado pelo pull-up.
RD5=HIGH quando Q5 > VREF. Conectar apenas RD5 à entrada do Mega.

CANAL Q6 — escrita com inversão / leitura sem inversão




WR6=HIGH → Q6=LOW. WR6=LOW → MOSFET desligado; Q6 liberado pelo pull-up.
RD6=HIGH quando Q6 > VREF. Conectar apenas RD6 à entrada do Mega.

CANAL Q7 — escrita com inversão / leitura sem inversão



WR7=HIGH → Q7=LOW. WR7=LOW → MOSFET desligado; Q7 liberado pelo pull-up.
RD7=HIGH quando Q7 > VREF. Conectar apenas RD7 à entrada do Mega.



Cada entrada + lê Qn; cada entrada − recebe VREF ≈ 1,56 V.

Pull-up de Qn em VCC_EP; pull-up de RDn em +5M. Estas redes são diferentes.

2N7000 Microchip: 1=S, 2=G, 3=D. Gates em GND por 100 kΩ no reset.

Escrita depende de /OE desabilitado. Não unir dados da EPROM diretamente ao Mega.

Mesmo nome de rede = conexão elétrica, inclusive entre folhas. J1/J2/J3: cabos ponto a ponto ao Mega; não é shield.

Fontes externas ajustadas manualmente. SEM proteção contra polaridade invertida. Circuito não ensaiado fisicamente.

6. Conectores - cabos ponto a ponto para o Mega

J1 pino	Rede	Mega
1	A0	D22
2	A1	D23
3	A2	D24
4	A3	D25
5	A4	D26
6	A5	D27
7	A6	D28
8	A7	D29
9	A8	D30
10	A9	D31
11	A10	D32
12	A11	D33
13	A12	D34
14	A13	D35
15	A14	D36
16	GND	GND

J2 pino	Rede	Mega
1	RD0	D47
2	RD1	D38
3	RD2	D37
4	RD3	D40
5	RD4	D41
6	RD5	D42
7	RD6	D43
8	RD7	D44
9	+5M	5V
10	GND	GND

J3 pino	Rede	Mega
1	WR0	D2
2	WR1	D3
3	WR2	D4
4	WR3	D5
5	WR4	D6
6	WR5	D7
7	WR6	D8
8	WR7	D9
9	CE_DRV	D45
10	OE_DRV	D46
11	GND	GND
12	NC	Nao conectar

J4 pino	Fonte externa	Observacao
1	VCC_EP: 5 V / 6 V	Leitura / programacao
2	GND	Terra comum
3	VPP: 5 V / 12,5 V	Leitura / programacao
4	GND	Terra comum
5	V_AUX: 9 a 15 V	Fixa para os LM339
6	GND	Terra comum

Nao conectar VCC_EP ou VPP ao 5V do Mega.

O 5V do Mega entra somente como +5M pelo J2.9.

J1/J2/J3 nao correspondem fisicamente a um header unico do Mega.

Pino 1 dos conectores: pad quadrado. Confira numeracao no KiCad.

Firmware obrigatorio nesta placa: PROGRAMMER_HARDWARE = 1.

Gate HIGH ativa o MOSFET e forca o respectivo no para LOW.

Fontes externas nao sao medidas nem comutadas pelo firmware.

Partida: fontes em 5 V / 5 V e V_AUX presente antes de acionar os enderecos do Mega.

Programacao: /CE e /OE inativos; elevar VCC_EP para 6 V antes de elevar VPP para 12,5 V.

Retorno: desarmar; reduzir VPP para 5 V antes de reduzir VCC_EP para 5 V.

Desligamento: enderecos em alta impedancia antes de retirar VCC_EP.

Sem chip: executar autoteste 00/FF/AA/55 antes de qualquer ensaio de programacao.

7. Lista por referencia e verificacoes

Referencias	Quantidade	Valor / componente
U1	1	EPROM e soquete DIP-28 de 600 mil
U2, U3	2	LM339N DIP-14
Q1 a Q10	10	2N7000 TO-92, pinos S-G-D
R1..R8, R33, R36	10	220 ohms
R9..R16, R34, R37	10	100 kohms
R17..R24, R35, R38, R40	11	10 kohms
R25..R32	8	4,7 kohms
R39	1	22 kohms, 1%
C1..C5	5	100 nF ceramico, 25 V ou superior
J1 / J2 / J3	1 / 1 / 1	Headers 1x16 / 1x10 / 1x12, passo 2,54 mm
J4	1	Phoenix MKDS-1,5-6-5.08 ou footprint identico
TP1..TP8	8	Pads de teste; pino ou lacinho de fio opcional
H1..H4	4	Furos 3,2 mm para M3; sem metalizacao

Validacoes realizadas

KiCad 7.0.11 abriu esquema e PCB.

227 pinos conectados conferidos contra o contrato.

J3.12 explicitamente sem conexao.

74 footprints, incluindo 8 TP e 4 furos.

649 segmentos, 18 vias e plano GND em B.Cu.

DRC: zero violacoes e zero conexoes pendentes.

Revisao independente de pinagem e polaridades.

Limites antes de fabricar

Nenhum ensaio fisico de programacao realizado.

Sem protecao contra polaridade invertida.

Sem sensores ou intertravamento de tensoes.

Confirmar marcacao ST TS27C256Q antiga.

Conferir dimensoes dos componentes reais.

Soquete ZIF nao foi dimensionado nesta revisao.

Validar circuito em bancada e largura dos pulsos.

Fontes: ST SGS-Thomson Memory Products Databook, junho de 1988, TS27C256Q, pp. impressas 121-129.

TI LM339: www.ti.com/lit/ds/symlink/lm339.pdf

Microchip 2N7000: DS20005695A. Footprints oficiais KiCad 7.0.11; licenca incluida no pacote.

O plano GND foi omitido na prancha 1 apenas para permitir a leitura das trilhas.

Os SVGs dos esquemas usam nomes de rede: rotulos iguais sao eletricamente conectados, inclusive entre folhas.

Arquivos principais:

eprom27_rev01.kicad_pro + eprom27_rev01.kicad_sch + eprom27_rev01.kicad_pcb

fp-lib-table e pasta footprints/ acompanham o projeto; manter juntos ao extrair o ZIP.

bom.csv, pads_redes.csv, contrato_eletrico.json e drc_rev01.txt permitem auditar o desenho.

Firmware e cliente: pasta codigos/. O firmware dessa pasta ja esta configurado no modo 1.