Leitor e gravador M27C256B em placa perfurada

Revisao 0.2 - Arduino Mega 2560 - entrada nominal de 12 V.
Redesenho para soldagem manual, com ilhas isoladas, fios, componentes THT e dois modulos conversores prontos.

O projeto usa duas placas: A, soquete e interfaces (20 x 15 cm, minimo 75 x 53 furos); B, fontes e controle (20 x 20 cm, minimo 75 x 74 furos). O passo e 2,54 mm. Confira a quantidade real de furos antes da compra.

A automacao possui 200 referencias, incluindo conectores e pontos de teste, e 619 terminais. E uma montagem extensa. O guia divide o trabalho em blocos; nao monte tudo de uma vez.

Mega alimentado pelo USB. Os 12 V alimentam a placa de bancada. Somente os terras sao comuns; +5M (USB) e +5B (buck externo) nunca devem ser unidos.

Perfil exclusivo ST M27C256B-10F1: 32768 bytes; algoritmo PRESTO II, ate 25 pulsos de 100 us, sem sobrepulso. O firmware antigo para TS27C256Q nao serve nesta revisao.

Estado da entrega: esquema e codigo revisados; verificacoes digitais executadas. Circuito fisico, fontes, sensores, rele, fios e pulso ainda nao foram ensaiados. Esta documentacao e um projeto de prototipo; nenhum teste de software equivale a uma bancada aprovada.

O kit contem mapas superiores e espelhados do lado da solda, esquemas por redes nomeadas, lista de componentes, ligacoes numeradas por furo, firmware, cliente e testes. Nao ha Gerbers ou placa de cobre para fabricar.

1. Arquitetura e chave de modo

Bloco	Funcao
12 V -> protecao PMOS	Fusivel 1 A retardado e S0 ficam antes de JB2; QP1 protege a polaridade.
Modulo M1 buck	VIN_PROT -> +5B = 5,00 V. Saida de pelo menos 1 A, com regulacao adequada em carga leve.
Modulo M2 boost	+5B -> +18B = 18,0 V. Pelo menos 100 mA de saida.
UP1 LM317T	VIN_HOLD -> VCC_EP selecionavel: 4,2 / 5 / 6 / 6,25 V.
UP2 LM317T	18 V -> 12,75 V. K4 seleciona VCC_EP ou 12,75 V para VPP.
Comparadores + buffers	Protegem a interface de leitura e isolam os enderecos quando desabilitados.

S1 e DPDT ON-ON: polo 1 informa LER/GRAVAR ao Mega; polo 2 so alimenta a bobina de K4 na posicao GRAVAR. Nao conecte os polos entre si. LER corta fisicamente a autorizacao de VPP elevada; GRAVAR apenas permite o comando do firmware.

Estado	K1 K2 K3 K4	VCC / VPP
Leitura	1 1 0 0	5 / 5 V
Programacao	0 0 0 1	6,25 / 12,75 V
Verificacao alta	1 0 0 0	6 / 6 V
Verificacao baixa	1 1 1 0	4,2 / 4,2 V
Reset, antes da recuperacao	0 0 0 0	6,25 / 6,25 V, controles inibidos

1 significa bobina energizada. K1/K2/K3 fecham contatos NO sobre resistencias do ajuste de UP1. Quando soltam, VCC sobe ao maximo calibrado de 6,25 V; isso evita que o reset reduza VCC antes da retirada de VPP. A partida recupera 5 V depois de confirmar VPP acompanhando VCC.

2. Componentes, modulos e materiais

Item	Especificacao
Placas	Ilhas individuais. A: >=75x53 furos; B: >=75x74 furos. Nao usar stripboard sem cortar as trilhas.
Modulos prontos	Buck entrada 12 V, saida 5 V/1 A; boost entrada 5 V, saida 18 V/100 mA. LM2596 e uma opcao de buck; o modulo completo precisa cumprir os valores.
Rele	4 x Omron G5V-2-H1 DC5, bobina 30 mA. Nao substituir pelo G5V-2 DC5 de 100 mA com os mesmos drivers.
Reguladores	2 x ST LM317T TO220, pequenos dissipadores separados ou isolados. A aba metalica e OUT.
Buffers	2 x TI SN74AHCT541N DIP20; nao substituir por HCT541. Entradas toleram 5,5 V com VCC=0.
Controle UV	LM393N e TI SN74HC14N; HC14 nao e HCT14.
Referencia ADC	TI LM4040AIZ-2.5/NOPB, 0,1%, TO92.
Ajustes	3296W multivoltas: 10 R, 50 R, 20 R, 100 R, 200 R (RV1..RV5).
Capacitores	Ceramicos 100 nF locais, alem dos eletroliticos. CP1: 4700 uF/25 V, diametro <=18 mm; montar externo se o corpo nao couber.
Ferramentas	Multimetro; ferro de ponta fina; lupa; suporte; osciloscopio para validar os pulsos.
Fios	AWG26 isolado para sinais; AWG22 para alimentacao e cabo A-B; barramento GND em cobre estanhado de 0,6 mm.

A lista completa por referencia esta em componentes.csv. Os modulos nao possuem footprint universal: fixe-os por espacadores na caixa e leve IN+, IN-, OUT+, OUT- aos conectores JM1/JM2. Nao deduza esses terminais pela posicao na fotografia de outro modulo.

Soquete U1: DIP28 de 600 mil, contatos torneados de boa qualidade. A area do corpo de um ZIF nao foi dimensionada. Soquetes adicionais: 2 DIP14 LM339, 2 DIP20 buffers, DIP8 LM393 e DIP14 HC14.

3. Como ler os mapas e a lista de fios

Toda coordenada Cxx, Lyy identifica um furo visto do lado dos componentes. C01, L01 e o canto superior esquerdo. O mapa de solda e espelhado horizontalmente, mas os numeros dos furos continuam os mesmos. Nao espelhe os numeros uma segunda vez.

Cada componente tem pad 1 quadrado, referencia e numeros dos terminais. Para pecas de dois terminais: diodos 1=anodo, 2=catodo/faixa; eletroliticos 1=positivo, 2=negativo. Verifique a pinagem do fabricante antes de montar semicondutores.

Os terminais de TO92 podem precisar de abertura para o passo 2,54 mm; resistores usam 7,62 mm; eletroliticos e capacitores podem exigir formacao dos terminais. Nao force o corpo. Os mapas reservam espaco, mas a peca efetivamente comprada deve caber.

A ultima linha de cada placa e o barramento GND: linha 53 em A, linha 74 em B. Solde um fio continuo nessa linha, conferindo que nenhuma ilha adjacente recebeu ponte. Todos os outros fios devem permanecer isolados, inclusive quando cruzarem por baixo da placa.

Os retornos dos capacitores de desacoplamento vao primeiro ao GND local do circuito correspondente, por fio curto. A lista ja indica essas ligacoes: nao substitua por dois fios longos independentes ate o barramento. Isso reduz a area dos lacos de alimentacao.

ligacoes_ponto_a_ponto.csv fornece ID, rede, extremos com furos, cor e bitola. Cada linha e uma ligacao a executar e marcar como concluida. A lista forma uma arvore por rede; nao e necessario ligar todos os pares de pinos de uma mesma rede.

pinos_furos_redes.csv permite auditar qualquer terminal. Mesmo nome de rede nos esquemas significa conexao eletrica, inclusive entre folhas. NC significa sem conexao e nunca deve ser unido a outro NC.

Comece por GND e alimentacoes. Mantenha curtos os fios de /CE, /OE, dados e os cabos entre as placas; posicione A e B lado a lado. Leve a corrente das bobinas por retornos proprios ao barramento, evitando compartilhar trechos finos com a referencia analogica.

Os mapas e esquemas a seguir sao vetoriais. Amplie o PDF para conferir os numeros. A escala impressa nao e gabarito de furacao: a montagem usa as coordenadas da placa ja perfurada.

4. Ligações externas e pinagem do Mega

Conector	Ligacao
JA1.1..15	Mega D22..D36 -> MA0..MA14, entrando nos buffers; JA1.16 GND.
JA2.1..8	Mega D47, D38, D37, D40, D41, D42, D43, D44 -> RD0..7; JA2.9 5 V USB; JA2.10 GND.
JA3.1..8	Mega D2..D9 -> WR0..7; JA3.9 D45; JA3.10 D46; JA3.11 GND; .12 NC.
JA4 -> JB1	Cabo 1:1: 1 VCC,2 VPP,3 VIN_HOLD,4 GND,5 +5B,6 BUS_OE,7 +5M,8 UV_FAIL. Pinos9/10 NC.
JB3.1..6	Mega D10, D11, D12, D14, D48, D49. Nunca ligar bobinas diretamente ao Mega.
JB3.7..11	Mega analogico A0, A1, A2, A3 e GND. Esses A0..3 NAO sao os enderecos da EPROM.
JB4.1 / .2	Mega AREF / GND. AREF recebe somente os 2,500 V da UR1.
JS1.1 / .2	Polo1 S1: C / NO. Em GRAVAR fecha entre esses dois terminais; NC sem uso.
JS1.3 / .4	Polo2 S1: C / NO. Em GRAVAR fornece +5B ao positivo da bobina K4; NC sem uso.
JM1.1..4	Modulo buck IN+, IN-, OUT+, OUT-. Ajustar saida 5,00 V antes de conectar ao restante.
JM2.1..4	Modulo boost IN+, IN-, OUT+, OUT-. Ajustar saida 18,0 V antes de alimentar UP2.

Fonte 12 V: positivo -> fusivel 1 A retardado -> S0 -> JB2.1; negativo -> JB2.2. Use fonte regulada de 12 V/1 A. VIN_PROT precisa permanecer entre 11,1 e 13 V sob carga.

LEDs sao opcionais, fora da BOM principal: D50 -> resistor 1k -> anodo LED leitura -> catodo GND; D51 igual para sessao; D52 igual para falha. Podem ficar sem ligacao. Nao reutilize esses GPIOs.

5. Montagem em blocos - sem EPROM

A. Inspecao mecanica

Conte furos, compare corpos, oriente os soquetes e marque C01/L01 nas duas faces. Fixe placas e modulos antes de medir ou energizar. Nao conecte o Mega nem insira a EPROM.

B. Entrada protegida

Monte JB2, QP1, RP1, ZP1, DP1 e reservatorio. Confira pinos e polaridades com multimetro. CP1 armazena energia: desligue e confirme descarga antes de alterar fios.

C. Modulos e reguladores

Ajuste o buck isoladamente para 5,00 V e o boost para 18,0 V. Monte UP1/UP2, trimpots, diodos de protecao e capacitores. Confira as saidas antes de ligar interfaces.

D. Rele e sensores

Monte K1..K4, drivers, clamps e flybacks. K4 retorna o flyback a COIL4_PLUS apos S1, nunca ao +5B anterior a chave. Monte referencia, UV e ADC; conecte o Mega somente depois de conferir curtos.

E. Interface

Monte soquetes, MOSFETs de dados, LM339, buffers e clamps CE/OE. Interligue as placas. Grave o firmware V2 no Mega. Confira que +5M e +5B nao estao unidos.

F. Primeiro autoteste

Chave LER, sem EPROM. Execute calibracao das fontes/sensores e autoteste00/FF/AA/55. So prossiga apos validar estados, desligamento e pulso com instrumento.

6. Ajuste das fontes e dos sensores

Antes da primeira energizacao, coloque os cinco trimpots na menor resistencia entre pino 1 e o conjunto 2/3, conferindo com ohmimetro. Ajuste primeiro os modulos isolados. Com o Mega conectado, confira AREF e use tensoes para corrigir os ganhos ADC de VIN e +5B antes de selecionar alvos; a janela de +5B e estreita. Compare tambem VCC e VPP seguindo VCC no estado inicial, ainda sem chip.

Mantenha U1 vazio. Mega pelo USB, chave LER. Nao confie nos valores iniciais dos trimpots. Use a acao de servico calibrar: ela mantem o alvo selecionado enquanto voce ajusta e mede; FIM pede retorno a 5 V. VPP elevada permanece bloqueada.

```
python3 eprom_pc.py --porta /dev/ttyACM0 calibrar --vcc 4.2
```

Ordem	Alvo	Ajuste	Medir
1	4,20 V	RV4, base do divisor	TPB6 / GND
2	5,00 V	RV3, degrau 0,8 V	TPB6 / GND
3	6,00 V	RV2, degrau 1,0 V	TPB6 / GND
4	6,25 V	RV1, degrau 0,25 V	TPB6 / GND
5	12,75 V	RV5, regulador VPP	TPB7 / GND, K4 solto
6	2,500 V	UR1 referencia fixa; nao ajustavel	TPB9 / GND

Troque --vcc pelo alvo correspondente em cada passo. Volte a conferir todos os valores apos cada rodada. Cursor de cada trimpot e unido a um terminal, conforme esquema. Calibracao dos LM317 exige carga: RP2/RP7 de 100 R ja fornecem corrente minima nominal de 12,5 mA; confira tambem sob carga adicional de teste.

TPB6 e VCC_EP; TPB7 e 12,75 V antes do rele; TPB8 e VPP realmente aplicado ao soquete. A calibracao de 12,75 V pode ser feita com K4 solto e chave LER, sem aplicar essa tensao ao soquete.

```
python3 eprom_pc.py --porta /dev/ttyACM0 tensoes
```

Compare os quatro canais com multimetro. Em config.h: ganho_novo=ganho_atual x (multimetro / tensao_exibida). Recompile e confira novamente em4,2/5/6/6,25 V e no caminho VPP. O ganho nao ajusta a fonte e nao pode mascarar tensao errada. Verifique tambem a medicao com USB no menor valor de uso (>=4,75 V); os MOSFETs dos ADCs nao sao instrumentos de precisao.

7. Ensaios eletricos antes de inserir o chip

Esta e a etapa pendente de bancada. Nao foi executada por software. Use primeiro carga resistiva e osciloscopio; ainda sem EPROM.

Ensaio	Criterio
Polaridade / continuidade	GND comum e correto. Ausencia de curto entre VCC, VPP,+5M,+5B. Conferir todos os pinos de U1.
Faixas sob carga	VCC de programacao 6,25 V e VPP 12,75 V dentro da tolerancia ST±0,25 V, com ripple/transientes incluidos; ajustes nominais e janelas de firmware sao mais estreitos.
Carga de VCC	100 R/1W em TPB6 simula 62,5 mA a 6,25 V (mais 12,5 mA do regulador). Verificar dissipacao de UP1.
Carga de VPP	270 R/1W em TPB7 simula 47 mA; verificar 12,75 V com boost carregado. Nao deixar resistor aquecendo perto do soquete.
Sequencia	No osciloscopio: elevar VCC antes de VPP; retirar VPP elevada antes de reduzir VCC. Conferir partida, reset, chave LER e desconexao dos 12 V.
UV	Reduzir lentamente VIN e simular queda abrupta sob carga. UV_FAIL deve subir; CE/OE inibir; enderecos desligar depois; K4 retornar.
Temporizacao	/CE pino 20:95..105 us. Setup/hold de endereco e dados>=2 us. Medir em 5 V e 6,25 V.
USB desligado	Com 12 V presentes eUSB ausente, medir ausencia de realimentacao relevante no Mega e ADCs; CE/OE inativos.
Autoteste de interface	Sem EPROM: padroes 00/FF/AA/55 devem retornar exatamente os valores esperados.

```
python3 eprom_pc.py --porta /dev/ttyACM0 pulso --vcc 6.25
python3 eprom_pc.py --porta /dev/ttyACM0 autoteste
```

O servico pulso mantem VPP seguindo VCC; nunca aplica 12,75 V. As cargas devem ser removidas apos o ensaio. Se usar 100 uF adicionais, mantenha os 100 nF ceramicos locais.

8. Leitura, vazio, gravacao e verificacao

Com tudo desligado, insira a EPROM nova/orientada pelo pino 1. Ligue USB, depois 12 V. Chave LER para ler. Feche o Monitor Serial antes de usar o cliente. Os comandos sao executados a partir da pasta codigos; no Windows use a porta COM correta.

```
python3 -m pip install pyserial
python3 eprom_pc.py --porta /dev/ttyACM0 info
python3 eprom_pc.py --porta /dev/ttyACM0 vazio
python3 eprom_pc.py --porta /dev/ttyACM0 ler backup.bin
python3 eprom_pc.py --porta /dev/ttyACM0 verificar imagem.bin
```

Leitura so salva tres dumps identicos. Vazia significa todos os 32768 bytes iguais a FF; uma memoria usada pode precisar de apagamento UV antes de aceitar outro conteudo. Ausencia de erros de leitura nao prova a capacidade de gravacao.

Para gravar, confirme o chip M27C256B e a calibracao. Use um BIN de exatamente 32768 bytes. Coloque S1 em GRAVAR, execute e confirme a palavra solicitada. Mantenha a chave nessa posicao ate concluir as verificacoes.

```
python3 eprom_pc.py --porta /dev/ttyACM0 gravar imagem.bin
```

O firmware usa pulsos nominais 100 us, ate 25 tentativas por byte e nenhum sobrepulso. O cliente transmite novamente o BIN para comparacao byte a byte em 6 V,4,2 V e 5 V. SUCCESS so e emitido depois dessas tres passagens. CRC dos pacotes protege o transporte; nao substitui a comparacao integral.

Ao terminar, confirme retorno a 5 V, coloque LER, desligue 12 V e por ultimo USB. Nunca remova ou insira o chip energizado. Se houver falha, nao repita automaticamente a gravacao: retireVPP, confira as fontes e leia o que ficou no chip.

Essa memoria e UV EPROM, nao EEPROM. Apagamento exige equipamento UV adequado pela janela; nao existe comando de apagar eletricamente. A organizacao dos quatro jogos depende do cartucho e do BIN, nao apenas da capacidade da memoria.

9. Limites, resultados e fontes

O hardware inclui protecao de polaridade, corte por subtensao, isolamento de enderecos e de sensores, autorizacao fisica de VPP e sequenciamento de software. Isso nao constitui protecao certificada contra qualquer falha de componente, erro de montagem, sobretensao ou ruido.

UV_FAIL inibe CE/OE rapidamente. CP16 atrasa a retirada dos enderecos para preservar hold apos o bloqueio. O reservatorio 4700 uF isolado oferece retencao calculada da ordem de 50 ms no pior caso aproximado de 100 mA; isso nao e resultado de ensaio. Verifique todos esses tempos na montagem real.

Uma falha de tensao detectada pelo firmware fica retida ate recuperacao explicita. Um transiente fisico menor que o intervalo de monitoramento 20 ms pode desaparecer antes da amostragem; nao ha latch independente de hardware para todo transiente. Reset durante um pulso pode deixar um byte parcialmente programado.

A verificacao mecanica confere furos e envelopes previstos. Nao comprova compatibilidade com qualquer fabricante de capacitor, trimpot ou modulo. CP1 maior que 18mm e modulos diferentes precisam de fixacao externa. Nao se trata de um novo PCB validado por DRC; a montagem e por fios isolados.

Validacoes de firmware, testes, compilacao Mega e limites detalhados: codigos/VALIDACAO.txt. Validacoes do contrato, cobertura e listas de conexao: VALIDACAO_PROJETO.txt. Esquemas e mapas finais foram renderizados para inspecao visual.

Fontes primarias utilizadas:

ST M27C256B, rev2, maio2006, pp9/10/15/18

ST LM317T, pinagem e aplicacao

Omron G5V-2, bobinaH1 e pinagem p4

TI SN74AHCT541

TI SN74HC14


TI LM393

TI LM4040-N

Microchip 2N7000 DS20005695A

Placa A | lado dos componentes

REV 0.2 | M27C256B | ilhas isoladas, passo 2,54 mm | prototipo sem ensaio fisico



Coordenadas C=coluna, L=linha.
Origem no canto superior esquerdo visto pelo lado dos componentes.
Na solda, as colunas aparecem invertidas; o numero do furo e o mesmo.

Quadrado verde = terminal 1.
Consulte pinos_furos_redes.csv.
Consulte ligacoes_ponto_a_ponto.csv.
Cruzamento de fios isolados nao significa conexao.


GND: fio continuo na linha 53.
Nenhuma outra linha e barramento.
Nao usar placa de trilhas continuas.

Posicao reservada; confirme os corpos das pecas antes de soldar.
Forme os terminais sem forcar o encapsulamento.

Mapa de montagem por coordenadas. NAO e mascara de cobre nem gabarito para fabricar PCB.

Placa A | lado da solda - ESPELHADO

REV 0.2 | M27C256B | ilhas isoladas, passo 2,54 mm | prototipo sem ensaio fisico



Coordenadas C=coluna, L=linha.
Origem no canto superior esquerdo
visto pelo lado dos componentes.
Na solda, as colunas aparecem
invertidas; o numero do furo e o mesmo.

Quadrado verde = terminal 1.
Consulte pinos_furos_redes.csv.
Consulte ligacoes_ponto_a_ponto.csv.
Cruzamento de fios isolados
nao significa conexao.


GND: fio continuo na linha 53.
Nenhuma outra linha e barramento.
Nao usar placa de trilhas continuas.

Posicao reservada; confirme os
corpos das pecas antes de soldar.
Forme os terminais sem forcar
o encapsulamento.

Mapa de montagem por coordenadas. NAO e mascara de cobre nem gabarito para fabricar PCB.

Placa B | lado dos componentes

REV 0.2 | M27C256B | ilhas isoladas, passo 2,54 mm | prototipo sem ensaio fisico



Coordenadas C=coluna, L=linha.

Origem no canto superior esquerdo visto pelo lado dos componentes.

Na solda, as colunas aparecem invertidas; o numero do furo e o mesmo.

Quadrado verde = terminal 1.

Consulte pinos_furos_redes.csv.

Consulte ligacoes_ponto_a_ponto.csv.

Cruzamento de fios isolados nao significa conexao.

GND: fio continuo na linha 74.

Nenhuma outra linha e barramento.

Nao usar placa de trilhas continuas.

Posicao reservada; confirme os corpos das pecas antes de soldar.

Forme os terminais sem forcar o encapsulamento.


CP1: diametro maximo 18 mm, passo formado 7,62 mm; se maior, fixar externamente com fio isolado.

Modulos buck/boost e chaves sao ligados pelos conectores; fixacao e dimensoes dependem das pecas efetivamente compradas.

Mapa de montagem por coordenadas. NAO e mascara de cobre nem gabarito para fabricar PCB.

Placa B | lado da solda - ESPELHADO

REV 0.2 | M27C256B | ilhas isoladas, passo 2,54 mm | prototipo sem ensaio fisico



Mapa de montagem por coordenadas. NAO e mascara de cobre nem gabarito para fabricar PCB.

Coordenadas C=coluna, L=linha.
Origem no canto superior esquerdo
visto pelo lado dos componentes.
Na solda, as colunas aparecem
invertidas; o numero do furo e o mesmo.

Quadrado verde = terminal 1.
Consulte pinos_furos_redes.csv.
Consulte ligacoes_ponto_a_ponto.csv.
Cruzamento de fios isolados
nao significa conexao.

GND: fio continuo na linha 74.
Nenhuma outra linha e barramento.
Nao usar placa de trilhas continuas.

Posicao reservada; confirme os
corpos das pecas antes de soldar.
Forme os terminais sem forcar
o encapsulamento.

CP1: diametro maximo 18 mm,
passo formado 7,62 mm; se maior,
fixar externamente com fio isolado.

Modulos buck/boost e chaves
sao ligados pelos conectores;
fixacao e dimensoes dependem
das pecas efetivamente compradas.

M27C256B • LIGAÇÕES PARA PLACA PERFURADA • Núcleo e interface A

Revisão 0.2 • protótipo sem ensaio físico • prancha 1/6 • todos os pinos e furos extraídos do contrato

U4/U5: SN74AHCT541, não HCT541. CE/OE passam por MOSFETs e clamps UV. RN1/RN2: comum no pino 1.

JA1 • Mega
MA0…MA14

→

U4 / U5 • AHCT541
isolamento por BUS_OE

→

U1 • M27C256B
A0…A14, Q0…Q7, CE_N/OE_N

U1 • placa A

M27C256B-10F1 + soquete DIP28 600 mil

1 VPP	(10,9)	15 Q3	(16,22)
2 A12	(10,10)	16 Q4	(16,21)
3 A7	(10,11)	17 Q5	(16,20)
4 A6	(10,12)	18 Q6	(16,19)
5 A5	(10,13)	19 Q7	(16,18)
6 A4	(10,14)	20 CE_N	(16,17)
7 A3	(10,15)	21 A10	(16,16)
8 A2	(10,16)	22 OE_N	(16,15)
9 A1	(10,17)	23 A11	(16,14)
10 A0	(10,18)	24 A9	(16,13)
11 Q0	(10,19)	25 A8	(16,12)
12 Q1	(10,20)	26 A13	(16,11)
13 Q2	(10,21)	27 A14	(16,10)
14 GND	(10,22)	28 VCC_EP	(16,9)


RN1 • placa A

SIP9 8x100k comum no pino1

1 GND	(23,6)	6 MA4	(23,11)
2 MA0	(23,7)	7 MA5	(23,12)
3 MA1	(23,8)	8 MA6	(23,13)
4 MA2	(23,9)	9 MA7	(23,14)
5 MA3	(23,10)		

QP9 • placa A

BC337-40 onsemi: 1C 2B 3E



1 G9	(28,43)
2 UV_GATE9	(29,43)
3 GND	(30,43)

C6 • placa A

100nF 25V



1 +5B	(5,27)
2 GND	(6,27)

R35 • placa A

1k



1 VCC_EP	(33,46)
2 CE_N	(36,46)

R41 • placa A

100k



1 +5B	(6,42)
2 BUS_OE	(9,42)

R45 • placa A

100k



1 UV_GATE10	(37,49)
2 GND	(40,49)

U4 • placa A

TI SN74AHCT541N DIP20 (nao HCT541)

1 BUS_OE	(7,29)	5 MA3	(7,33)
19 BUS_OE	(10,30)	15 A3	(10,34)
20 +5B	(10,29)	6 MA4	(7,34)
10 GND	(7,38)	14 A4	(10,35)
2 MA0	(7,30)	7 MA5	(7,35)
18 A0	(10,31)	13 A5	(10,36)
3 MA1	(7,31)	8 MA6	(7,36)
17 A1	(10,32)	12 A6	(10,37)
4 MA2	(7,32)	9 MA7	(7,37)
16 A2	(10,33)	11 A7	(10,38)

JA2 • placa A

Mega RD0..7, 5V USB, GND

1 RD0	(72,5)	6 RD5	(72,10)
2 RD1	(72,6)	7 RD6	(72,11)
3 RD2	(72,7)	8 RD7	(72,12)
4 RD3	(72,8)	9 +5M	(72,13)
5 RD4	(72,9)	10 GND	(72,14)

Q9 • placa A


2N7000 Microchip: 1S 2G 3D



1 GND	(28,46)
2 G9	(29,46)
3 CE_N	(30,46)

QP10 • placa A

BC337-40 onsemi: 1C 2B 3E



1 G10	(44,43)
2 UV_GATE10	(45,43)
3 GND	(46,43)

R33 • placa A

1k



1 CE_DRV	(21,46)
2 G9	(24,46)

R37 • placa A

100k



1 G10	(43,49)
2 GND	(46,49)

R43 • placa A

100k



1 UV_GATE9	(21,49)
2 GND	(24,49)

U5 • placa A

TI SN74AHCT541N DIP20 (nao HCT541)

1 BUS_OE	(16,29)	5 MA11	(16,33)
19 BUS_OE	(19,30)	15 A11	(19,34)
20 +5B	(19,29)	6 MA12	(16,34)
10 GND	(16,38)	14 A12	(19,35)
2 MA8	(16,30)	7 MA13	(16,35)
18 A8	(19,31)	13 A13	(19,36)
3 MA9	(16,31)	8 MA14	(16,36)
17 A9	(19,32)	12 A14	(19,37)
4 MA10	(16,32)	9 GND	(16,37)
16 A10	(19,33)	11 NC	(19,38)

JA4 • placa A

Para JB1, cabo numerado 1:1

1 VCC_EP	(72,43)	6 BUS_OE	(72,48)
2 VPP	(72,44)	7 +5M	(72,49)
3 VIN_HOLD	(72,45)	8 UV_FAIL	(72,50)
4 GND	(72,46)	9 NC	(72,51)
5 +5B	(72,47)	10 NC	(72,52)

Q10 • placa A

2N7000 Microchip: 1S 2G 3D



1 GND	(44,46)
2 G10	(45,46)
3 OE_N	(46,46)

C1 • placa A

100nF 25V



1 VCC_EP	(18,8)
2 GND	(19,8)

C7 • placa A

100nF 25V



1 +5B	(17,27)
2 GND	(18,27)

R36 • placa A

1k



1 OE_DRV	(37,46)
2 G10	(40,46)

R42 • placa A

4k7



1 UV_FAIL	(21,43)
2 UV_GATE9	(24,43)

JA1 • placa A

Mega D22..D36, GND

1 MA0	(2,6)	9 MA8	(2,14)
2 MA1	(2,7)	10 MA9	(2,15)
3 MA2	(2,8)	11 MA10	(2,16)
4 MA3	(2,9)	12 MA11	(2,17)
5 MA4	(2,10)	13 MA12	(2,18)
6 MA5	(2,11)	14 MA13	(2,19)
7 MA6	(2,12)	15 MA14	(2,20)
8 MA7	(2,13)	16 GND	(2,21)

JA3 • placa A

Mega D2..9, D45, D46, GND, NC

1 WR0	(2,30)	7 WR6	(2,36)
2 WR1	(2,31)	8 WR7	(2,37)
3 WR2	(2,32)	9 CE_DRV	(2,38)
4 WR3	(2,33)	10 OE_DRV	(2,39)
5 WR4	(2,34)	11 GND	(2,40)
6 WR5	(2,35)	12 NC	(2,41)

RN2 • placa A

SIP9 8x100k comum no pino1

1 GND	(23,22)	6 MA12	(23,27)
2 MA8	(23,23)	7 MA13	(23,28)
3 MA9	(23,24)	8 MA14	(23,29)
4 MA10	(23,25)	9 GND	(23,30)
5 MA11	(23,26)		

C2 • placa A

100nF 25V



1 VPP	(6,8)
2 GND	(7,8)

R34 • placa A

100k



1 G9	(27,49)
2 GND	(30,49)

R38 • placa A

1k



1 VCC_EP	(49,46)
2 OE_N	(52,46)

R44 • placa A

4k7



1 UV_FAIL	(37,43)
2 UV_GATE10	(40,43)

MESMO NOME DE REDE = ligação elétrica entre todos os terminais, inclusive entre placas. NC = deixar sem ligação.
(c,l) = coluna e linha do furo, vista superior. +5M = USB do Mega; +5B = buck externo: NÃO interligar esses positivos.

M27C256B • LIGAÇÕES PARA PLACA PERFURADA • Dados: escrita e leitura

Revisão 0.2 • protótipo sem ensaio físico • prancha 2/6 • todos os pinos e furos extraídos do contrato

2N7000 Microchip: S1/G2/D3. LM339: entradas + recebem Qn; entradas − recebem VREF_DATA. Coletor aberto com pull-up +5M.

WRn → Rgate → 2N7000
HIGH no gate puxa Qn a zero

→

Qn → LM339 (+)
VREF_DATA no terminal −

→

RDn → Mega
pull-up alimentado por +5M

U2 • placa A
LM339N DIP14

3 VIN_HOLD	(56,9)	1 RD1	(56,7)
12 GND	(59,9)	9 Q2	(59,12)
5 Q0	(56,11)	8 VREF_DATA	(59,13)
4 VREF_DATA	(56,10)	14 RD2	(59,7)
2 RD0	(56,8)	11 Q3	(59,10)
7 Q1	(56,13)	10 VREF_DATA	(59,11)
6 VREF_DATA	(56,12)	13 RD3	(59,8)

U3 • placa A
LM339N DIP14

3 VIN_HOLD	(56,29)	1 RD5	(56,27)
12 GND	(59,29)	9 Q6	(59,32)
5 Q4	(56,31)	8 VREF_DATA	(59,33)
4 VREF_DATA	(56,30)	14 RD6	(59,27)
2 RD4	(56,28)	11 Q7	(59,30)
7 Q5	(56,33)	10 VREF_DATA	(59,31)
6 VREF_DATA	(56,32)	13 RD7	(59,28)

Q1 • placa A
2N7000 Microchip: 1S 2G 3D



1 GND	(35,5)
2 G0	(36,5)
3 Q0	(37,5)

Q2 • placa A
2N7000 Microchip: 1S 2G 3D



1 GND	(35,10)
2 G1	(36,10)
3 Q1	(37,10)

Q3 • placa A
2N7000 Microchip: 1S 2G 3D



1 GND	(35,15)
2 G2	(36,15)
3 Q2	(37,15)

Q4 • placa A
2N7000 Microchip: 1S 2G 3D



1 GND	(35,20)
2 G3	(36,20)
3 Q3	(37,20)

Q5 • placa A
2N7000 Microchip: 1S 2G 3D



1 GND	(35,25)
2 G4	(36,25)
3 Q4	(37,25)

Q6 • placa A
2N7000 Microchip: 1S 2G 3D



1 GND	(35,30)
2 G5	(36,30)
3 Q5	(37,30)

Q7 • placa A
2N7000 Microchip: 1S 2G 3D



1 GND	(35,35)
2 G6	(36,35)
3 Q6	(37,35)

Q8 • placa A
2N7000 Microchip: 1S 2G 3D



1 GND	(35,40)
2 G7	(36,40)
3 Q7	(37,40)

C3 • placa A
100nF 25V



1 VIN_HOLD	(54,5)
2 GND	(55,5)

C4 • placa A
100nF 25V



1 VIN_HOLD	(54,25)
2 GND	(55,25)

C5 • placa A
100nF 25V



1 VREF_DATA	(59,49)
2 GND	(60,49)

R1 • placa A
220R



1 WR0	(27,5)
2 G0	(30,5)

R2 • placa A
220R



1 WR1	(27,10)
2 G1	(30,10)

R3 • placa A
220R



1 WR2	(27,15)
2 G2	(30,15)

R4 • placa A
220R



1 WR3	(27,20)
2 G3	(30,20)

R5 • placa A
220R



1 WR4	(27,25)
2 G4	(30,25)

R6 • placa A
220R



1 WR5	(27,30)
2 G5	(30,30)

R7 • placa A
220R



1 WR6	(27,35)
2 G6	(30,35)

R8 • placa A
220R



1 WR7	(27,40)
2 G7	(30,40)

R9 • placa A
100k



1 G0	(31,7)
2 GND	(34,7)

R10 • placa A
100k



1 G1	(31,12)
2 GND	(34,12)

R11 • placa A
100k



1 G2	(31,17)
2 GND	(34,17)

R12 • placa A
100k



1 G3	(31,22)
2 GND	(34,22)

R13 • placa A
100k



1 G4	(31,27)
2 GND	(34,27)

R14 • placa A
100k



1 G5	(31,32)
2 GND	(34,32)

R15 • placa A
100k



1 G6	(31,37)
2 GND	(34,37)

R16 • placa A
100k



1 G7	(31,42)
2 GND	(34,42)

R17 • placa A
10k



1 VCC_EP	(42,5)
2 Q0	(45,5)

R18 • placa A
10k



1 VCC_EP	(42,10)
2 Q1	(45,10)

R19 • placa A
10k



1 VCC_EP	(42,15)
2 Q2	(45,15)

R20 • placa A
10k



1 VCC_EP	(42,20)
2 Q3	(45,20)

R21 • placa A
10k



1 VCC_EP	(42,25)
2 Q4	(45,25)

R22 • placa A
10k



1 VCC_EP	(42,30)
2 Q5	(45,30)

R23 • placa A
10k



1 VCC_EP	(42,35)
2 Q6	(45,35)

R24 • placa A
10k



1 VCC_EP	(42,40)
2 Q7	(45,40)

R25 • placa A
4k7



1 +5M	(61,5)
2 RD0	(64,5)

R26 • placa A
4k7



1 +5M	(61,10)
2 RD1	(64,10)

R27 • placa A
4k7



1 +5M	(61,15)
2 RD2	(64,15)

R28 • placa A
4k7



1 +5M	(61,20)
2 RD3	(64,20)

R29 • placa A
4k7



1 +5M	(61,25)
2 RD4	(64,25)

R30 • placa A
4k7



1 +5M	(61,30)
2 RD5	(64,30)

R31 • placa A
4k7



1 +5M	(61,35)
2 RD6	(64,35)

R32 • placa A
4k7



1 +5M	(61,40)
2 RD7	(64,40)

R39 • placa A
22k 1%



1 +5M	(55,45)
2 VREF_DATA	(58,45)

R40 • placa A
10k 1%



1 VREF_DATA	(62,45)
2 GND	(65,45)

MESMO NOME DE REDE = ligação elétrica entre todos os terminais, inclusive entre placas. NC = deixar sem ligação.

(c,l) = coluna e linha do furo, vista superior. +5M = USB do Mega; +5B = buck externo: NÃO interligar esses positivos.

M27C256B • LIGAÇÕES PARA PLACA PERFURADA • Entrada e fontes reguladas

Revisão 0.2 • protótipo sem ensaio físico • prancha 3/6 • todos os pinos e furos extraídos do contrato

LM317T ST: ADJ1/OUT2/IN3. Trimpots: cursor 2 unido ao terminal 3. Diodos: pino 1=A e pino 2=K.

JB2 / QP1 — 12 V, proteção contra inversão → **JM1 / JM2** — buck +5B; boost +18B → **UP1 / UP2** — VCC_EP e +12P75 → **K4 → VPP** — seleção VCC_EP / +12P75

JM1 • placa B
MODULO BUCK: IN+, IN-, OUT+, OUT-



1	VIN_PROT	(17,29)
2	GND	(17,30)
3	+5B	(17,31)
4	GND	(17,32)

JM2 • placa B
MODULO BOOST: IN+, IN-, OUT+, OUT-



1	+5B	(19,29)
2	GND	(19,30)
3	+18B	(19,31)
4	GND	(19,32)

QP1 • placa B
IRF9540N TO220 1G 2D 3S



1	G_REVERSE	(6,27)
2	VIN_FUSED	(7,27)
3	VIN_PROT	(8,27)

RV1 • placa B
3296W 10R multivoltas



1	VCC_D025_R	(43,28)
2	VCC_T1	(44,28)
3	VCC_T1	(45,28)

RV4 • placa B
3296W 100R multivoltas



1	VCC_BASE_R	(33,36)
2	GND	(34,36)
3	GND	(35,36)

RV5 • placa B
3296W 200R multivoltas



1	VPP_R	(67,28)
2	GND	(68,28)
3	GND	(69,28)

RV2 • placa B
3296W 50R multivoltas



1	VCC_D100_R	(33,32)
2	VCC_T2	(34,32)
3	VCC_T2	(35,32)

RV3 • placa B
3296W 20R multivoltas



1	VCC_D080_R	(43,32)
2	VCC_T3	(44,32)
3	VCC_T3	(45,32)

CP1 • placa B
4700uF 25V



1	VIN_HOLD	(6,33)
2	GND	(9,33)

CP2 • placa B
100nF 25V



1	VIN_HOLD	(14,30)
2	GND	(15,30)

UP1 • placa B
ST LM317T TO220 1ADJ 2OUT 3IN



1	ADJ_VCC	(28,27)
2	VCC_EP	(29,27)
3	VCC_HOLD	(30,27)

UP2 • placa B
ST LM317T TO220 1ADJ 2OUT 3IN



1	ADJ_VPP	(52,27)
2	+12P75	(53,27)
3	+18B	(54,27)

CP3 • placa B
470uF 16V



1	+5B	(4,41)
2	GND	(6,41)

CP4 • placa B
100nF 25V



1	+5B	(9,40)
2	GND	(10,40)

CP5 • placa B
47uF 16V



1	VCC_EP	(38,36)
2	GND	(40,36)

CP6 • placa B
100nF 25V



1	VCC_EP	(33,23)
2	GND	(34,23)

CP7 • placa B
100nF 25V



1	VIN_HOLD	(28,23)
2	GND	(29,23)

CP8 • placa B
10uF 35V



1	+18B	(52,32)
2	GND	(54,32)

CP9 • placa B
100nF 50V



1	+18B	(57,31)
2	GND	(58,31)

CP10 • placa B
10uF 25V



1	+12P75	(61,32)
2	GND	(63,32)

CP11 • placa B
100nF 25V



1	+12P75	(52,23)
2	GND	(53,23)

CP12 • placa B
100nF 25V



1	VPP	(62,36)
2	GND	(63,36)

DP1 • placa B
1N5819



1	VIN_PROT	(20,27)
2	VIN_HOLD	(23,27)

DP2 • placa B
1N4007 OUT->IN



1	VCC_EP	(27,40)
2	VIN_HOLD	(30,40)

DP3 • placa B
1N4007 OUT->IN



1	+12P75	(51,36)
2	+18B	(54,36)

JB2 • placa B
Entrada apos fusivel e S0



1	VIN_FUSED	(3,26)
2	GND	(3,27)

RP1 • placa B
100k



1	G_REVERSE	(10,27)
2	GND	(13,27)

RP2 • placa B
100R 1%



1	VCC_EP	(32,27)
2	ADJ_VCC	(35,27)

RP3 • placa B
15R 1%



1	ADJ_VCC	(37,27)
2	VCC_D025_R	(40,27)

RP4 • placa B
68R 1%



1	VCC_T1	(27,31)
2	VCC_D100_R	(30,31)

RP5 • placa B
56R 1%



1	VCC_T2	(37,31)
2	VCC_D080_R	(40,31)

RP6 • placa B
200R 1%



1	VCC_T3	(27,35)
2	VCC_BASE_R	(30,35)

RP7 • placa B
100R 1%



1	+12P75	(56,27)
2	ADJ_VPP	(59,27)

RP8 • placa B
820R 1%



1	ADJ_VPP	(61,27)
2	VPP_R	(64,27)

RP9 • placa B
2k2 0.25W



1	VPP	(56,36)
2	GND	(59,36)

ZP1 • placa B
1N4742A 12V 1W



1	G_REVERSE	(15,27)
2	VIN_PROT	(18,27)

MESMO NOME DE REDE = ligação elétrica entre todos os terminais, inclusive entre placas. NC = deixar sem ligação.

(c,l) = coluna e linha do furo, vista superior. +5M = USB do Mega; +5B = buck externo: NÃO interligar esses positivos.

M27C256B • LIGAÇÕES PARA PLACA PERFURADA • Relés e comandos B

Revisão 0.2 • protótipo sem ensaio físico • prancha 4/6 • todos os pinos e furos extraídos do contrato

G5V-2-H1: bobina 1/16; contato COM4, NC6, NO8. Segundo polo 13/11/9 fica NC. Não confundir vistas superior/inferior.

Mega → resistor de base
comando K1…K4

→


BC337 → bobina
diodo + zener limitam retorno

→

Contato do relé
K1…K3: segmentos; K4: VPP

K1 • placa B

Omron G5V-2-H1 DC5 (30mA)



1	+5B	(11,5)
16	COIL1_LOW	(11,8)
4	ADJ_VCC	(8,5)
6	NC	(6,5)
8	VCC_T1	(4,5)
13	NC	(8,8)
11	NC	(6,8)
9	NC	(4,8)

JB3 • placa B

Mega controles: D10 D11 D12 D14 D48 D49 A0 A1 A2 A3 GND

1	K1_DRV	(74,46)	7	ADC_VCC	(74,52)
2	K2_DRV	(74,47)	8	ADC_VPP	(74,53)
3	K3_DRV	(74,48)	9	ADC_VIN	(74,54)
4	K4_DRV	(74,49)	10	ADC_B5	(74,55)
5	MODE_SW	(74,50)	11	GND	(74,56)
6	BUS_EN	(74,51)			

DF1 • placa B

1N4148



1	COIL1_LOW	(13,11)
2	CLAMP_K1	(16,11)

RP11 • placa B

2k2



1	K1_DRV	(3,11)
2	BASE_K1	(6,11)

RP15 • placa B

100k



1	BASE_K1	(8,11)
2	GND	(11,11)

ZF1 • placa B


BZX85C12 12V



1	+5B	(3,14)
2	CLAMP_K1	(6,14)

K2 • placa B

Omron G5V-2-H1 DC5 (30mA)



1	+5B	(29,5)
16	COIL2_LOW	(29,8)
4	VCC_T1	(26,5)
6	NC	(24,5)
8	VCC_T2	(22,5)
13	NC	(26,8)
11	NC	(24,8)
9	NC	(22,8)


JB1 • placa B

Para JA4, cabo numerado 1:1

1	VCC_EP	(74,27)	6	BUS_OE	(74,32)
2	VPP	(74,28)	7	+5M	(74,33)
3	VIN_HOLD	(74,29)	8	UV_FAIL	(74,34)
4	GND	(74,30)	9	NC	(74,35)
5	+5B	(74,31)	10	NC	(74,36)

QP5 • placa B

BC337-40 onsemi: 1C 2B 3E



1	COIL4_LOW	(68,5)
2	BASE_K4	(69,5)
3	GND	(70,5)

DF4 • placa B

1N4148



1	COIL4_LOW	(67,11)
2	CLAMP_K4	(70,11)

RP14 • placa B

1k5



1	K4_DRV	(57,11)
2	BASE_K4	(60,11)

RP18 • placa B

100k



1	BASE_K4	(62,11)
2	GND	(65,11)

ZF4 • placa B


BZX85C12 12V



1	COIL4_PLUS	(57,14)
2	CLAMP_K4	(60,14)

K3 • placa B

Omron G5V-2-H1 DC5 (30mA)



1	+5B	(47,5)
16	COIL3_LOW	(47,8)
4	VCC_T2	(44,5)
6	NC	(42,5)
8	VCC_T3	(40,5)
13	NC	(44,8)
11	NC	(42,8)
9	NC	(40,8)

JS1 • placa B

Chave DPDT: C1 NO1 C2 NO2



1	MODE_SW	(39,49)
2	GND	(39,50)
3	COIL4_PLUS	(39,51)
4	+5B	(39,52)

QP4 • placa B

BC337-40 onsemi: 1C 2B 3E



1	COIL3_LOW	(50,5)
2	BASE_K3	(51,5)
3	GND	(52,5)

DF3 • placa B

1N4148



1	COIL3_LOW	(49,11)
2	CLAMP_K3	(52,11)

RP13 • placa B

2k2



1	K3_DRV	(39,11)
2	BASE_K3	(42,11)

RP17 • placa B

100k



1	BASE_K3	(44,11)
2	GND	(47,11)

ZF3 • placa B


BZX85C12 12V



1	+5B	(39,14)
2	CLAMP_K3	(42,14)

K4 • placa B

Omron G5V-2-H1 DC5 (30mA)



1	COIL4_PLUS	(65,5)
16	COIL4_LOW	(65,8)
4	VPP	(62,5)
6	VCC_EP	(60,5)
8	+12P75	(58,5)
13	NC	(62,8)
11	NC	(60,8)
9	NC	(58,8)

QP2 • placa B


BC337-40 onsemi: 1C 2B 3E



1	COIL1_LOW	(14,5)
2	BASE_K1	(15,5)
3	GND	(16,5)

QP3 • placa B

BC337-40 onsemi: 1C 2B 3E



1	COIL2_LOW	(32,5)
2	BASE_K2	(33,5)
3	GND	(34,5)

DF2 • placa B

1N4148



1	COIL2_LOW	(31,11)
2	CLAMP_K2	(34,11)

RP12 • placa B

2k2



1	K2_DRV	(21,11)
2	BASE_K2	(24,11)

RP16 • placa B

100k



1	BASE_K2	(26,11)
2	GND	(29,11)

ZF2 • placa B

BZX85C12 12V



1	+5B	(21,14)
2	CLAMP_K2	(24,14)

MESMO NOME DE REDE = ligação elétrica entre todos os terminais, inclusive entre placas. NC = deixar sem ligação.

(c,l) = coluna e linha do furo, vista superior. +5M = USB do Mega; +5B = buck externo: NÃO interligar esses positivos.

M27C256B • LIGAÇÕES PARA PLACA PERFURADA • Supervisão e intertravamento

Revisão 0.2 • protótipo sem ensaio físico • prancha 5/6 • todos os pinos e furos extraídos do contrato

UC2 = SN74HC14, não HCT14. UC1 = LM393. BC337 onsemi: C1/B2/E3. CP16 = 10 nF no atraso de BUS_OE.

UC1 • LM393
VIN_PROT e +5B supervisionados

→

UC2 • HC14
UV_FAIL; atraso BUS_SLOW

→

QP7/QP8 e QP9/QP10
bloqueio de BUS e gates CE/OE

UC1 • placa B

LM393N DIP8



1	UV_OK	(58,50)
2	AREF_2V5	(58,51)
3	UV_SENSE	(58,52)
4	GND	(58,53)
5	B5_UV	(61,53)
6	AREF_2V5	(61,52)
7	UV_OK	(61,51)
8	VIN_HOLD	(61,50)

UC2 • placa B

TI SN74HC14N DIP14 (nao HCT14)

1	UV_OK	(49,58)	8	BUS_OE	(52,64)
2	UV_FAIL	(49,59)	9	BUS_INV	(52,63)
3	GND	(49,60)	10	NC	(52,62)
4	NC	(49,61)	11	GND	(52,61)
5	BUS_SLOW	(49,62)	12	NC	(52,60)
6	BUS_INV	(49,63)	13	GND	(52,59)
7	GND	(49,64)	14	+5B	(52,58)

QP6 • placa B

BC337-40 onsemi: 1C 2B 3E



1	BUS_SLOW	(44,55)
2	BASE_BUS	(45,55)
3	GND	(46,55)

QP7 • placa B


BC337-40 onsemi: 1C 2B 3E



1	BASE_BUS	(58,58)
2	UV_CLAMP7	(59,58)
3	GND	(60,58)

QP8 • placa B

BC337-40 onsemi: 1C 2B 3E



1	BASE_K4	(40,66)
2	UV_CLAMP8	(41,66)
3	GND	(42,66)

CP14 • placa B

100nF 25V



1	VIN_HOLD	(58,46)
2	GND	(59,46)

CP15 • placa B

100nF 25V



1	+5B	(54,58)
2	GND	(55,58)

CP16 • placa B

10nF filme/C0G 5% 50V



1	BUS_SLOW	(45,58)
2	GND	(46,58)

RP20 • placa B

100k 0.1%



1	VIN_PROT	(62,50)
2	UV_SENSE	(65,50)

RP21 • placa B

29k4 0.1%



1	UV_SENSE	(67,50)
2	GND	(70,50)

RP22 • placa B

2k2



1	BUS_EN	(48,55)
2	BASE_BUS	(51,55)

RP23 • placa B

100k



1	BASE_BUS	(53,55)
2	GND	(56,55)

RP24 • placa B

10k



1	+5B	(58,55)
2	UV_OK	(61,55)

RP25 • placa B

8k2 1%



1	+5B	(63,55)
2	B5_UV	(66,55)

RP26 • placa B

10k 1%



1	B5_UV	(68,55)
2	GND	(71,55)

RP27 • placa B

10k 1%



1	+5B	(39,58)
2	BUS_SLOW	(42,58)

RP28 • placa B

4k7



1	UV_FAIL	(62,58)
2	UV_CLAMP7	(65,58)

RP29 • placa B

4k7



1	UV_FAIL	(44,66)
2	UV_CLAMP8	(47,66)

RP30 • placa B

100k



1	UV_CLAMP7	(67,58)
2	GND	(70,58)

RP31 • placa B

100k



1	UV_CLAMP8	(49,66)
2	GND	(52,66)

MESMO NOME DE REDE = ligação elétrica entre todos os terminais, inclusive entre placas. NC = deixar sem ligação.

(c,l) = coluna e linha do furo, vista superior. +5M = USB do Mega; +5B = buck externo: NÃO interligar esses positivos.

M27C256B • LIGAÇÕES PARA PLACA PERFURADA • ADC, referência e pontos de teste

Revisão 0.2 • protótipo sem ensaio físico • prancha 6/6 • todos os pinos e furos extraídos do contrato

LM4040: NC1/K2/A3. AREF externa 2,5 V; nunca unir +5M ao +5B. Testpoints A e B mantêm os nomes exatos das redes.

Tensão → divisor RSxA/B
SENSE_x com capacitor CSx

→

QSx • 2N7000
gate +5M; saída ADC com RSxC

→

Mega ADC / AREF
A0…A3; referência 2,5 V

QS1 • placa B
2N7000 Microchip: 1S 2G 3D



1	ADC_VCC	(19,50)
2	+5M	(20,50)
3	SENSE_1	(21,50)

UR1 • placa B
LM4040AIZ-2.5/NOPB TI: 1NC 2K 3A



1	NC	(44,50)
2	AREF_2V5	(45,50)
3	GND	(46,50)

RP19 • placa B
1k



1	+5M	(48,50)
2	AREF_2V5	(51,50)

RS2A • placa B
56k 0.1%



1	VPP	(27,50)
2	SENSE_2	(30,50)

RS3B • placa B
10k 0.1%



1	SENSE_3	(22,53)
2	GND	(25,53)

RS4C • placa B
10k 0.1%



1	ADC_B5	(17,56)
2	GND	(20,56)

TPA4 • placa A
VPP

1	VPP	(32,52)

TPA8 • placa A
OE_N

1	OE_N	(68,52)

TPB4 • placa B
+5B

1	+5B	(3,58)

TPB8 • placa B
VPP

1	VPP	(11,58)

QS2 • placa B
2N7000 Microchip: 1S 2G 3D



1	ADC_VPP	(9,53)
2	+5M	(10,53)
3	SENSE_2	(11,53)

CP13 • placa B
100nF 25V



1	AREF_2V5	(45,46)
2	GND	(46,46)

CS3 • placa B
100nF 25V



1	SENSE_3	(4,56)
2	GND	(5,56)

RS1A • placa B
20k 0.1%



1	VCC_EP	(3,50)
2	SENSE_1	(6,50)

RS2B • placa B
10k 0.1%



1	SENSE_2	(32,50)
2	GND	(35,50)

RS3C • placa B
10k 0.1%



1	ADC_VIN	(27,53)
2	GND	(30,53)

TPA1 • placa A
GND

1	GND	(5,52)

TPA5 • placa A
VIN_HOLD

1	VIN_HOLD	(41,52)

TPB1 • placa B
GND

1	GND	(31,55)

TPB5 • placa B
+18B

1	+18B	(5,58)

TPB9 • placa B
AREF_2V5

1	AREF_2V5	(13,58)

QS3 • placa B
2N7000 Microchip: 1S 2G 3D



1	ADC_VIN	(33,53)
2	+5M	(34,53)
3	SENSE_3	(35,53)

CS1 • placa B
100nF 25V



1	SENSE_1	(24,50)
2	GND	(25,50)

CS4 • placa B
100nF 25V



1	SENSE_4	(28,56)
2	GND	(29,56)

RS1B • placa B
10k 0.1%



1	SENSE_1	(8,50)
2	GND	(11,50)

RS2C • placa B
10k 0.1%



1	ADC_VPP	(3,53)
2	GND	(6,53)

RS4A • placa B
20k 0.1%



1	+5B	(7,56)
2	SENSE_4	(10,56)

TPA2 • placa A
+5M

1	+5M	(14,52)

TPA6 • placa A
VREF_DATA

1	VREF_DATA	(50,52)

TPB2 • placa B
VIN_PROT

1	VIN_PROT	(33,55)

TPB6 • placa B
VCC_EP

1	VCC_EP	(7,58)

TPB10 • placa B
UV_SENSE

1	UV_SENSE	(15,58)

QS4 • placa B
2N7000 Microchip: 1S 2G 3D



1	ADC_B5	(23,56)
2	+5M	(24,56)
3	SENSE_4	(25,56)

CS2 • placa B
100nF 25V



1	SENSE_2	(14,53)
2	GND	(15,53)

JB4 • placa B
Para Mega AREF (referencia externa 2.5V)



1	AREF_2V5	(41,49)
2	GND	(41,50)

RS1C • placa B
10k 0.1%



1	ADC_VCC	(13,50)
2	GND	(16,50)

RS3A • placa B
56k 0.1%



1	VIN_PROT	(17,53)
2	SENSE_3	(20,53)

RS4B • placa B
10k 0.1%



1	SENSE_4	(12,56)
2	GND	(15,56)

TPA3 • placa A
VCC_EP

1	VCC_EP	(23,52)

TPA7 • placa A
CE_N

1	CE_N	(59,52)

TPB3 • placa B
VIN_HOLD

1	VIN_HOLD	(35,55)

TPB7 • placa B
+12P75

1	+12P75	(9,58)

MESMO NOME DE REDE = ligação elétrica entre todos os terminais, inclusive entre placas. NC = deixar sem ligação.

(c,l) = coluna e linha do furo, vista superior. +5M = USB do Mega; +5B = buck externo: NÃO interligar esses positivos.