


# Computer Organization

0511105 李頤

## Architecture diagrams:


基本上架構使用用 pdf 上的圖片，jal 和 jr 的設計在 hardware module analysis 裡面



## Hardware module analysis:


### 1. Load Word (lw)

Load Word Instruction form.  $op$   $rs$   $rt$   $immediate$   $lw$   $\$t1, offset(\$t2)$



Store Word

store word sw \$t1 offset(\$t2)  
address




Jump

Jump

Jump


{PC+4[31-28], Instruction[25-0]}



address 的部分我用以下方法實現

{curr\_pc\_plus\_4[31:28], rs\_addr, rt\_addr, rd\_addr, shamt, func, 2'b00}  
合併輸出成：(pc+4 前四碼, jump instruction 的 26 位 address, 00)

## 4. Jump and Link (jal)




我多加了兩個 MUX，Decoder 也多加了 Jal\_o 輸出控制

Jal\_o 為 1 時，WriteRegister 值為 31，WriteData 則是把 PC+4 從上面抓下來完成把 PC+4 存進 \$ra 的動作

Jal\_o 為 0 時，不影響其他指令輸出

## 5. Jump Return (jr)



因為 jr 是 R-type 的關係，這個指令花了我最多時間(想+debug)

實現方式：

加了兩個 MUX，decoder 多了 jr\_o 輸出，ALU Control 多了 jr 輸出

設計邏輯：

如果是 jr 指令時，ALU Control 送出  $jr = 1$ ，因為是 R-type， $if\_R\_type = 1$  選擇  $jr = 1$  進入  $jr\_init$ 。

$jr\_init = 1$  時，會選擇 ReadData1 的訊號也就是 return address 輸入至 PC。

如果不是 R-type 指令， $jr\_init = 0$ ，PC 輸出維持原路路徑。

如果是 R-type，但不是 jr 指令時， $jr\_init = jr = 0$ ，輸出仍維持不變。

遇到勿問題：

因為還是 R-type，ALU 還是有輸出結果寫入 Register，這時  $rd = 0$  \$zero 就會被覆寫掉，變成非零值。

解決辦法是把 rs 跟 rt AND 起來因為 rt 是零，輸出等於零寫入 rd 不改變 \$zero 的值

Summary

忘記把 simulation time 調大，還以為是 code 寫錯