
Computer Organization

Architecture diagrams:

使用題目上的架構




Hardware module analysis:

	ALUOp	ALUSrc	Branch	RegWrite	RegDst
R	010	0	0	1	1
addi	100	1	0	1	0
Slt	010	0	0	1	0
slti	101	1	0	1	0
beq	001	0	1	0	0


Opcode 送進 decoder,然後 decoder 送出許多控制訊號,其中會送出 ALUOp (3bits),ALU control unit 會根據 ALUOp 與指令的 function part 輸出 ALU 的控制訊號,都是照著課本上跟上面的表格做的

Branch 指令是用 alu 的 zero 與 branch 控制線 and 來決定的,如果相減結果是零,表示兩個數值相等,zero 會輸出 1,如果 branch 也等於 1,就會進行 branch 的動作

Finished part:



我看 fb 社團好像要附波型圖所以我就附了可是好像有點意義不明?



因為跑不同檔案 result 會被洗掉 所以我兩個都拷貝一份然後在檔案後面註明來源

Problems you met and solutions:

- 1. 課本上的 alu control 只有兩個 bit 本來以為是多的,但後來發現是用來 implement i-format 的,因為好像沒有特別的設計原理,所以我照上面我列出的表設定 control output
- 2. 出現 Signal EXCEPTION_ACCESS_VIOLATION received. 因為不是很熟 verilog 所以把 zero 跟 branch 的 and Zero and branch

正確應該是

Zero & branch

- 3. 第二筆測資不對
 - 一筆一筆跑發現 slti 不對,會去找發現忘記把 ALU Source 那個控制設成1了

Summary:

總之就是照著圖一直接線,然後在腦袋不太清楚的情況下找 slti 的錯找到塊脫窗了。