

PIPELINE VE HAZARD UNIT YAPISINA SAHIP 32-BIT RISC-V İŞLEMCI TASARIMI

Fatih Sarıduman

December 20, 2025

PART I: RISC-V İŞLEMCI TASARIMI |

| | |
|---|-----------|
| 1 Tasarım Prensipleri | 7 |
| 1.1 RISC-V Çekirdeğin Temel Mimari Yapısı | 7 |
| 1.2 Pipeline Yapısı | 10 |
| 1.3 Çekirdeğin İçerdiği Komut Setleri ve Komut Formatları | 13 |
| 1.3.1 RISC-V Komut Formatları | 13 |
| 1.3.2 RV32I Temel Komut Seti | 14 |
| 2 FETCH Aşaması | 14 |
| 2.1 FETCH Aşaması Blok Diyagramı | 14 |
| 2.2 Program Counter Change Comb | 15 |
| 2.3 Program Counter Change FF | 17 |
| 2.4 Instruction Read Comb | 19 |
| 2.5 IF/ID Register | 21 |
| 3 DECODE Aşaması | 23 |
| 3.1 DECODE Aşaması Blok Diyagramı | 23 |
| 3.2 Decode Block | 24 |
| 3.2.1 Opcode(6:0) Çözümlenmesi | 24 |
| 3.2.2 Funct3(14:12) Çözümlenmesi | 25 |
| 3.2.3 Funct7(31:25) Çözümlenmesi | 26 |
| 3.3 Register File | 28 |
| 3.4 ID/IEX Register | 30 |
| 4 EXECUTE Aşaması | 31 |
| 4.1 EXECUTE Aşaması Blok Diyagramı | 31 |
| 4.2 EXECUTE Block | 32 |
| 4.2.1 Branch/Jump/AUIPC/LUI İşlemleri | 32 |
| 4.2.2 ALU İşlemleri | 35 |
| 4.3 rs1/rs2 Forwarding Mux | 37 |
| 4.4 EX/MEM Register | 39 |

PART I: RISC-V İŞLEMCI TASARIMI I

| | |
|--|-----------|
| 5 MEMORY Aşaması | 40 |
| 5.1 MEMORY Aşaması Blok Diyagramı | 40 |
| 5.2 Data Memory | 41 |
| 5.2.1 Store Block | 41 |
| 5.2.2 Load Block | 43 |
| 5.3 rd_data Seçim Mux'u | 45 |
| 5.4 MEM/WB Register | 46 |
| 6 WRITEBACK Aşaması | 47 |
| 6.1 WRITEBACK Aşaması Blok Diyagramı | 47 |
| 7 Hazard Unit | 49 |
| 7.1 Hazard Unit Blok Diyagramı | 49 |
| 7.2 Forwarding Unit | 50 |
| 7.3 Flush/Stall Unit | 52 |
| 8 RISC-V Pipelined İşlemci Blok Diyagramı(Tam Hali) | 54 |

PART II: INSTRUCTION BAZLI VERI YOLU ANALIZI (DATA FLOW / DATAPATH ANALYSIS) I

| | |
|--|-----------|
| 1 R-TYPE Instructions | 56 |
| 1.1 R-TYPE Instruction No Forward | 56 |
| 1.2 R-TYPE Instruction Forward Memory | 57 |
| 1.3 R-TYPE Instruction Forward Writeback | 58 |
| 2 I-TYPE | 59 |
| 2.1 Load Instruction | 59 |
| 2.2 Load-Use Hazard | 60 |
| 2.3 Immediate Operation Instruction | 61 |
| 3 S-TYPE Instruction | 62 |
| 4 B-TYPE Instruction | 63 |
| 5 J-TYPE Instrucion | 64 |
| 5.1 Jal Instruction | 64 |
| 5.2 Jalr Instruction | 65 |
| 6 U-TYPE Instruction | 66 |
| 6.1 Lui Instruction | 66 |
| 6.2 Auipc Instruction | 67 |

PART III: RISC-V BASE INSTRUCTION SET ENTEGRASYON TESTLERİ ||

| | |
|--|-----------|
| 1 ALU | 69 |
| 1.1 ALU Test Assembly Kodu | 69 |
| 1.2 ALU Test Log Karşılaştırması ve Simülasyon Özeti | 70 |
| 2 ALUIMM | 71 |
| 2.1 ALUIMM Test Assembly Kodu | 71 |
| 2.2 ALUIMM Test Log Karşılaştırması ve Simülasyon Özeti | 72 |
| 3 ALU HAZARDS | 73 |
| 3.1 ALU Hazards Test Assembly Kodu | 73 |
| 3.2 ALU Hazards Test Log Karşılaştırması ve Simülasyon Özeti | 74 |
| 4 BEQ | 75 |
| 4.1 BEQ Test Assembly Kodu | 75 |
| 4.2 BEQ Test Log Karşılaştırması ve Simülasyon Özeti | 76 |
| 5 BGE | 77 |
| 5.1 BGE Test Assembly Kodu | 77 |
| 5.2 BGE Test Log Karşılaştırması ve Simülasyon Özeti | 78 |
| 6 BGEU | 79 |
| 6.1 BGEU Test Assembly Kodu | 79 |
| 6.2 BGEU Test Log Karşılaştırması ve Simülasyon Özeti | 80 |

PART III: RISC-V BASE INSTRUCTION SET ENTEGRASYON TESTLERİ III

| | | |
|-----------|--|-----------|
| 7 | BLT | 81 |
| 7.1 | BLT Test Assembly Kodu | 81 |
| 7.2 | BLT Test Log Karşılaştırması ve Simülasyon Özeti | 82 |
| 8 | BLTU | 83 |
| 8.1 | BLTU Test Assembly Kodu | 83 |
| 8.2 | BLTU Test Log Karşılaştırması ve Simülasyon Özeti | 84 |
| 9 | BNE | 85 |
| 9.1 | BNE Test Assembly Kodu | 85 |
| 9.2 | BNE Test Log Karşılaştırması ve Simülasyon Özeti | 86 |
| 10 | NESTED BRANCH | 87 |
| 10.1 | NESTED BRANCH Test Assembly Kodu | 87 |
| 10.2 | NESTED-BRANCH Test Log Karşılaştırması ve Simülasyon Özeti | 88 |
| 11 | JAL-JALR | 89 |
| 11.1 | JAL-JALR Test Assembly Kodu | 89 |
| 11.2 | JAL-JALR Test Log Karşılaştırması ve Simülasyon Özeti | 90 |
| 12 | STORE-LOAD | 91 |
| 12.1 | STORE-LOAD Test Assembly Kodu | 91 |
| 12.2 | STORE-LOAD Test Log Karşılaştırması ve Simülasyon Özeti | 92 |

Part I

RISC-V İŞLEMCI TASARIMI

TASARIM PRENSİPLERİ

RISC-V ÇEKİRDEĞİN TEMEL MİMARİ YAPISI




Figure. RISC-V Temel Modül Yapısı

TASARIM PRENSİPLERİ

RISC-V ÇEKİRDEĞİN TEMEL MİMARİ YAPISI

Modüler mimari yapı sayesinde tasarım her aşama ayrı bir modül olacak şekilde tasarlanmıştır. SystemVerilog kodu tek bir **core_modul** içerisinde yazılmıştır, fakat bu modül içerisinde her modül **mantıksal olarak birbirinden ayrılmıştır**. Her aşamanın **input, output ve internal değişkenleri net bir şekilde belirtilmiştir** bu sayede kablolama karmaşıklığı minimalize edilmiştir. Temel mimari yapı **Figure. RISC-V Temel Modül Yapısı**'nda verilmiştir. Ayrıca kod içinde ayrimın nasıl yapıldığının ön gösterimi ise **Listing. Modül Ayrimı Ön Gösterimi**'nde gösterilmiştir.

TASARIM PRENSİPLERİ

RISC-V ÇEKİRDEĞİN TEMEL MİMARİ YAPISI

Listing. Modül Ayrımı Ön Gösterimi

```
1 ////////////////FETCH AŞAMASI//////////////  
2 // INPUTLAR  
3 // INTERNAL DEĞİŞKENLER  
4 // OUTPUTLAR  
5 // FETCH AŞAMASI KODLARI  
6 ////////////////DECODE AŞAMASI/////////////  
7 ////////////////EXECUTE AŞAMASI/////////////  
8 ////////////////MEMORY AŞAMASI/////////////  
9 ////////////////WRITE BACK AŞAMASI/////////////  
10 ////////////////HAZARD UNIT/////////////  
11
```

TASARIM PRENSİPLERİ

PIPELINE YAPISI




Figure. Pipeline Yapısı

TASARIM PRENSİPLERİ

PIPELINE YAPISI

- ▶ **Pipeline** yapısı sayesinde işlemci aynı anda birden fazla komut çalışma yetisine sahip olur. Bu sayede işlemcinin **verimi** artar ve performansı yükselir.
- ▶ **Figure. Pipeline Yapısı**'nda pipeline yapısının genel gösterimi verilmiştir. Bu yapıyı incelediğimizde **FETCH, DECODE, EXECUTE, MEMORY, WRITEBACK** şeklinde 5 aşama görüyoruz. Bu aşamalar arasında 4 adet **IF/ID, ID/EX, EX/MEM, MEM/WB** olmak üzere **pipeline registerler** bulunmaktadır.
- ▶ Bu registerler sayesinde her aşama kendi ürettiği değerleri güvenli bir şekilde bir sonraki aşamaya **her clock döngüsünde** aktarır. Ayrıca bu registerler sayesinde senkronizasyon sağlanmış olur.
- ▶ Bir talimatın(instruction) pipeline üzerinde nasıl ilerlediği **Figure. Pipeline Talimat(Instruction) Yürütme Örneği**'nde gösterilmiştir. İncelediğimizde herbir clock döngüsünde yeni bir talimatın işlemciye geldiği ve bir önceki talimatın ise pipeline hattı üzerinde bir sonraki aşamaya ilerlediğini görüyoruz. Bu durumda 5. clock döngüsünden sonra her clock döngüsünde bir talimat tamamlanıyor ve aynı anda 5 adet talimat işleniyor bu da pipeline yapısının paralellliğini net bir şekilde gösteriyor.

TASARIM PRENSİPLERİ

PIPELINE YAPISI




Figure. Pipeline Talimat(Instruction) Yürütme Örneği

TASARIM PRENSİPLERİ

ÇEKİRDEĞİN İÇERDİĞİ KOMUT SETLERİ VE KOMUT FORMATLARI

Table. RISC-V RV32I Temel Komut Formatları

| RV32I Instruction Formats | | | | | | |
|---------------------------|-------|-------|--------|-------------|--------|--------|
| 31-25 | 24-20 | 19-15 | 14-12 | 11-7 | 6-0 | Type |
| funct7 | rs2 | rs1 | funct3 | rd | opcode | R-TYPE |
| imm[11:0] | | rs1 | funct3 | rd | opcode | I-TYPE |
| imm[11:5] | rs2 | rs1 | funct3 | imm[4:0] | opcode | S-TYPE |
| imm[12 10:5] | rs2 | rs1 | funct3 | imm[4:1 11] | opcode | B-TYPE |
| imm[31:12] | | | | rd | opcode | U-TYPE |
| imm[20 10:1 11 19:12] | | | | rd | opcode | J-TYPE |

Table. RV32I Temel Komut Kümesi

| RV32I Base Instruction Set | | | | | | |
|----------------------------|-------|-------|---------------|-------------|---------|-------------|
| 31-25 | 24-20 | 19-15 | Field 3 14-12 | 11-7 | 6-0 | Instruction |
| imm[31:12] | | | | rd | 0110111 | LUI |
| imm[31:12] | | | | rd | 0010111 | AUIPC |
| imm[20:10:1 11 19:12] | | | | rd | 1101111 | JAL |
| imm[11:0] | | rs1 | 000 | rd | 1100111 | JALR |
| imm[12:10:5] | rs2 | rs1 | 000 | imm[4:1 11] | 1100011 | BEQ |
| imm[12:10:5] | rs2 | rs1 | 001 | imm[4:1 11] | 1100011 | BNE |
| imm[12:10:5] | rs2 | rs1 | 100 | imm[4:1 11] | 1100011 | BLT |
| imm[12:10:5] | rs2 | rs1 | 101 | imm[4:1 11] | 1100011 | BGE |
| imm[12:10:5] | rs2 | rs1 | 110 | imm[4:1 11] | 1100011 | BLTU |
| imm[12:10:5] | rs2 | rs1 | 111 | imm[4:1 11] | 1100011 | BGEU |
| imm[11:0] | | rs1 | 000 | rd | 0000011 | LB |
| imm[11:0] | | rs1 | 001 | rd | 0000011 | LH |
| imm[11:0] | | rs1 | 010 | rd | 0000011 | LW |
| imm[11:0] | | rs1 | 100 | rd | 0000011 | LBU |
| imm[11:0] | | rs1 | 101 | rd | 0000011 | LHU |
| imm[11:5] | rs2 | rs1 | 000 | imm[4:0] | 0100011 | SB |
| imm[11:5] | rs2 | rs1 | 001 | imm[4:0] | 0100011 | SH |
| imm[11:5] | rs2 | rs1 | 010 | imm[4:0] | 0100011 | SW |
| imm[11:0] | | rs1 | 000 | rd | 0010011 | ADDI |
| imm[11:0] | | rs1 | 010 | rd | 0010011 | SLTI |
| imm[11:0] | | rs1 | 011 | rd | 0010011 | SLTIU |
| imm[11:0] | | rs1 | 100 | rd | 0010011 | XORI |
| imm[11:0] | | rs1 | 110 | rd | 0010011 | ORI |
| imm[11:0] | | rs1 | 111 | rd | 0010011 | ANDI |
| 0000000 | shamt | rs1 | 001 | rd | 0010011 | SLLI |
| 0000000 | shamt | rs1 | 101 | rd | 0010011 | SRLI |
| 0100000 | shamt | rs1 | 101 | rd | 0010011 | SRAI |
| 0000000 | rs2 | rs1 | 000 | rd | 0110011 | ADD |
| 0100000 | rs2 | rs1 | 000 | rd | 0110011 | SUB |
| 0000000 | rs2 | rs1 | 001 | rd | 0110011 | SLL |
| 0000000 | rs2 | rs1 | 010 | rd | 0110011 | SLT |
| 0000000 | rs2 | rs1 | 011 | rd | 0110011 | SLTU |
| 0000000 | rs2 | rs1 | 100 | rd | 0110011 | XOR |
| 0000000 | rs2 | rs1 | 101 | rd | 0110011 | SRL |

| 31-25 | 24-20 | 19-15 | 14-12 | 11-7 | 6-0 | Instruction |
|---------|-------|-------|-------|------|---------|-------------|
| 0100000 | rs2 | rs1 | 101 | rd | 0110011 | SRA |
| 0000000 | rs2 | rs1 | 110 | rd | 0110011 | OR |
| 0000000 | rs2 | rs1 | 111 | rd | 0110011 | AND |

FETCH AŞAMASI

FETCH AŞAMASI BLOK DİYAGRAMI




Figure. FETCH Aşaması

FETCH AŞAMASI

PROGRAM COUNTER CHANGE COMB

Listing. Program Counter Change Kod Bloğu

```
1 //Program_Counter_Change_Comb
2 logic [XLEN-1:0] pc_d_fetch;
3
4 always_comb begin : program_counter_change_comb
5   if(jump_pc_valid_d_execute)
6     pc_d_fetch = jump_pc_d_execute;
7   else
8     pc_d_fetch = pc_q_fetch + 4;
9 end
10
```

FETCH AŞAMASI

PROGRAM COUNTER CHANGE COMB

- ▶ Listing. FETCH Aşaması Kod Bloğu
- ▶ Program Counter Chang Comb bloğu program counter değerinin değişmesini sağlayan, **kombinasyonel** bir bloktur. Burada iki durum kontrol edilir, bunlar **jmp_pc_valid_d_execute** sinyalının durumlarıdır.
- ▶ Eğer bu sinyal **1** ise, bir atlama(jump/branch) durumu söz konusudur, bu durumda ilgili mux **jmp_pc_d_execute** sinyalını seçer.
- ▶ Eğer sinyal **0** ise atlama(jump/branch) söz konusu değildir bu durumda ilgili mux **pc_q_fetch + 4** sinyalını seçer ve program doğal akışında devam eder.

FETCH AŞAMASI

PROGRAM COUNTER CHANGE FF

Listing. Program Counter Change FF Kod Bloğu

```
1 //Program_Counter_Change_FF
2 logic [XLEN-1:0] pc_q_fetch;
3 logic update_q_fetch;
4
5 always_ff @(posedge clk or negedge rstn) begin : program_counter_change_ff
6   if(!rstn) begin
7     pc_q_fetch <= 'h8000_0000;
8     update_q_fetch <= 0;
9   end
10  else if(is_Stall_PC_FF) begin
11    pc_q_fetch <= pc_q_fetch;
12    update_q_fetch <= 0;
13  end
14  else begin
15    pc_q_fetch <= pc_d_fetch;
16    update_q_fetch <= 1;
17  end
18 end
19
```

FETCH AŞAMASI

PROGRAM COUNTER CHANGE FF

- ▶ Listing. Program Counter Change FF Kod Bloğu
- ▶ Mux çıkışındaki **pc_d_fetch** sinyali **program_counter_change_ff** register'ına gider ve bu register'a giren sinyallere göre **rstn**, **is_Stall_PC_FF** register'in çıkış değeri olan **pc_q_fetch** belirlenir.
- ▶ **rstn** sinyali **0** olduğunda register ne olursa olsun sıfırlanır.
- ▶ Eğer **rstn** sinyali 1 ve **is_Stall_PC_FF** sinyali de 1 ise **program_counter_change_ff** bir cycle boyunca stall edilir yani değeri değişmez.

FETCH AŞAMASI

INSTRUCTION READ COMB

Listing. Instruction Read Comb Kod Bloğu

```
1 //Instruction_Read_Comb
2 logic [31:0] instruction_memory [MEM_SIZE-1:0]; // Instruction memory tanımı
3 // Test dosyasını memory'e yükliyoruz.
4 initial $readmemh("./test/test.hex", instruction_memory, 0, MEM_SIZE);
5 //initial $readmemh("./test/instruction3.hex", instruction_memory, 0, MEM_SIZE);
6
7 logic [XLEN-1:0] instr_d_fetch;
8
9 always_comb begin : instruction_read_comb
10    instr_d_fetch = instruction_memory[pc_q_fetch[$clog2(MEM_SIZE*4) - 1 : 2]];
11 end
12
```

FETCH AŞAMASI

INSTRUCTION READ COMB

► Listing. Instruction Read Comb Kod Bloğu

- Bu blokta **Instruction Memory** tanımlaması yapılır. 32 bitlik MEM_SIZE adet komut saklayabilecek bir instruction memory tanımlanmış. MEM_SIZE 1024 olduğunu düşünürsek bu durumda $321024 = 32^768$ bit = 4096 byte yani 4 KB'lık bir bellek tanımlanmış olur.
- **initial** bloğu sayesinde test komutlarına sahip hex dosyası simülasyon ortamında belleğe yüklenir.
- **pc_q_fetch** değerine göre Instruction Memory içerisindeki ilgili instruction okunur ve **instr_d_fetch**'e aktarılır.
- **pc_q_fetch[\$clog2(MEM_SIZE * 4) - 1 : 2]** ifadesini inceleyeceğiz;
- **(MEM_SIZE * 4)** ifadesi ile öncelikle toplam instruction sayısı ile instruction boyutu(4 byte) çarpılıyor ve adresleme için gerekli olan toplam byte adresi bulunuyor.
- **\$clog2 (MEM_SIZE * 4) - 1** clog2 ifadesi ile bu bulunan toplam byte değerinin 2 tabanında logaritması alınıp sonrasında bu değerden 1 çıkarılıyor ve adresleme için gerekli olan bit sayısını hesaplıyor.
- **\$clog2(MEM_SIZE * 4) - 1 : 2** ifadesi ise program counter'ın **alt iki bitini** atmamızı sağlıyor. Çünkü her instruction 4 byte olduğu için program counter'da 4'ün katları olarak ilerler, son iki biti atıp 0 yaptığımız zaman bunu sağlamış oluruz. Eğer instruction'un **belirli bir byte'ına** erişmek istersek o zaman son 2 biti kullanmalıyız.

FETCH AŞAMASI

IF/ID REGISTER

Listing. IF/ID Register

```
1 // IF/ID Register
2 logic [XLEN-1:0] instr_q_fetch;
3 logic [XLEN-1:0] pc_q_fetch_to_decode;
4 logic update_q_fetch_to_decode;
5
6 always_ff @(posedge clk or negedge rstn) begin : IF_ID_REGISTER
7   if(!rstn || is_Flush_IF_ID_Register) begin
8     instr_q_fetch <= 0;
9     pc_q_fetch_to_decode <= 0;
10    update_q_fetch_to_decode <= 0;
11  end
12  else if(is_Stall_IF_ID_Register) begin
13    instr_q_fetch <= instr_q_fetch;
14    pc_q_fetch_to_decode <= pc_q_fetch_to_decode;
15    update_q_fetch_to_decode <= update_q_fetch_to_decode;
16  end
17  else begin
18    instr_q_fetch <= instr_d_fetch;
19    pc_q_fetch_to_decode <= pc_q_fetch;
20    update_q_fetch_to_decode <= update_q_fetch;
21  end
22 end
23
```

FETCH AŞAMASI

IF/ID REGISTER

- ▶ **Listing. IF/ID Register Kod Bloğu**
- ▶ **IF/ID Register** bloğu fetch aşamasında üretilen sinyallerin, clock döngüsü ile bir sonraki aşamaya(decode) aktarıldığı bloktur.
- ▶ Eğer **rstn** sinyali 0 ise **veya is_Flush_IF_ID_Register** sinyali 1 ise register içeriği sıfırlanır/temizlenir. Bu aslında pipeline'da yanlış bir instruction'un ilerlemesini engeller.
- ▶ Eğer **rstn** sinyali 1 ise **ve is_Flush_IF_ID_Register** sinyali 0 ise **ve is_Stall_IF_ID_Register** sinyali 1 ise register stall edilir yani içeriği korunur. Bu sayede bir sonraki aşamaya aynı değerler tekrar gönderilmiştir olur.
- ▶ Eğer yukarıdaki iki durum da sağlanmıyorsa o halde fetch aşamasında üretilen sinyal değerleri register'a yüklenir ve bir sonraki clock döngüsünde diğer aşamaya aktarılır.

DECODE AŞAMASI

DECODE AŞAMASI BLOK DİYAGRAMI




Figure. DECODE Aşaması

DECODE AŞAMASI

DECODE BLOCK

Listing. Decode Block Kod Bloğu (Opcode)

```
1  always_comb begin : DECODE_BLOCK
2      //Başlangıç değer atamaları yapılır
3      case(instr_d_decode[6:0])
4          //....
5          //....
6          OpodeJal: begin
7              imm_data_d_decode = get_j_type_imm(instr_d_decode);
8              operation_d_decode = JAL;
9              register_file_write_enable_d_decode = 1;
10         end
11         //....
12         //....
13         OpcodeBranch: begin
14             imm_data_d_decode = get_b_type_imm(instr_d_decode);
15             case(instr_d_decode[14:12])
16                 F3_BEQ: operation_d_decode = BEQ;
17                 //....
18                 //....
19             endcase
20         end
21         //....
22     
```

DECODE AŞAMASI

DECODE BLOCK

Listing. Decode Block Kod Bloğu (Funct3)

```
1 //....  
2 0opcodeLoad: begin  
3     imm_data_d_decode = get_i_type_imm(instr_d_decode);  
4     register_file_write_enable_d_decode = 1;  
5     data_memory_read_enable_d_decode = 1;  
6     case(instr_d_decode[14:12])  
7         F3_LB: operation_d_decode = LB;  
8             //....  
9                 //....  
10            endcase  
11        end  
12 0opcodeStore: begin  
13     imm_data_d_decode = get_s_type_imm(instr_d_decode);  
14     data_memory_write_enable_d_decode = 1;  
15     case(instr_d_decode[14:12])  
16         F3_SB: operation_d_decode = SB;  
17             //....  
18                 //....  
19            endcase  
20        end  
21    //....  
22
```

DECODE AŞAMASI

DECODE BLOCK

Listing. Decode Block Kod Bloğu (Funct7)

```
1 //....  
2 OpcodeOp: begin  
3     register_file_write_enable_d_decode = 1;  
4     case(instr_d_decode[14:12])  
5         F3_ADD_SUB: begin  
6             case(instr_d_decode[31:25])  
7                 F7_ADD: operation_d_decode = ADD;  
8                 F7_SUB: operation_d_decode = SUB;  
9                 default: ;  
10                endcase  
11            end  
12            //....  
13            //....  
14        endcase  
15    end  
16
```

DECODE AŞAMASI

Decode Block

- ▶ **Decode Block** içerisindeki **Control Unit bloğu** , fetch aşamasından gelen instruction'un çözümlenerek gerekli kontrol sinyallerini üretir, aynı zamanda içerisindeki **Immediate Generator** bloğu farklı türdeki immediate değerlerini(I,J,B,S,U) instruction'dan çıkarır.
- ▶ SystemVerilog kodu içerisinde Control Unit bloğu ile Immediate Generator bloğu ayrı ayrı yazılmayıp koda gömülü olarak eklenmiştir, blok diyagramında daha anlaşılabılır olması için ayrı ayrı gösterilmiştir.
- ▶ Instruction'un **opcode(6:0)** alanına göre instruction'un hangi operasyon koduna sahip olduğu çözümlenir. Bunun için bir örnek **Listing. Decode Block Kod Bloğu (Opcode)**'da verilmiştir.
- ▶ Yalnızca opcode'un yeterli olmadığı durumlarda bu sefer instruction'un **funct3(14:12)** alanına bakılır ve gelen instruction bu şekilde ayrıştırılır. Bunun için bir örnek **Listing. Decode Block Kod Bloğu (Funct3)**'da verilmiştir. OpcodeLoad üzerinden örnek vericek olursak, load işleminin **LB**, **LH**, **LW**, **LBU**, **LHU** işlemlerinden hangisi olduğunu anlamak için funct3 alanına bakılır.
- ▶ Hem opcode hem de funct3 alanlarının birlikte yeterli olmadığı durumlarda ise instruction'un **funct7(31:25)** alanına bakılır ve instruction bu şekilde ayrıştırılır. Bunun için bir örnek **Listing. Decode Block Kod Bloğu (Funct7)**'da verilmiştir. OpodeOp üzerinden örnek vericek olursak, hangi Op işlemi olduğunu anlamak için önce funct3 alanına bakılmış ve F3_ADD_SUB işlemine karar verilmiş, sonrasında nihai işlem **ADD** işlemi mi yoksa **SUB** işlemimi olduğunu anlamak için funct7 alanına bakılmıştır.

DECODE AŞAMASI

REGISTER FILE

Listing. Register File Kod Bloğu

```
1 // REGISTER FILE
2 logic [XLEN-1:0] register_file [31:0];
3
4 assign rs1_data_d_decode =(register_file_write_enable_d_writeback &&
5 (rd_d_writeback != 0) && (rd_d_writeback == rs1_addr_d_decode)) ? rd_data_d_writeback : register_file[rs1_addr_d_decode];
6
7 assign rs2_data_d_decode =(register_file_write_enable_d_writeback &&
8 (rd_d_writeback != 0) && (rd_d_writeback == rs2_addr_d_decode)) ? rd_data_d_writeback : register_file[rs2_addr_d_decode];
9
10 always_ff @(posedge clk or negedge rstn) begin : REGISTER_FILE_WRITEBACK
11     if(!rstn) begin
12         for(int i = 0; i <32; i++) begin
13             register_file[i] <= 0;
14         end
15     end
16     else if(register_file_write_enable_d_writeback && (rd_d_writeback != 0))
17         register_file[rd_d_writeback] <= rd_data_d_writeback;
18 end
19
```

DECODE AŞAMASI

REGISTER FILE

► Listing. Register File Kod Bloğu

- Register File bloğunda register file tanımlaması, register file'dan veri okuma ve register file'a veri yazma işlemi yapılıyor.
- logic [XLEN-1:0] register_file [31:0]; satırı ile 32 adet XLEN(32) bitlik register tanımlanıyor.
- **assign rs1_data_d_decode = register_file[rs1_addr_d_decode];** satırı ile **rs1_addr(5 bit)** değerine karşılık gelen register file içeriği **rs1_data(32 bit)** sinyaline atanıp çıkışa aktarılıyor. rs2 için de aynı geçerli.
- Register File'da **öncelik sırası okuma işlemine verilir**. Yani eğer aynı clock döngüsü içerisinde hem register file'a yazma işlemi hem de register file'dan okuma işlemi yapılıyorsa öncelik her zaman okuma işleminindir. Bu da şu şekilde yapılır, eğer **writeback aşamasından gelen rd(register destination) değeri 0 değilse, aynı zamanda rd değeri rs1 ya da rs2 adres değerleri ile aynıysa ve son olarak register file write enable sinyali aktif ise** bu durumda okunacak veri yine aynı cycle içerisinde register'a yazılacak verinin ta kendisidir. Yazma işlemi zaman alacağı için aynı clock döngüsünde doğru şekilde okuma yapılamaz, bu nedenle eğer bu şartlar sağlanıyorsa rs1_data veya rs2_data değerlerine register'dan okunan(yanlış değer) değil, **writeback aşamasından gelen ve henüz register'a yazılamamış** veri atanır. Bu şekilde aslında forwarding yapılarak okuma işlemine öncelik verilmiş olunur.
- always_ff bloğu ile register file'a her clock döngüsünde veri yazma işlemi yapılıyor.
- Eğer **rstn** sinyali 0 ise tüm register'lar sıfırlanıyor.
- Eğer rstn sinyali 0 değilse, bu durumda yazma işleminin yapılabilmesi için **register_file_write_enable_d_writeback** sinyalinin 1 olması gerekiyor ve yapılacak register adresi olan **rd_d_writeback** sinyalinin 0 olmaması gerekiyor. Çünkü RISC-V mimarisinde x0 register'i her zaman 0 değerine sahiptir ve değiştirilemez. Eğer bu koşullar sağlanırsa register file'ın ilgili adresine ilgili veri yazılıyor.

DECODE AŞAMASI

ID/IEX REGISTER

Listing. ID/IEX Register

```
1 // ID/IEX Register
2 if(!rstn || is_Flush_ID_IEX_Register) begin
3     // rstn sinyali 0 ise veya is_Flush_ID_IEX_Register sinyali 1 ise register temizlenir
4 end
5 else begin
6     // Diğer durumlarda decode aşamasından gelen sinyaller register'a yüklenip execute aşamasına aktarılır.
7 end
8
```

EXECUTE AŞAMASI

EXECUTE AŞAMASI BLOK DİYAGRAMI




Figure. EXECUTE Aşaması

EXECUTE AŞAMASI

EXECUTE BLOCK

Listing. Execute Block(Branch/Jump/Auipc/Lui)

```
1 // EXECUTE_BLOCK
2
3 always_comb begin : EXECUTE_BLOCK
4     jump_pc_valid_d_execute = 0;
5     jump_pc_d_execute = 0;
6     rd_data_d_execute = 0;
7
8     case(operation_d_execute)
9         LUI:   rd_data_d_execute = imm_data_d_execute;
10        AUIPC: rd_data_d_execute = pc_d_execute + imm_data_d_execute;
11        JAL:   begin
12            rd_data_d_execute = pc_d_execute + 4;
13            jump_pc_valid_d_execute = 1;
14            jump_pc_d_execute = pc_d_execute + imm_data_d_execute;
15        end
16        JALR:  begin
17            rd_data_d_execute = pc_d_execute + 4;
18            jump_pc_valid_d_execute = 1;
19            jump_pc_d_execute = (rs1_data_d_execute + imm_data_d_execute) & ~1;
20        end
21        BEQ:  begin
22            if(rs1_data_d_execute == rs2_data_d_execute) begin
23                jump_pc_valid_d_execute = 1;
24                jump_pc_d_execute = pc_d_execute + imm_data_d_execute;
25            end
26        end
27        BNE:  begin
28            if(rs1_data_d_execute != rs2_data_d_execute) begin
29                jump_pc_valid_d_execute = 1;
30                jump_pc_d_execute = pc_d_execute + imm_data_d_execute;
31            end
32        end
33    end
```

EXECUTE AŞAMASI

EXECUTE BLOCK

Listing. Execute Aşaması(Branch/Jump/Auipc/Lui) Devam

```
1    BLT: begin
2        if($signed(rs1_data_d_execute) < $signed(rs2_data_d_execute)) begin
3            jump_pc_valid_d_execute = 1;
4            jump_pc_d_execute = pc_d_execute + imm_data_d_execute;
5            end
6        end
7        BGE: begin
8            if($signed(rs1_data_d_execute) >= $signed(rs2_data_d_execute)) begin
9                jump_pc_valid_d_execute = 1;
10               jump_pc_d_execute = pc_d_execute + imm_data_d_execute;
11            end
12        end
13        BLTU: begin
14            if(rs1_data_d_execute < rs2_data_d_execute) begin
15                jump_pc_valid_d_execute = 1;
16                jump_pc_d_execute = pc_d_execute + imm_data_d_execute;
17            end
18        end
19        BGEU: begin
20            if(rs1_data_d_execute >= rs2_data_d_execute) begin
21                jump_pc_valid_d_execute = 1;
22                jump_pc_d_execute = pc_d_execute + imm_data_d_execute;
23            end
24        end
25    end
26
```

EXECUTE AŞAMASI

EXECUTE BLOCK

- ▶ **Listing. Execute Block(Branch/Jump/Auipc/Lui)**
- ▶ Bu blokta Execute Block içindeki **Branch/Jump/AUIPC/LUI** işlemleri gösterilmiştir.
- ▶ Branch komutları(BEQ, BNE, BLT, BGE, BLTU, BGEU) incelendiğinde, gerekli karşılaştırma yapılır ve eğer bu karşılaştırma sonucu gerekli koşulu sağlıyorsa **jump_pc_valid_d_execute** sinyali 1 yapılır ve atlanacak adres olan **jump_pc_d_execute** hesaplaması yapılır.
- ▶ **jump_pc_valid_d_execute** ve **jump_pc_d_execute** sinyalleri **kombinasyonel** sinyallerdir ve fetch aşamasına ex/mem register'ına aktarılmadan direkt olarak iletilirler, bu sinyaller sayesinde fetch aşamasında bir sonraki program counter değeri pc + 4 olarak değil, hesaplanan atlama adresi olarak seçilir.
- ▶ Jump komutları(JAL, JALR) incelendiğinde ise bu komutlar branch komutları ile çok benzer çalışır fakat bu komutlarda branch komutları gibi bir **koşul ifadesi** yoktur ve ayrıca ekstra olarak bir sonraki program counter değeri bir register'a kaydedilir.
- ▶ JALR komutundaki özel duruma dikkat çekmek gereklidir, bu komutta atlanacak adres hesaplanırken **& 1** işlemi ile en son bit 0 yapılarak program counter 2 byte hizalanmış olur. Bu işlemci 32 bitlik komutlardan olduğu için aslında bu durum elzem değildir çünkü PC her zaman 4'ün katı olur lakin eğer **compress komutlar** kullanıyor olsaydık o zaman bu durum elzem hale gelecekti.
- ▶ AUIPC ve LUI komutları ise herhangi bir atlama işlemi yapmaz, bu komutlarda immediate değerinin üst 20 biti hedef register'a kaydedilir veya mevcut program counter ile toplanıp hedef register'a kaydedilir.
- ▶ AUIPC komutu, **PC-Relative Addressing** yapabilmeyi sağlar, bu sayede kod taşınabilir olur yani program hafızada başka bir adres bloğuna taşınsa dahi doğru çalışır. Ayrıca bu komut sayesinde çok büyük adreslere erişmek mümkün hale gelir.
- ▶ LUI komutu ise genel olarak büyük sabit değerleri register'lara yazmak için kullanılır. RISC-V komutları 32 bit olduğu için tek bir komut ile 32 bitlik bir sabiti register'a yazamayız. Bu nedenle LUI komutu ile önce 32 bitlik sabitin üst 20 bitini register'a yükler ve alt 12 biti sıfırlamış oluruz, ardından ADDI komutu ile elimizdeki 32 bitlik verinin alt 12 bitini ilgili register'a yükleriz. Bu sayede 32 bitlik bir sabiti iki komut ile register'a yükleyebilmiş oluruz.

EXECUTE AŞAMASI

EXECUTE BLOCK

Listing. Execute Aşaması(ALU)

```
1 ADDI: rd_data_d_execute = $signed(rs1_data_d_execute) + $signed(imm_data_d_execute);
2 SLTI: if($signed(rs1_data_d_execute) < $signed(imm_data_d_execute)) rd_data_d_execute = 1;
3 SLTIU: if(rs1_data_d_execute < imm_data_d_execute) rd_data_d_execute = 1;
4 XORI: rd_data_d_execute = rs1_data_d_execute ^ imm_data_d_execute;
5 ORI: rd_data_d_execute = rs1_data_d_execute | imm_data_d_execute;
6 ANDI: rd_data_d_execute = rs1_data_d_execute & imm_data_d_execute;
7 SLLI: rd_data_d_execute = rs1_data_d_execute << shamt_data_d_execute;
8 SRRI: rd_data_d_execute = rs1_data_d_execute >> shamt_data_d_execute;
9 SRAI: rd_data_d_execute = $signed(rs1_data_d_execute) >>> shamt_data_d_execute;
10 ADD: rd_data_d_execute = $signed(rs1_data_d_execute) + $signed(rs2_data_d_execute);
11 SUB: rd_data_d_execute = $signed(rs1_data_d_execute) - $signed(rs2_data_d_execute);
12 SLL: rd_data_d_execute = rs1_data_d_execute << rs2_data_d_execute[4:0];
13 SLT: if($signed(rs1_data_d_execute) < $signed(rs2_data_d_execute)) rd_data_d_execute = 1;
14 SLTU: if(rs1_data_d_execute < rs2_data_d_execute) rd_data_d_execute = 1;
15 XOR: rd_data_d_execute = rs1_data_d_execute ^ rs2_data_d_execute;
16 SRL: rd_data_d_execute = rs1_data_d_execute >> rs2_data_d_execute[4:0];
17 SRA: rd_data_d_execute = $signed(rs1_data_d_execute) >>> rs2_data_d_execute[4:0];
18 OR: rd_data_d_execute = rs1_data_d_execute | rs2_data_d_execute;
19 AND: rd_data_d_execute = rs1_data_d_execute & rs2_data_d_execute;
20 default: ;
21 endcase
22 end
23
```

EXECUTE AŞAMASI

EXECUTE BLOCK

- ▶ **Listing. Execute Aşaması(ALU)**

- ▶ Bu kod bloğunda Execute Block içindeki **ALU** işlemleri gösterilmiştir.
- ▶ ALU işlemleri aritmetik işlemler ve mantıksal işlemler olarak tanımlanır.

EXECUTE AŞAMASI

RS1/RS2 FORWARDING MUX

Listing. rs1/rs2 Forwarding Mux Kod Bloğu

```
1      logic [XLEN-1:0] rs1_data_d_execute;
2      always_comb begin : forwarding_rs1
3
4          if(is_forward_rs1 == NO_FORWARD)
5              rs1_data_d_execute = rs1_data_q_decode;
6          else if(is_forward_rs1 == FORWARD_MEMORY)
7              rs1_data_d_execute = rd_data_d_memory;
8          else if(is_forward_rs1 == FORWARD_WRITEBACK)
9              rs1_data_d_execute = rd_data_d_writeback;
10         else
11             rs1_data_d_execute = 0; // beklenmedik durum
12
13
14      logic [XLEN-1:0] rs2_data_d_execute;
15      always_comb begin : forwarding_rs2
16          if(is_forward_rs2 == NO_FORWARD)
17              rs2_data_d_execute = rs2_data_q_decode;
18          else if(is_forward_rs2 == FORWARD_MEMORY)
19              rs2_data_d_execute = rd_data_d_memory;
20          else if(is_forward_rs2 == FORWARD_WRITEBACK)
21              rs2_data_d_execute = rd_data_d_writeback;
22          else
23              rs2_data_d_execute = 0; // beklenmedik durum
24
25
```

EXECUTE AŞAMASI

RS1/RS2 FORWARDING MUX

- ▶ Listing. rs1/rs2 Forwarding Mux Kod Bloğu
- ▶ Forwarding mux'ları sayesinde veri bağımlılığı durumlarında gerekli veriler bir önceki aşamalardan alınabilir, bu sayede hazard oluşumu engellenmiş olur.
- ▶ Örnek vermek gerekirse, **ADD x1, x2, x3** komutu gelsin ve hemen ardından **SUB x4, x1, x5** komutu gelmiş olsun bu durumda x1 register'ına yazılacak veri SUB komutunda kullanılacaktır fakat x1 register'ına daha veri yazılmadan SUB komutunda x1 register'ı çağrılmıştır ama x1 register'ında hala eski veri bulunmaktadır. Bu durumda veriyi forward ederek SUB komutunun doğru veriyi kullanmasını sağlamış oluruz.
- ▶ Eğer **is_forward_rs1** sinyali **NO_FORWARD** ise rs1 verisi decode aşamasından alınır.
- ▶ Eğer **is_forward_rs1** sinyali **FORWARD_MEMORY** ise rs1 verisi memory aşamasından alınır.
- ▶ Eğer **is_forward_rs1** sinyali **FORWARD_WRITEBACK** ise rs1 verisi writeback aşamasından alınır.
- ▶ rs2 için de aynı durum geçerlidir.

EXECUTE AŞAMASI

EX/MEM REGISTER

Listing. EX/MEM Register Kod Bloğu

```
1 // EX/MEM Register
2 if(!rstn) begin
3     // rstn sinyali 0 ise register temizlenir
4 end
5 else begin
6     // rstn sinyali 1 ise execute aşamasından gelen sinyaller register'a yüklenip memory aşamasına aktarılır.
7 end
8
```

MEMORY AŞAMASI

MEMORY AŞAMASI BLOK DİYAGRAMI




Figure. MEMORY Aşaması

MEMORY AŞAMASI

DATA MEMORY

Listing. Data Memory(Store Block) Kod Bloğu

```
1  always_ff @(posedge clk or negedge rstn) begin : STORE_BLOCK
2      if(!rstn)
3          ;
4      else if(data_memory_write_enable_d_memory) begin
5          case(operation_d_memory)
6              SB:
7                  case(data_memory_write_address_d_memory[1:0])
8                      2'b00: data_memory[data_memory_write_address_d_memory[$clog2(MEM_SIZE)+1:2]][7:0] <= data_memory_write_data_d_memory[7:0];
9                      2'b01: data_memory[data_memory_write_address_d_memory[$clog2(MEM_SIZE)+1:2]][15:8] <= data_memory_write_data_d_memory[7:0];
10                     2'b10: data_memory[data_memory_write_address_d_memory >> 2][23:16] <= data_memory_write_data_d_memory[7:0];
11                     2'b11: data_memory[data_memory_write_address_d_memory >> 2][31:24] <= data_memory_write_data_d_memory[7:0];
12                 endcase
13             SH:
14                 case(data_memory_write_address_d_memory[1])
15                     1'b0: data_memory[data_memory_write_address_d_memory >> 2][15:0] <= data_memory_write_data_d_memory[15:0];
16                     1'b1: data_memory[data_memory_write_address_d_memory[$clog2(MEM_SIZE)+1:2]][31:16] <= data_memory_write_data_d_memory[15:0];
17                 endcase
18             SW: data_memory[data_memory_write_address_d_memory[$clog2(MEM_SIZE)+1:2]] <= data_memory_write_data_d_memory;
19             // data_memory[data_memory_write_address_d_memory >> 2] <= data_memory_write_data_d_memory; şeklinde de olur.
20             default: ;
21         endcase
22     end
23 end
24
```

MEMORY AŞAMASI

DATA MEMORY

► Listing. Data Memory(Store Block) Kod Bloğu

- Store Block içerisinde data memory'e veri yazılması gerçekleştirilmektedir. **SB(Store Byte)** , **SH(Store Halfword)** ve **SW(Store Word)** olmak üzere üç farklı store işlemi vardır. Register içindeki 32 bitlik verinin 31:2 bitleri ile hedef satırı ifade eder, 1:0 bitleri ise hedef satırın hangi byte'ına yazılacağına karar verir.
- **SB** işleminde, yazılacak verinin yalnızca **alt 8 biti(0. byte)** kullanılır. Bu 8 bit'in yazılacağı satır gelen adresin **[31:2]** bitleri ile belirlenirken, adresin **[1:0]** bitleri ile yazılacak verinin hangi byte'a yazılacağı seçilir.
 - **00** → Byte 0 seçilir. **01** → Byte 1 seçilir.
 - **10** → Byte 2 seçilir. **11** → Byte 3 seçilir.
- **SH** işleminde, yazılacak verinin yalnızca **alt 16 biti(0. ve 1. byte)** kullanılır. Bu 16 bit'in yazılacağı satır gelen adresin **[31:2]** bitleri ile belirlenirken, adresin **[1]** biti ile yazılacak verinin hangi halfword'a yazılacağı seçilir.
 - **0** → Halfword 0 (Byte 0 ve Byte 1) seçilir.
 - **1** → Halfword 1 (Byte 2 ve Byte 3) seçilir.
- **SW** işleminde data memory içerisinde işaret edilen adresin tamamına yazılacak verinin **tüm 32 biti(4 byte)** , yazılır. Hangi adres satırına yazılacağı ise yine adresin **[31:2]** bitleri ile belirlenir.

MEMORY AŞAMASI

DATA MEMORY

Listing. Data Memory(Load Block) Kod Bloğu

```
1  always_comb begin : LOAD_BLOCK
2      data_memory_read_data_d_memory = 0;
3
4      case(operation_d_memory)
5          LB:
6              case(data_memory_read_address_d_memory[1:0])
7                  2'b00: data_memory_read_data_d_memory = {{24{data_memory[addr_index][7]}}, data_memory[addr_index][7:0]};
8                  2'b01: data_memory_read_data_d_memory = {{24{data_memory[addr_index][15]}}, data_memory[addr_index][15:8]};
9                  2'b10: data_memory_read_data_d_memory = {{24{data_memory[addr_index][23]}}, data_memory[addr_index][23:16]};
10                 2'b11: data_memory_read_data_d_memory = {{24{data_memory[addr_index][31]}}, data_memory[addr_index][31:24]};
11             endcase
12
13             LH:
14                 case(data_memory_read_address_d_memory[1])
15                     1'b0: data_memory_read_data_d_memory = {{16{data_memory[addr_index][15]}}, data_memory[addr_index][15:0]};
16                     1'b1: data_memory_read_data_d_memory = {{16{data_memory[addr_index][31]}}, data_memory[addr_index][31:16]};
17             endcase
18
19             LW: data_memory_read_data_d_memory = data_memory[addr_index];
20
21             LBU:
22                 case(data_memory_read_address_d_memory[1:0])
23                     2'b00: data_memory_read_data_d_memory = {24'b0, data_memory[addr_index][7:0]};
24                     2'b01: data_memory_read_data_d_memory = {24'b0, data_memory[addr_index][15:8]};
25                     2'b10: data_memory_read_data_d_memory = {24'b0, data_memory[addr_index][23:16]};
26                     2'b11: data_memory_read_data_d_memory = {24'b0, data_memory[addr_index][31:24]};
27             endcase
28
29             LHU:
30                 case(data_memory_read_address_d_memory[1])
31                     1'b0: data_memory_read_data_d_memory = {16'b0, data_memory[addr_index][15:0]};
32                     1'b1: data_memory_read_data_d_memory = {16'b0, data_memory[addr_index][31:16]};
33             endcase
34         default: ;
35     endcase
36 end
37
```

MEMORY AŞAMASI

DATA MEMORY

► Listing. Data Memory(Load Block) Kod Bloğu

- Load Block içerisinde data memory'den veri okunması gerçekleştirilmektedir. **LB(Load Byte)** , **LH(Load Halfword)** , **LW(Load Word)** , **LBU(Load Byte Unsigned)** ve **LHU(Load Halfword Unsigned)** olmak üzere beş farklı load işlemi vardır.
- **LW** işleminde gelen adres değerinin **[31:2]** bitleri data memory'nin ilgili satırı işaret ederken, **[1:0]** bitleri ise o satırın hangi byte'ının okunması gerektiğini gösteren offset değerleridir. Bu offset değerine göre ilgili satırın hangi byte'ının okunacağına kadar verilir. Okunan 8 bit'in MSB biti ile işaretli genişletme yapılır.
 - **00** → Byte 0 okunur. **01** → Byte 1 okunur.
 - **10** → Byte 2 okunur. **11** → Byte 3 okunur.
- **LH** işleminde gelen adres değerinin **[31:2]** bitleri data memory'nin ilgili satırı işaret ederken, **[1]** biti ise o satırın hangi halfword'unun okunması gerektiğini gösteren offset değeridir. Bu offset değerine göre ilgili satırın hangi halfword'unun okunacağına kadar verilir. Okunan 16 bit'in MSB biti ile işaretli genişletme yapılır.
 - **0** → Halfword 0 (Byte 0 ve Byte 1) okunur.
 - **1** → Halfword 1 (Byte 2 ve Byte 3) okunur.
- **LW** işleminde gelen adres değerinin **[31:2]** bitleri data memory'nin ilgili satırını işaret eder. **LW** işleminde ilgili satırın **tüm 32 biti(4 byte)** okunur.
- **LBU** işleminde gelen adres değerinin **[31:2]** bitleri data memory'nin ilgili satırı işaret ederken, **[1:0]** bitleri ise o satırın hangi byte'ının okunması gerektiğini gösteren offset değerleridir. Bu offset değerine göre ilgili satırın hangi byte'ının okunacağına kadar verilir. **LB** işleminden farkı ise okunan 8 bit'in MSB biti yerine **0(zero)** ile işaretetsiz genişletme yapılır.
 - **00** → Byte 0 okunur. **01** → Byte 1 okunur.
 - **10** → Byte 2 okunur. **11** → Byte 3 okunur.
- **LHU** işleminde gelen adres değerinin **[31:2]** bitleri data memory'nin ilgili satırı işaret ederken, **[1]** biti ise o satırın hangi halfword'unun okunması gerektiğini gösteren offset değeridir. Bu offset değerine göre ilgili satırın hangi halfword'unun okunacağına kadar verilir. **LH** işleminden farkı ise okunan 16 bit'in MSB biti yerine **0(zero)** ile işaretetsiz genişletme yapılır.
 - **0** → Halfword 0 (Byte 0 ve Byte 1) okunur.
 - **1** → Halfword 1 (Byte 2 ve Byte 3) okunur.

MEMORY AŞAMASI

RD_DATA SEÇİM MUX'U

Listing. rd data Seçim Mux'u Kod Bloğu

```
1 assign rd_data_d_memory = data_memory_read_enable_d_memory ? data_memory_read_data_d_memory : rd_data_q_execute;  
2
```

- ▶ Bu yapıda eğer **data_memory_read_enable** sinyali **1** ise bu durumda gelen instruction load instruction'udur ve mux'un çıkışına data memory'den okunan veri atanır, aksi durumda execute aşamasından gelen rd data değeri çıkışa atanır.

MEMORY AŞAMASI

MEM/WB REGISTER

Listing. MEM/WB Register Kod Bloğu

```
1 // MEM/WB Register
2 if(!rstn) begin
3     // rstn sinyali 0 ise register temizlenir
4 end
5 else begin
6     // rstn sinyali 1 ise memory aşamasından gelen sinyaller register'a yüklenip writeback aşamasına aktarılır.
7 end
8
```

WRITEBACK AŞAMASI

WRITEBACK AŞAMASI BLOK DIYAGRAMI




Figure. WRITEBACK Aşaması

WRITEBACK AŞAMASI

WRITEBACK AŞAMASI BLOK DİYAGRAMI

- ▶ Writeback aşamasında herhangi bir operasyon bulunmamaktadır, lakin bu aşamada memory aşamasından gelen veriler register file içerisine yazılmak için hazırlanır.
- ▶ Writeback aşamasında herhangi bir operasyon yapılmıyor olması onu önemsiz yapmaz, aksine pipeline'ın doğru işleyebilmesi için writeback aşaması olmazsa olmazdır.
- ▶ Writeback aşaması olmazsa eğer veri memory aşamasından geliyorsa, veri okunur okunmaz yazılmak zorundadır bu da mümkün olan bir durum değildir çünkü okuma işlemi zaman alan bir işlemidir.
- ▶ Writeback aşaması ayrıca hazard yönetimini de kolaylaştırır. Writeback aşaması olmazsa çok daha karmaşık bir forwarding yapısı gereklidir ve ayrıca load-use hazard'ları yönetmek çok daha zorlaşır.
- ▶ Writeback aşaması olmazsa bazı komutların sonucu direkt execute aşamasında register file'a hemen yazılmak istenir bu da memory aşamasından da register file'a yazılacak veriler gelebileceği için register file'ın yazma portunun sıkışmasına sebep olur hatta çakışmalar olacağı için büyük problemler ortaya çıkar.
- ▶ Writeback aşaması aynı zamanda pipeline'ın düzenli olmasını sağlar ve her aşamanın yalnızca kendi işini yapmasını sağlar. Ayrıca clock frekansını artırarak performansı artırır.

HAZARD UNIT

HAZARD UNIT BLOK DIYAGRAMI




Figure. Hazard Unit

HAZARD UNIT

FORWARDING UNIT

Listing. Forwarding Unit Kod Bloğu

```
1 // FORWARDING
2 Forward_Type_enum is_forward_rs1;
3 Forward_Type_enum is_forward_rs2;
4
5 always_comb begin : FORWARDING_RS1
6     is_forward_rs1 = NO_FORWARD;
7
8     if((rs1_addr_d_execute == rd_d_memory) && (rd_d_memory != 0) && register_file_write_enable_d_memory)
9         is_forward_rs1 = FORWARD_MEMORY;
10    else if((rs1_addr_d_execute == rd_d_writeback) && (rd_d_writeback != 0) && register_file_write_enable_d_writeback)
11        is_forward_rs1 = FORWARD_WRITEBACK;
12    else ;
13
14 end
15
16 always_comb begin : FORWARDING_RS2
17     is_forward_rs2 = NO_FORWARD;
18
19     if((rs2_addr_d_execute == rd_d_memory) && (rd_d_memory != 0) && register_file_write_enable_d_memory)
20         is_forward_rs2 = FORWARD_MEMORY;
21    else if((rs2_addr_d_execute == rd_d_writeback) && (rd_d_writeback != 0) && register_file_write_enable_d_writeback)
22        is_forward_rs2 = FORWARD_WRITEBACK;
23    else ;
24
25 end
```

- ▶ **Listing. Forwarding Unit Kod Bloğu**

- ▶ Forwarding Unit, **Data Hazard** 'ların çözümünü sağlar.
- ▶ Forwarding unit, bir instruction'ın execute aşamasındayken kullanacağı verilerin kendisinden önce gelen instruction'ların sonuçlarına bağımlı olduğu fakat o instruction'ların sonuçlarının henüz register file'a yazılmadığı durumlarda devreye girer ve gerekli verileri register file'a yazılmasını beklemeksiz bir execute aşamasına aktararak veri bağımlılığını çözer.
- ▶ Eğer execute aşamasında kullanılan rs(register source) adresi, memory aşamasındaki rd(register destination) ile aynıysa, rd(register destination) **sıfır değilse** ve register file write enable sinyali aktif ise **memory aşamasından** forwarding yapılır.
- ▶ Eğer execute aşamasında kullanılan rs(register source) adresi, writeback aşamasındaki rd(register destination) ile aynıysa, rd(register destination) **sıfır değilse** ve register file write enable sinyali aktif ise **writeback aşamasından** forwarding yapılır.

HAZARD UNIT

FLUSH/STALL UNIT

Listing. Flush/Stall Unit Kod Bloğu

```
1 // FLUSH/STALL
2 logic is_Flush_IF_ID_Register;
3 logic is_Flush_ID_IEX_Register;
4
5 logic is_Stall_PC_FF;
6 logic is_Stall_IF_ID_Register;
7
8 always_comb begin : FLUSH_STALL_BLOCK
9     is_Flush_IF_ID_Register = 0;
10    is_Flush_ID_IEX_Register = 0;
11
12    is_Stall_PC_FF = 0;
13    is_Stall_IF_ID_Register = 0;
14
15    if(jump_pc_valid_d_execute) begin
16        is_Flush_IF_ID_Register = 1;
17        is_Flush_ID_IEX_Register = 1;
18
19        is_Stall_PC_FF = 0;
20        is_Stall_IF_ID_Register = 0;
21    end
22    else if(((rs1_addr_d_decode == rd_d_execute) || (rs2_addr_d_decode == rd_d_execute)) && (rd_d_execute != 0) &&
23 data_memory_read_enable_d_execute) begin
24        is_Flush_IF_ID_Register = 0;
25        is_Flush_ID_IEX_Register = 1;
26
27        is_Stall_PC_FF = 1;
28        is_Stall_IF_ID_Register = 1;
29    end
30    else ;
31 end
```

HAZARD UNIT

FLUSH/STALL UNIT

► Listing. Flush/Stall Unit Kod Bloğu

- Bazı hazard'lar(**Control Hazards ve Load-Use Hazards gibi**) forwarding yapılarak çözülemez bu durumda pipeline'i **flush(temizleme)** veya **stall(dondurma)** yapılarak hazard'lar çözülür.
- Control hazard'ı detaylandırmak gerekirse, eğer execute aşamasında bir talimatın **jump veya branch** olduğu tespit edilirse, bu durumda fetch ve decode aşamasındaki talimatlar geçersiz talimatlar olabilir çünkü program counter olması gerekenden farklı bir adrese atlatılmıştır bu nedenle fetch ve decode aşaması içerisindeki talimatlar flush edilir yani temizlenir.
- Load-use hazard'ı detaylandırmak gerekirse, eğer decode aşamasındaki bir talimatın kaynak register'larından herhangi biri(rs1, rs2), execute aşamasındaki talimatın hedef register'ı(rd) ile aynıysa ve execute aşamasındaki talimat bir **load** talımı ise bu durumda veri forward edilemez çünkü decode aşamasındaki talimat execute aşamasına geçtiğinde execute aşamasındaki load talımı memory aşamasına geçer fakat **data memory içerisindeki fiziksel gecikmelerden dolayı** henüz data memory'den veriyi okuyamaz bu nedenle forwarding yapılsa bile yanlış veri gönderilir. Bu durum, decode aşamasındaki talimatın **1 döngü boyunca bektilmesi(stall)** ile çözülür, bu durumda execute aşamasındaki talimat veriyi okur ve memory aşamasına geçer ve decode aşamasındaki veri ise hala decode aşamasındadır, bir sonraki döngüde ise memory aşamasındaki data memory'den okunan veri writeback aşamasına geçer decode aşamasında bekleyen talimat ise execute aşamasına geçer, bu durumdan sonra artık load-use hazard çözülmüştür ve data hazard oluşur, data hazard ise writeback aşamasından execute aşamasına forwarding yapılarak çözülür.

RISC-V PIPELINED İŞLEMCI BLOK DİYAGRAMI(TAM HALİ)




Figure. RISC-V Pipelined İşlemci Blok Diyagramı(Tam Hali)

Part II

INSTRUCTION BAZLI VERİ YOLU ANALİZİ (DATA FLOW /
DATAPATH ANALYSIS)

R-TYPE INSTRUCTIONS

R-TYPE INSTRUCTION NO FORWARD




Figure. R-TYPE No Forward Instruction Data Flow

R-TYPE INSTRUCTIONS

R-TYPE INSTRUCTION FORWARD MEMORY




Figure. R-TYPE Forward Memory Instruction Data Flow

R-TYPE INSTRUCTIONS

R-TYPE INSTRUCTION FORWARD WRITEBACK




Figure. R-TYPE Forward Writeback Instruction Data Flow

I-TYPE

LOAD INSTRUCTION




Figure. I-TYPE Load Instruction Data Flow

I-TYPE

LOAD-USE HAZARD




Figure. Load-Use Hazard Instruction Data Flow

I-TYPE

IMMEDIATE OPERATION INSTRUCTION




Figure. I-TYPE OperationImm Instruction Data Flow

S-TYPE INSTRUCTION




Figure. S-TYPE Instruction Data Flow

B-TYPE INSTRUCTION




Figure. B-TYPE Instruction Data Flow

J-TYPE INSTRUCCION

JAL INSTRUCTION




Figure. JAL Instruction Data Flow

J-TYPE INSTRUCCION

JALR INSTRUCTION




Figure. JALR Instruction Data Flow

U-TYPE INSTRUCTION

LUI INSTRUCTION




Figure. LUI Instruction Data Flow

U-TYPE INSTRUCTION

AUIPC INSTRUCTION




Figure. AUIPC Instruction Data Flow

Part III

RISC-V BASE INSTRUCTION SET ENTEGRASYON TESTLERİ

ALU

ALU TEST ASSEMBLY KODU

```
1 .global _start
2 _start:
3     nop
4 _init:
5     nop
6 main:
7     li    x5 , 5
8     li    x3 , 10
9     li    x10 , -7
10    li    x2 , -3
11 ##### ADD #####
12    add  x6 ,x5,x3      # iki pozitif sayı toplamı x6 = 5 + 10 = 15(0x0000000F)
13    add  x7 ,x5,x2      # bir pozitif bir negatif sayı toplamı x7 = 5 + (-3) = 2(0x00000002)
14    add  x8 ,x10,x2     # iki negatif sayı toplamı x8 = (-7) + (-3) = -10(0xFFFFFFF6)
15 ##### SUB #####
16    sub  x9 ,x5,x3      # iki pozitif sayı, sonuc negatif, x9 = 5 - 10 = -5(0xFFFFFFFFB)
17    sub  x11 ,x3,x5     # iki pozitif sayı, sonuc pozitif, x11 = 10 - 5 = 5
18    sub  x12 ,x10,x2    # iki negatif sayı, sonuc negatif, x12 = -7 - (-3) = -4
19    sub  x13 ,x2,x10    # iki negatif sayı, sonuc pozitif, x13 = -3 - (-7) = 4
20 ##### SLL-SRL-SRA #####
21    sll  x14 ,x5,x7      # veri logic olarak sola kaydırılır, x7 register'ı içinde 2 var veri
22    2 defa sola kaydırılacak, boşalan bitlere 0 gelecek.
23    srl  x15 ,x5,x7      # veri logic olarak sağa kaydırılır, x7 register'ı içinde 2 var veri
24    2 defa sağa kaydırılacak, boşalan bitlere 0 gelicek
25    sra  x16 ,x10,x7     # veri aritmetik olarak sağa kaydırılır, x7 register'ı içinde 2 var
26    veri 2 defa sağa kaydırılacak, boşalan bitlere işaret biti gelicek.
27 ##### SLT-SLTU #####
28    slt  x9 ,x5,x2      # x5 register'ı içindeki veri x2 register'ı içindeki veriden büyükse
29    x9 register'ına 1 atanacak değilse 0 atanacak. İşarete hassasiyetlidir.
30    sltu x6 ,x5,x3      # x5 register'ı içindeki veri x2 register'ı içindeki veriden büyükse
31    x9 register'ına 1 atanacak değilse 0 atanacak.
32 ##### XOR-OR-AND #####
33    xor  x8 ,x9,x6      # 1 xor 0 = 1
34    or   x13 ,x9,x6      # 1 or 0 = 1
35    and  x14 ,x9,x6      # 1 and 0 = 0

36    j test_end
37 test_end:
38    j test_end
```

ALU

ALU TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

ALU Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00500293) x5 0x00000005
4 0x8000000c (0x00a00193) x3 0x0000000a
5 0x80000010 (0xff900513) x10 0xfffffffff9
6 0x80000014 (0xffffd00113) x2 0xfffffffffd
7 0x80000018 (0x00328333) x6 0x0000000f
8 0x8000001c (0x002283b3) x7 0x00000002
9 0x80000020 (0x00250433) x8 0xfffffffff6
10 0x80000024 (0x403284b3) x9 0xfffffffffb
11 0x80000028 (0x405185b3) x11 0x00000005
12 0x8000002c (0x40250633) x12 0xfffffffffc
13 0x80000030 (0x40a106b3) x13 0x00000004
14 0x80000034 (0x00729733) x14 0x00000014
15 0x80000038 (0x0072d7b3) x15 0x00000001
16 0x8000003c (0x40755833) x16 0xfffffffffe
17 0x80000040 (0x0022a4b3) x9 0x00000000
18 0x80000044 (0x0032b333) x6 0x00000001
19 0x80000048 (0x0064c433) x8 0x00000001
20 0x8000004c (0x0064e6b3) x13 0x00000001
21 0x80000050 (0x0064f733) x14 0x00000000
22 0x80000054 (0x0040006f)
```

Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00500293) x5 0x00000005
4 0x8000000c (0x00a00193) x3 0x0000000a
5 0x80000010 (0xff900513) x10 0xfffffffff9
6 0x80000014 (0xffffd00113) x2 0xfffffffffd
7 0x80000018 (0x00328333) x6 0x0000000f
8 0x8000001c (0x002283b3) x7 0x00000002
9 0x80000020 (0x00250433) x8 0xfffffffff6
10 0x80000024 (0x403284b3) x9 0xfffffffffb
11 0x80000028 (0x405185b3) x11 0x00000005
12 0x8000002c (0x40250633) x12 0xfffffffffc
13 0x80000030 (0x40a106b3) x13 0x00000004
14 0x80000034 (0x00729733) x14 0x00000014
15 0x80000038 (0x0072d7b3) x15 0x00000001
16 0x8000003c (0x40755833) x16 0xfffffffffe
17 0x80000040 (0x0022a4b3) x9 0x00000000
18 0x80000044 (0x0032b333) x6 0x00000001
19 0x80000048 (0x0064c433) x8 0x00000001
20 0x8000004c (0x0064e6b3) x13 0x00000001
21 0x80000050 (0x0064f733) x14 0x00000000
22 0x80000054 (0x0040006f)
```

ALU Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x80000058)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x80000058 (0x0000006f)
6 -----
7 Total Cycles: 29
8 Committed Instructions: 22
9 CPI: 1.3182
10 -----
11 - Simulation Report: Verilator 5.037 devel
12 - Verilator: $finish at 78ps; walltime 0.001 s; speed 77.335 ns/s
13 - Verilator: cpu 0.001 s on 1 threads; allocted 121 MB
```

Figure. ALU Test Log Karşılaştırması ve Simülasyon Özeti

ALUIMM

ALUIMM TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li      x10, 554
10    li      x11, 376
11    li      x12, -812
12    li      x13, -611
13    li      x25, 1
14
15 ##### ADDI #####
16    addi   x1, x10, 16    # iki pozitif sayı
17    addi   x2, x10, -14   # bir pozitif bir negatif sayı
18    addi   x3, x12, -8    # iki negatif sayı
19 ##### SLTI/SLTIU #####
20    slti   x4, x10, 500   # x4 = 0 set edilmeyecek
21    slti   x5, x11, 378   # x5 = 1 set edilecek
22    slti   x6, x12, -810  # x6 = 1 set edilecek
23    slti   x7, x13, -612  # x7 = 0 set edilmeyecek
24    slti   x8, x12, 10    # x8 = 1 set edilecek
25    sltiu  x9, x12, 10    # x9 = 0 set edilmeyecek çünkü unsigned olduğu için x12 = -812
26    deðil  aslinda çok büyük bir sayı
27 ##### XORI/ORI/ANDI #####
28    xori   x14,x11,123
29    ori    x15,x10,999
30    andi   x16,x11, 777
31 ##### SLLI/SRLI/SRAI #####
32    slli   x17,x10,2    # x17 = 2216
33    srlti  x18,x11,2    # x18 = 94
34    srai   x19,x12,1    # x19 = -406 işaret korunmalı.
35    slli   x20,x10,0    # x20 = 554, sayı degişmemeli
36    slli   x21,x25,31   # x21 = 8'h80000000
37    srai   x22,x12,0    # x22 = x12, sayı degişmemeli
38    srai   x23,x12,31   # x23 = 8'hFFFFFFF
39    srlti  x24,x11,31   # x24 = 32'b0
40 test_end:
41     j  test_end
42
```

ALUIMM

ALUIMM TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

ALUIMM Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x22a00513) x10 0x0000022a
4 0x8000000c (0x17800593) x11 0x00000178
5 0x80000010 (0xcd400613) x12 0xfffffcfd4
6 0x80000014 (0xd9d00693) x13 0xfffffd9d
7 0x80000018 (0x00100c93) x25 0x00000001
8 0x8000001c (0x01050093) x1 0x0000023a
9 0x80000020 (0xff250113) x2 0x0000021c
10 0x80000024 (0xff860193) x3 0xfffffccc
11 0x80000028 (0x1f452213) x4 0x00000000
12 0x8000002c (0x17a5a293) x5 0x00000001
13 0x80000030 (0xcd662313) x6 0x00000001
14 0x80000034 (0xd9c6a393) x7 0x00000000
15 0x80000038 (0x00a62413) x8 0x00000001
16 0x8000003c (0x00a63493) x9 0x00000000
17 0x80000040 (0x07b5c713) x14 0x00000103
18 0x80000044 (0x3e756793) x15 0x000003ef
19 0x80000048 (0x3095f813) x16 0x00000108
20 0x8000004c (0x00251893) x17 0x000008a8
21 0x80000050 (0x0025d913) x18 0x0000005e
22 0x80000054 (0x40165993) x19 0xfffffe6a
23 0x80000058 (0x00051a13) x20 0x0000022a
24 0x8000005c (0x01fc9a93) x21 0x80000000
25 0x80000060 (0x40065b13) x22 0xfffffcfd4
26 0x80000064 (0x41f65b93) x23 0xffffffffff
27 0x80000068 (0x01f5dc13) x24 0x00000000
```

ALUIMM Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x22a00513) x10 0x0000022a
4 0x8000000c (0x17800593) x11 0x00000178
5 0x80000010 (0xcd400613) x12 0xfffffcfd4
6 0x80000014 (0xd9d00693) x13 0xfffffd9d
7 0x80000018 (0x00100c93) x25 0x00000001
8 0x8000001c (0x01050093) x1 0x0000023a
9 0x80000020 (0xff250113) x2 0x0000021c
10 0x80000024 (0xff860193) x3 0xfffffccc
11 0x80000028 (0x1f452213) x4 0x00000000
12 0x8000002c (0x17a5a293) x5 0x00000001
13 0x80000030 (0xcd662313) x6 0x00000001
14 0x80000034 (0xd9c6a393) x7 0x00000000
15 0x80000038 (0x00a62413) x8 0x00000001
16 0x8000003c (0x00a63493) x9 0x00000000
17 0x80000040 (0x07b5c713) x14 0x00000103
18 0x80000044 (0x3e756793) x15 0x000003ef
19 0x80000048 (0x3095f813) x16 0x00000108
20 0x8000004c (0x00251893) x17 0x000008a8
21 0x80000050 (0x0025d913) x18 0x0000005e
22 0x80000054 (0x40165993) x19 0xfffffe6a
23 0x80000058 (0x00051a13) x20 0x0000022a
24 0x8000005c (0x01fc9a93) x21 0x80000000
25 0x80000060 (0x40065b13) x22 0xfffffcfd4
26 0x80000064 (0x41f65b93) x23 0xffffffffff
27 0x80000068 (0x01f5dc13) x24 0x00000000
```

ALUIMM Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x8000006c)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x8000006c (0x0000006f)
6 -----
7 Total Cycles: 32
8 Committed Instructions: 27
9 CPI: 1.1852
10 -----
11 - Simulation Report: Verilator 5.037 devel
12 - Verilator: $finish at 84ps; walltime 0.002 s; speed 48.291 ns/s
13 - Verilator: cpu 0.002 s on 1 threads; allocoed 121 MB
```

Figure. ALUIMM Test Log Karşılaştırması ve Simülasyon Özeti

ALU HAZARDS

ALU HAZARDS TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x1, 10      # Test değeri 1
10    li x2, 20      # Test değeri 2
11    li x3, 5       # Shift miktarı vb.
12
13 # SENARYO 1 MEMORY AŞAMASINDAN EXECUTE AŞAMASINA FORWARD
14    add x4, x1, x2 # x4 = 10 + 20 = 30 (Bu komut EX'teyken...)
15    sub x5, x4, x3 # x5 = 30 - 5 = 25 (...bu komut ID'den yeni çıktı)
16        # Hazard Unit, x4'ün değerini x4 Register File'a yazılmadan
17        # havada yakalayıp sub işleme vermeli.
18 # SENARYO 2 WB AŞAMASINDAN EXECUTE AŞAMASINA FORWARD
19    add x6, x1, x1 # x6 = 20
20    nop           # Araya bir boşluk (veya alakasız komut)
21    xor x7, x6, x2 # x6 burada kullanılacak.
22        # x6 şu an MEM/WB sınırında, x7 ise EX aşamasında.
23 # SENARYO 3 RS1 RS2 AYNI ANDA BAĞIMLI
24    addi x8, x0, 100 # x8 = 100
25    add x9, x8, x8 # x9 = 100 + 100 = 200
26        # Burada hem rs1 (x8) hem rs2 (x8) bir önceki komuta bağımlı!
27        # Forwarding Unit'in iki bacağı da (ForwardA ve ForwardB) aktif
28        olmalı.
29 # SENARYO 4
30    or  x10, x4, x5 # x4 ve x5 yukarılardan geliyor (Uzak mesafe testi)
31    andi x11, x10, 0x0FF # x10'a bağımlı yani memory aşamasından forwarding
32
33    slli x12, x11, 2 # x11'e bağımlı yani memory aşamasından forwarding lazım
34    add x13, x12, x11 # x12 ve x11'e bağımlı yani hem wb aşamasından hem memory aşaması
35        ndan forwarding lazım
36 test_end:
37     j test_end
```

ALU HAZARDS

ALU HAZARDS TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

ALU Hazards Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00a00093) x1 0x0000000a
4 0x8000000c (0x01400113) x2 0x00000014
5 0x80000010 (0x00500193) x3 0x00000005
6 0x80000014 (0x00208233) x4 0x0000001e
7 0x80000018 (0x403202b3) x5 0x00000019
8 0x8000001c (0x00108333) x6 0x00000014
9 0x80000020 (0x00000013)
10 0x80000024 (0x002343b3) x7 0x00000000
11 0x80000028 (0x06400413) x8 0x00000064
12 0x8000002c (0x008404b3) x9 0x000000c8
13 0x80000030 (0x00526533) x10 0x0000001f
14 0x80000034 (0x0ff57593) x11 0x0000001f
15 0x80000038 (0x00259613) x12 0x0000007c
16 0x8000003c (0x00b606b3) x13 0x0000009b
```

ALU Hazards Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00a00093) x1 0x0000000a
4 0x8000000c (0x01400113) x2 0x00000014
5 0x80000010 (0x00500193) x3 0x00000005
6 0x80000014 (0x00208233) x4 0x0000001e
7 0x80000018 (0x403202b3) x5 0x00000019
8 0x8000001c (0x00108333) x6 0x00000014
9 0x80000020 (0x00000013)
10 0x80000024 (0x002343b3) x7 0x00000000
11 0x80000028 (0x06400413) x8 0x00000064
12 0x8000002c (0x008404b3) x9 0x000000c8
13 0x80000030 (0x00526533) x10 0x0000001f
14 0x80000034 (0x0ff57593) x11 0x0000001f
15 0x80000038 (0x00259613) x12 0x0000007c
16 0x8000003c (0x00b606b3) x13 0x0000009b
```

ALU Hazards Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x80000040)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x80000040 (0x0000006f)
6 -----
7 Total Cycles: 21
8 Committed Instructions: 16
9 CPI: 1.3125
10 -----
11 - S i m u l a t i o n R e p o r t : Verilator 5.037 devel
12 - Verilator: $finish at 62ps; walltime 0.002 s; speed 39.730 ns/s
13 - Verilator: cpu 0.002 s on 1 threads; allocoed 121 MB
```

Figure. ALU Hazards Test Log Karşılaştırması ve Simülasyon Özeti

BEQ

BEQ TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x1, 2
10    li x2, 2
11    li x3, -1
12    li x4, 0
13    li x5, 0
14    li x8, 0
15    li x9, 0
16 ##### BRANCH TAKEN #####
17    beq x1,x2,label_taken_success
18    li x8, 1 # burası atlanmalı
19    j test_not_taken
20 label_taken_success:
21    li x9,1
22 test_not_taken:
23 ##### BRANCH NOT TAKEN #####
24    beq x2,x3,label_not_taken_fail # aşağıdaki kod bloğu atlanmamalı, çünkü x2 ve x3 eşit değil
25    li x4, 1
26    j test_end
27 label_not_taken_fail:
28    li x5, 1
29 test_end:
30    j test_end
31
32
```

BEQ

BEQ TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

BEQ Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00200093) x1 0x00000002
4 0x8000000c (0x00200113) x2 0x00000002
5 0x80000010 (0xffff00193) x3 0xffffffff
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x00208663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x00310663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BEQ Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00200093) x1 0x00000002
4 0x8000000c (0x00200113) x2 0x00000002
5 0x80000010 (0xffff00193) x3 0xffffffff
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x00208663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x00310663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BEQ Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x80000044)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x80000044 (0x0000006f)
6 -----
7 Total Cycles: 23
8 Committed Instructions: 14
9 CPI: 1.6429
10 -----
11 - S i m u l a t i o n R e p o r t : Verilator 5.037 devel
12 - Verilator: $finish at 66ps; walltime 0.002 s; speed 41.254 ns/s
13 - Verilator: cpu 0.002 s on 1 threads; allocted 121 MB
```

Figure. BEQ Test Log Karşılaştırması ve Simülasyon Özeti

BGE

BGE TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x1, 3
10    li x2, 2
11    li x3, -1
12    li x4, 0
13    li x5, 0
14    li x8, 0
15    li x9, 0
16
17 ##### BRANCH TAKEN #####
18    bge x1,x2,label_taken_success
19    li x8, 1 # burası atlanmalı
20    j test_not_taken # eğer burayı koymazsam, işlemci bozuk olsa bile kod doğrusal aşağı
21 aktığı için x9'a her halükarda 1 set edilecek ve hatayı anlayamıcam.
22 label_taken_success:
23    li x9,1
24 ##### BRANCH NOT TAKEN #####
25    bge x2,x1,label_not_taken_fail # aşağıdaki kod bloğu atlanmamalı, çünkü x2 ve x1'den
26 büyük eşit değil
27    li x4, 1
28    j test_end
29 label_not_taken_fail:
30    li x5, 1
31 test_end:
32    j test_end
33
```

BGE

BGE TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

BGE Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00300093) x1 0x00000003
4 0x8000000c (0x00200113) x2 0x00000002
5 0x80000010 (0xffff00193) x3 0xffffffff
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x0020d663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x00115663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BGE Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00300093) x1 0x00000003
4 0x8000000c (0x00200113) x2 0x00000002
5 0x80000010 (0xffff00193) x3 0xffffffff
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x0020d663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x00115663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BGE Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x80000044)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x80000044 (0x0000006f)
6 -----
7 Total Cycles: 23
8 Committed Instructions: 14
9 CPI: 1.6429
10 -----
11 - S i m u l a t i o n R e p o r t : Verilator 5.037 devel
12 - Verilator: $finish at 66ps; walltime 0.002 s; speed 38.111 ns/s
13 - Verilator: cpu 0.002 s on 1 threads; allocoed 121 MB
```

Figure. BGE Test Log Karşılaştırması ve Simülasyon Özeti

BGEU

BGEU TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x1, 122
10    li x2, 98
11    li x3, -71
12    li x4, 0
13    li x5, 0
14    li x8, 0
15    li x9, 0
16
17 ##### BRANCH TAKEN #####
18    bgeu x1,x2,label_taken_success
19    li x8, 1 # burası atlanmalı
20    j test_not_taken # eğer burayı koymazsam, işlemci bozuk olsa bile kod doğrusal aşağı
21      aktığı için x9'a her halükarda 1 set edilecek ve hatayı anlayamıcam.
22 label_taken_success:
23    li x9,1
24 test_not_taken:
25 ##### BRANCH NOT TAKEN #####
26    bgeu x1,x3,label_not_taken_fail # aşağıdaki kod bloğu atlanmamalı, çünkü x1 ve x3'den
27      büyük eşit değil. bgeu(unsigned) olduğu için x3(0xFFFFFB9) = -71 değil 4294967225
28      olarak ifade edilir.
29    li x4, 1
30
31    j test_end
32
33 label_not_taken_fail:
34    li x5, 1
35 test_end:
36    j test_end
```

BGEU

BGEU TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

BGEU Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x07a00093) x1 0x0000007a
4 0x8000000c (0x06200113) x2 0x00000062
5 0x80000010 (0xfb900193) x3 0xfffffff9
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x0020f663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x0030f663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BGEU Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x07a00093) x1 0x0000007a
4 0x8000000c (0x06200113) x2 0x00000062
5 0x80000010 (0xfb900193) x3 0xfffffff9
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x0020f663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x0030f663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BGEU Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x80000044)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x80000044 (0x0000006f)
6 -----
7 Total Cycles: 23
8 Committed Instructions: 14
9 CPI: 1.6429
10 -----
11 - S i m u l a t i o n R e p o r t : Verilator 5.037 devel
12 - Verilator: $finish at 66ps; walltime 0.002 s; speed 43.379 ns/s
13 - Verilator: cpu 0.002 s on 1 threads; allocted 121 MB
```

Figure. BGEU Test Log Karşılaştırması ve Simülasyon Özeti

BLT

BLT TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x1, 35
10    li x2, 20
11    li x3, -30
12    li x4, 0
13    li x5, 0
14    li x8, 0
15    li x9, 0
16
17 ##### BRANCH TAKEN #####
18    blt x3,x1,label_taken_success
19    li x8, 1 # burası atlanmalı
20    j test_not_taken
21 label_taken_success:
22    li x9,1
23 test_not_taken:
24 ##### BRANCH NOT TAKEN #####
25    blt x1,x2,label_not_taken_fail # aşağıdaki kod bloğu atlanmamalı, çünkü x1 < x2'den küçük değil.
26    li x4, 1
27
28    j test_end
29
30 label_not_taken_fail:
31    li x5, 1
32
33 test_end:
34    j test_end
35
```

BLT

BLT TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

BLT Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x02300093) x1 0x00000023
4 0x8000000c (0x01400113) x2 0x00000014
5 0x80000010 (0xfe200193) x3 0xffffffe2
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x0011c663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x0020c663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BLT Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x02300093) x1 0x00000023
4 0x8000000c (0x01400113) x2 0x00000014
5 0x80000010 (0xfe200193) x3 0xffffffe2
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x0011c663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x0020c663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BLT Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x80000044)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x80000044 (0x0000006f)
6 -----
7 Total Cycles: 23
8 Committed Instructions: 14
9 CPI: 1.6429
10 -----
11 - S i m u l a t i o n R e p o r t : Verilator 5.037 devel
12 - Verilator: $finish at 66ps; walltime 0.001 s; speed 64.751 ns/s
13 - Verilator: cpu 0.001 s on 1 threads; allocoed 121 MB
```

Figure. BLT Test Log Karşılaştırması ve Simülasyon Özeti

BLTU

BLTU TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x1, 99
10    li x2, 82
11    li x3, -30
12    li x4, 0
13    li x5, 0
14    li x8, 0
15    li x9, 0
16 ##### BRANCH TAKEN #####
17    bltu x2,x1,label_taken_success
18    li x8, 1 # burası atlanmalı
19    j test_not_taken
20
21 label_taken_success:
22    li x9,1
23
24 test_not_taken:
25 ##### BRANCH NOT TAKEN #####
26    bltu x3,x2,label_not_taken_fail # aşağıdaki kod bloğu atlanmamalı, çünkü bltu(
27    unsigned) olduğu için x3(0xFFFFFE2) = -30 değil 4294967266 sayısına eşittir.
28    li x4, 1
29
30    j test_end
31 label_not_taken_fail:
32    li x5, 1
33
34 test_end:
35    j test_end
36
```

BLTU

BLTU TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

BLTU Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x06300093) x1 0x00000063
4 0x8000000c (0x05200113) x2 0x00000052
5 0x80000010 (0xfe200193) x3 0xffffffe2
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x00116663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x0021e663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BLTU Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x06300093) x1 0x00000063
4 0x8000000c (0x05200113) x2 0x00000052
5 0x80000010 (0xfe200193) x3 0xffffffe2
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x00116663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x0021e663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BLTU Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x80000044)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x80000044 (0x0000006f)
6 -----
7 Total Cycles: 23
8 Committed Instructions: 14
9 CPI: 1.6429
10 -----
11 - Simulation Report: Verilator 5.037 devel
12 - Verilator: $finish at 66ps; walltime 0.002 s; speed 40.381 ns/s
13 - Verilator: cpu 0.002 s on 1 threads; allocted 121 MB
```

Figure. BLTU Test Log Karşılaştırması ve Simülasyon Özeti

BNF

BNF TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x1, 2
10    li x2, 2
11    li x3, -1
12    li x4, 0
13    li x5, 0
14    li x8, 0
15    li x9, 0
16 ##### BRANCH TAKEN #####
17    bne x1,x3,label_taken_success
18    li x8, 1 # burası atlanmalı
19    j test_not_taken
20
21 label_taken_success:
22    li x9,1
23
24 test_not_taken:
25 ##### BRANCH NOT TAKEN #####
26    bne x1,x2,label_not_taken_fail # aşağıdaki kod blogu atlanmamalı, çünkü x2 ve x3 eşit
27    li x4, 1
28
29    j test_end
30
31 label_not_taken_fail:
32    li x5, 1
33
34 test_end:
35    j test_end
36
37
```

BNF

BNF TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

BNF Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00200093) x1 0x00000002
4 0x8000000c (0x00200113) x2 0x00000002
5 0x80000010 (0xffff00193) x3 0xffffffff
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x00309663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x00209663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BNF Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00200093) x1 0x00000002
4 0x8000000c (0x00200113) x2 0x00000002
5 0x80000010 (0xffff00193) x3 0xffffffff
6 0x80000014 (0x00000213) x4 0x00000000
7 0x80000018 (0x00000293) x5 0x00000000
8 0x8000001c (0x00000413) x8 0x00000000
9 0x80000020 (0x00000493) x9 0x00000000
10 0x80000024 (0x00309663)
11 0x80000030 (0x00100493) x9 0x00000001
12 0x80000034 (0x00209663)
13 0x80000038 (0x00100213) x4 0x00000001
14 0x8000003c (0x0080006f)
```

BNF Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x80000044)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x80000044 (0x0000006f)
6 -----
7 Total Cycles: 23
8 Committed Instructions: 14
9 CPI: 1.6429
10 -----
11 - Simulation Report: Verilator 5.037 devel
12 - Verilator: $finish at 66ps; walltime 0.001 s; speed 53.200 ns/s
13 - Verilator: cpu 0.001 s on 1 threads; allocted 121 MB
```

Figure. BNF Test Log Karşılaştırması ve Simülasyon Özeti

NESTED BRANCH

NESTED BRANCH TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x20,10    # iç döngü sınırı
10    li x21,10    # dış döngü sınırı
11
12    li x10,0    # iç döngü sayacı (j)
13    li x11,0    # dış döngü sayacı (i)
14    li x12,0    # toplam değeri(başlangıçta sıfır)
15
16    li x30,0    # hata sayacı olarak kullanıcaz.
17
18 outer_loop:
19    li x10,0    # iç döngü sayacı(j) dış döngü başlangıcında her seferinde sıfırlanır.
20
21 inner_loop:
22    addi x12,x12,1 # her döngüde +1 ekliyoruz toplama
23    addi x10,x10,1 # iç döngü sayacını her defasın 1 artırıyoruz j++
24    addi x30,x30,1
25    bne x10,x20,inner_loop
26
27    #addi x30,x30,1 # iç döngü bitmeden buraya inmemesi lazım, nop enjekte ederek kaç defa buraya girmiş onu ölçücez.
28
29    addi x11,x11,1 # dış döngü sayacını her defasında 1 artırıyoruz i++
30    bne x11,x21,outer_loop
31
32    #addi x30,x30,1 # dış döngü tamamen bitmeden buraya inmemesi lazım nop sayısını ölç erek doğruluğu kontrol edicez yine.
33
34 test_end:
35    # son durumda x30 = 100 olmalı düşük ya da fazlaysa flush mekanizması hatalı.
36    j test_end
37
```

NESTED BRANCH

NESTED-BRANCH TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

NESTED BRANCH Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00a00a13) x20 0x0000000a
4 0x8000000c (0x00a00a93) x21 0x0000000a
5 0x80000010 (0x00000513) x10 0x00000000
6 0x80000014 (0x00000593) x11 0x00000000
7 0x80000018 (0x00000613) x12 0x00000000
8 0x8000001c (0x00000f13) x30 0x00000000
9 0x80000020 (0x00000513) x10 0x00000000
10 0x80000024 (0x00160613) x12 0x00000001
11 0x80000028 (0x00150513) x10 0x00000001
12 0x8000002c (0x001f0f13) x30 0x00000001
13 0x80000030 (0xff451ae3)
14 .
15 .
16 .
17 0x80000024 (0x00160613) x12 0x00000063
18 0x80000028 (0x00150513) x10 0x00000009
19 0x8000002c (0x001f0f13) x30 0x00000063
20 0x80000030 (0xff451ae3)
21 0x80000024 (0x00160613) x12 0x00000064
22 0x80000028 (0x00150513) x10 0x0000000a
23 0x8000002c (0x001f0f13) x30 0x00000064
24 0x80000030 (0xff451ae3)
25 0x80000034 (0x00158593) x11 0x0000000a
26 0x80000038 (0xff5594e3)
```

NESTED BRANCH Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00a00a13) x20 0x0000000a
4 0x8000000c (0x00a00a93) x21 0x0000000a
5 0x80000010 (0x00000513) x10 0x00000000
6 0x80000014 (0x00000593) x11 0x00000000
7 0x80000018 (0x00000613) x12 0x00000000
8 0x8000001c (0x00000f13) x30 0x00000000
9 0x80000020 (0x00000513) x10 0x00000000
10 0x80000024 (0x00160613) x12 0x00000001
11 0x80000028 (0x00150513) x10 0x00000001
12 0x8000002c (0x001f0f13) x30 0x00000001
13 0x80000030 (0xff451ae3)
14 .
15 .
16 .
17 0x80000024 (0x00160613) x12 0x00000063
18 0x80000028 (0x00150513) x10 0x00000009
19 0x8000002c (0x001f0f13) x30 0x00000063
20 0x80000030 (0xff451ae3)
21 0x80000024 (0x00160613) x12 0x00000064
22 0x80000028 (0x00150513) x10 0x0000000a
23 0x8000002c (0x001f0f13) x30 0x00000064
24 0x80000030 (0xff451ae3)
25 0x80000034 (0x00158593) x11 0x0000000a
26 0x80000038 (0xff5594e3)
```

NESTED BRANCH Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x8000003c)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x8000003c (0x0000006f)
6 -----
7 Total Cycles: 641
8 Committed Instructions: 438
9 CPI: 1.4635
10 -----
11 - Simulation Report: Verilator 5.037 devel
12 - Verilator: $finish at 1ns; walltime 0.002 s; speed 731.146 ns/s
13 - Verilator: cpu 0.002 s on 1 threads; alloced 121 MB
```

Figure. NESTED BRANCH Test Log Karşılaştırması ve Simülasyon Özeti

JAL-JALR

JAL-JALR TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x4, 0 # JAL Kontrol sinyali
10    li x5, 0 # JALR Kontrol sinyali
11    li x8, 10
12    li x9, 5
13 ##### JAL(Jump And Link) #####
14    jal x1, funct_add    # toplama fonksiyonuna gidiyoruz, giderken x1(return address
15      register) register'ina mevcut pc değerini kaydediyoruz.
16 return_point_jal:
17     li x4, 1 # jal return point'e ulaştıysak jal doğru çalışıyor.
18 ##### JALR(Jump And Link Register) #####
19
20     la x6, funct_sub # hedef fonksiyonun adresini x6 regiter'ına yükledik, bakalım jalr
21       ile dinamik atlama yapabiliyor muyuz test edicez.
22     jalr x1,x6,0      # x6'daki adrese yani funct_sub'a atlıyoruz ve şu anki pc değerini
23       x1 register'ına kaydediyoruz geri dönüş için.
24 return_point_jalr:
25     li x5,1 # jalr return point'e ulaştıysak jalr doğru çalışıyor.
26     j test_end
27 funct_add:
28     add x14,x8,x9
29     jalr x0,x1,0 # jalr ile x1 register'ı içindeki kaydedilmiş pc değerine geri dönüyoruz
30       , offset olarak 0 kullanıyoruz, mevcut pc değerini ise x0 register'ına
31           # yazıyoruz, x0 register'ına yazma yapılamadığı için aslında çöpe atı
32           yoruz çünkü geri dönerken pc değerini kaydetmemize gerek yok.
33 funct_sub:
34     sub x15,x8,x9
35     jalr x0,x1,0
36 test_end:
37     j test_end
```

JAL-JALR

JAL-JALR TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

JAL-JALR Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00000213) x4 0x00000000
4 0x8000000c (0x00000293) x5 0x00000000
5 0x80000010 (0x00a00413) x8 0x0000000a
6 0x80000014 (0x00500493) x9 0x00000005
7 0x80000018 (0x01c000ef) x1 0x8000001c
8 0x80000034 (0x00940733) x14 0x0000000f
9 0x80000038 (0x00008067)
10 0x8000001c (0x00100213) x4 0x00000001
11 0x80000020 (0x00000317) x6 0x80000020
12 0x80000024 (0x01c30313) x6 0x8000003c
13 0x80000028 (0x000300e7) x1 0x8000002c
14 0x8000003c (0x409407b3) x15 0x00000005
15 0x80000040 (0x00008067)
16 0x8000002c (0x00100293) x5 0x00000001
17 0x80000030 (0x0140006f)
```

JAL-JALR Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00000213) x4 0x00000000
4 0x8000000c (0x00000293) x5 0x00000000
5 0x80000010 (0x00a00413) x8 0x0000000a
6 0x80000014 (0x00500493) x9 0x00000005
7 0x80000018 (0x01c000ef) x1 0x8000001c
8 0x80000034 (0x00940733) x14 0x0000000f
9 0x80000038 (0x00008067)
10 0x8000001c (0x00100213) x4 0x00000001
11 0x80000020 (0x00000317) x6 0x80000020
12 0x80000024 (0x01c30313) x6 0x8000003c
13 0x80000028 (0x000300e7) x1 0x8000002c
14 0x8000003c (0x409407b3) x15 0x00000005
15 0x80000040 (0x00008067)
16 0x8000002c (0x00100293) x5 0x00000001
17 0x80000030 (0x0140006f)
```

JAL-JALR Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x80000044)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x80000044 (0x0000006f)
6 -----
7 Total Cycles: 32
8 Committed Instructions: 17
9 CPI: 1.8824
10 -----
11 - Simulation Report: Verilator 5.037 devel
12 - Verilator: $finish at 84ps; walltime 0.002 s; speed 52.535 ns/s
13 - Verilator: cpu 0.002 s on 1 threads; alloced 121 MB
```

Figure. JAL-JALR Test Log Karşılaştırması ve Simülasyon Özeti

STORE-LOAD

STORE-LOAD TEST ASSEMBLY KODU

```
1 .global _start
2 _start:
3     nop
4 _init:
5     nop
6 main:
7     li x1,0x80001000    # base address değeri olarak belirledik, bu adrese göre yazma
8     okuma yapıcıaz adresler çakışmasın diye.
9 test_signed_unsigned:
10    li x5,-1 # x5 register'ına 0xFFFFFFFF yazdık.
11    sb x5,0(x1) # x1 register'i içerisindeki base adres değeri üzerine 0 offsetini
12      ekleyerek yani adresin kendisine x5 register'i içindeki veriyi yazdık.
13    lb x6,0(x1) # x1 register'i içindeki base adres değerinin kendisini kullanarak load
14      yaptı ve veriyi x6'ya yükledik. x6 = 0xFFFFFFFF olmalı.
15    lbu x7,0(x1) # x7 = 0x000000FF olmalı çünkü lbu unsigned olduğu için veriyi 0 ile
16      genişletir. lb veriyi işaret biti ile genişletiyor.
17 test_little_endian_write_read:
18    li x11,0x11223344
19    sw x11,4(x1) # x11 register'i içerisindeki veriyi base address + offset(4) adresine
20      yazdık yani 4 byte ilerledik 1 satır atlamaş olduk, dizinin 2. elemanı gibi düşünelim
21    .
22      # dikkat edelim, yazma işlemi little-endian yani sağdan sola doğru yapıl
23      ir bu durumda adrese veri 44 33 22 11 şeklinde yerleşir.
24
25    lb x12,4(x1) # x12 = 0x44 olmalı
26    lb x13,5(x1) # x13 = 0x33 olmalı
27    lb x14,6(x1) # x14 = 0x22 olmalı
28    lb x15,7(x1) # x15 = 0x11 olmalı
29 test_parca_parca_yazma:
30    li x20,0xAA
31    sb x20,16(x1)
32    li x21,0xBB
33    sb x21,17(x1)
34    li x22,0xCC
35    sb x22,18(x1)
36    li x23,0xDD
37    sb x23,19(x1)
38    lw x24,16(x1) # beklenen değer 0xDDCCBBAA
39 test_end:
40     j test_end
41
42
```

STORE-LOAD

STORE-LOAD TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

STORE-LOAD Test Log

```
1 0x80000008 (0x800010b7) x1 0x80001000
2 0x8000000c (0xffff00293) x5 0xffffffff
3 0x80000010 (0x00508023) mem 0x80001000 0xff
4 0x80000014 (0x00008303) x6 0xffffffff mem 0
   x80001000
5 0x80000018 (0x0000c383) x7 0x000000ff mem 0
   x80001000
6 0x8000001c (0x112235b7) x11 0x11223000
7 0x80000020 (0x34458593) x11 0x11223344
8 0x80000024 (0x00b0a223) mem 0x80001004 0
   x11223344
9 0x80000028 (0x00408603) x12 0x00000044 mem 0
   x80001004
10 0x8000002c (0x00508683) x13 0x00000033 mem 0
   x80001005
11 0x80000030 (0x00608703) x14 0x00000022 mem 0
   x80001006
12 0x80000034 (0x00708783) x15 0x00000011 mem 0
   x80001007
13 0x80000038 (0x0aa00a13) x20 0x000000aa
14 0x8000003c (0x01408823) mem 0x80001010 0xaa
15 0x80000040 (0x0bb00a93) x21 0x000000bb
16 0x80000044 (0x015088a3) mem 0x80001011 0xbb
17 0x80000048 (0x0cc00b13) x22 0x000000cc
18 0x8000004c (0x01608923) mem 0x80001012 0xcc
19 0x80000050 (0x0dd00b93) x23 0x000000dd
20 0x80000054 (0x017089a3) mem 0x80001013 0xdd
21 0x80000058 (0x0100ac03) x24 0xddccbbaa mem 0
   x80001010
```

STORE-LOAD Golden Model Test Log

```
1 0x80000008 (0x800010b7) x1 0x80001000
2 0x8000000c (0xffff00293) x5 0xffffffff
3 0x80000010 (0x00508023) mem 0x80001000 0xff
4 0x80000014 (0x00008303) x6 0xffffffff mem 0
   x80001000
5 0x80000018 (0x0000c383) x7 0x000000ff mem 0
   x80001000
6 0x8000001c (0x112235b7) x11 0x11223000
7 0x80000020 (0x34458593) x11 0x11223344
8 0x80000024 (0x00b0a223) mem 0x80001004 0
   x11223344
9 0x80000028 (0x00408603) x12 0x00000044 mem 0
   x80001004
10 0x8000002c (0x00508683) x13 0x00000033 mem 0
   x80001005
11 0x80000030 (0x00608703) x14 0x00000022 mem 0
   x80001006
12 0x80000034 (0x00708783) x15 0x00000011 mem 0
   x80001007
13 0x80000038 (0x0aa00a13) x20 0x000000aa
14 0x8000003c (0x01408823) mem 0x80001010 0xaa
15 0x80000040 (0x0bb00a93) x21 0x000000bb
16 0x80000044 (0x015088a3) mem 0x80001011 0xbb
17 0x80000048 (0x0cc00b13) x22 0x000000cc
18 0x8000004c (0x01608923) mem 0x80001012 0xcc
19 0x80000050 (0x0dd00b93) x23 0x000000dd
20 0x80000054 (0x017089a3) mem 0x80001013 0xdd
21 0x80000058 (0x0100ac03) x24 0xddccbbaa mem 0
   x80001010
```

STORE-LOAD Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x8000005c)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x8000005c (0x0000006f)
6 -----
7 Total Cycles: 28
8 Committed Instructions: 23
9 CPI: 1.2174
10 -----
11 - Simulation Report: Verilator 5.037 devel
12 - Verilator: $finish at 76ps; walltime 0.001 s; speed 65.702 ns/s
13 - Verilator: cpu 0.001 s on 1 threads; alloced 121 MB
```

Figure. STORE-LOAD Test Log Karşılaştırması ve Simülasyon Özeti

UPPER IMMEDIATE

UPPER IMMEDIATE TEST ASSEMBLY KODU

```
1 .global _start
2
3 _start:
4     nop
5 _init:
6     nop
7
8 main:
9     li x10,0 # LUI Kontrol Sinyali
10    li x11,0 # AUIPC Kontrol Sinyali
11
12 ##### LUI TEST #####
13
14    lui x1, 0x12345 # x1'in üst 20 bitine 0x123456 değerini ekledik, şu anda x1 register'i 0x12345000 olmalı.
15    li x2, 0x12345000 # x2 değerine manuel olarak 0x12345000 değerini yükledik x1 ile karşılaşırıcaz.
16
17    bne x1,x2,lui_fail # eğer eşit değilse lui doğru çalışmamıştır ve lui_fail'e atlar.
18    li x10,1 # eğer bne komutu çalışmadiysa lui doğru çalışmıştır ve x10 register'ını 1 yaparak bunu doğruluyoruz.
19    j test_auipc
20
21 lui_fail:
22    li x10,2 # eğer lui fail'e atlandıysa x10 register'ını 2 yapıyoruz. 2 yapmamızın sebebi baştaki 0 değeri ile çakışma olmasının ki
23      kesin atlandığını anlayalım.
24
25 ##### AUIPC TEST #####
26
27 test_auipc:
28
29    auipc_label: # bu senaryoda pc'yı 0 offset ile toplucaz yani direkt pc'nin kendisini register'a yüklicez.
30
31        auipc x3,0 # bu komut mevcut pc(program counter) değerini 0 offset ile toplar ve x3 register'ına yazar yani direkt pc'nin
32          kendisi x3'e yazılır.
33        la x4,auipc_label # bu komut ile assembly tarafından hesaplanan auipc_label adresini x4'e yükliyoruz, x3 ile karşılaşırı
34          caz.
35
36        bne x3,x4,auipc_fail
37
38 auipc_offset_label: # bu senaryoda ise pc'yı herhangi bir offset değeri ile toplucaz bakalım auipc toplama işini de doğru yapıyor
39      mu?
40
41        auipc x5,1 # burada mevcut pc değerini 0x1000(4096) ile toplayıp x5 register'ına yazdık. 1 vermemizin sebebi auipc ve lui
42          komutlarının mantığı ile alaklı.
43        # auipc ve lui komutları verdigimiz offset değerini "12 bit sola kaydırarak" register'a yazar. 1 verdigimizde aslı
44          nda ...1 0000 0000 0000
45          # yapmış oluyoruz.
46
47        la x6,auipc_offset_label # auipc_offset_label adresinin assembly tarafından hesaplanmış halini la ile yükledik.
48        li x7,0x1000 # x7 register'ına 0x1000(4096) immediate değerini yükliyoruz.
49        add x8,x6,x7 # x8 register'ına yükledigimiz değer x5 register'ına auipc ile yükledigimiz değerle karşılaşırıcaz, bakalım
50          aynı mı
51
52        bne x5,x8,auipc_fail # eğer eşit değilse auipc_fail'e atlicak bu durumda auipc doğru çalışmamış demektir.
53        li x11,1 # eğer bne komutu çalışmadiysa buraya gelir bu durumda auipc doğru çalışmıştır, x11 değerini 1 yapıyoruz.
54        j test_end
55
56 auipc_fail:
57    li x11,2 # eğer buraya düştüysek auipc yanlış çalışmıştır x11 register'ını 2 yapıyoruz.
58
59 test_end:
60    j test_end
61
62
```

UPPER IMMEDIATE

UPPER IMMEDIATE TEST LOG KARŞILAŞTIRMASI VE SIMÜLASYON ÖZETİ

UPPER IMMEDIATE Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00000513) x10 0x00000000
4 0x8000000c (0x00000593) x11 0x00000000
5 0x80000010 (0x123450b7) x1 0x12345000
6 0x80000014 (0x12345137) x2 0x12345000
7 0x80000018 (0x00209663)
8 0x8000001c (0x00100513) x10 0x00000001
9 0x80000020 (0x0080006f)
10 0x80000028 (0x00000197) x3 0x80000028
11 0x8000002c (0x00000217) x4 0x8000002c
12 0x80000030 (0xffffc20213) x4 0x80000028
13 0x80000034 (0x02419263)
14 0x80000038 (0x00001297) x5 0x80001038
15 0x8000003c (0x00000317) x6 0x8000003c
16 0x80000040 (0xffffc30313) x6 0x80000038
17 0x80000044 (0x000013b7) x7 0x00001000
18 0x80000048 (0x00730433) x8 0x80001038
19 0x8000004c (0x00829663)
20 0x80000050 (0x00100593) x11 0x00000001
21 0x80000054 (0x0080006f)
```

UPPER IMMEDIATE Golden Model Test Log

```
1 0x80000000 (0x00000013)
2 0x80000004 (0x00000013)
3 0x80000008 (0x00000513) x10 0x00000000
4 0x8000000c (0x00000593) x11 0x00000000
5 0x80000010 (0x123450b7) x1 0x12345000
6 0x80000014 (0x12345137) x2 0x12345000
7 0x80000018 (0x00209663)
8 0x8000001c (0x00100513) x10 0x00000001
9 0x80000020 (0x0080006f)
10 0x80000028 (0x00000197) x3 0x80000028
11 0x8000002c (0x00000217) x4 0x8000002c
12 0x80000030 (0xffffc20213) x4 0x80000028
13 0x80000034 (0x02419263)
14 0x80000038 (0x00001297) x5 0x80001038
15 0x8000003c (0x00000317) x6 0x8000003c
16 0x80000040 (0xffffc30313) x6 0x80000038
17 0x80000044 (0x000013b7) x7 0x00001000
18 0x80000048 (0x00730433) x8 0x80001038
19 0x8000004c (0x00829663)
20 0x80000050 (0x00100593) x11 0x00000001
21 0x80000054 (0x0080006f)
```

UPPER IMMEDIATE Simulation Summary (Verilator)

```
1 -----
2 SUCCESS: Test End Reached (PC: 0x8000005c)
3 -----
4 - tb/tb.sv:67: Verilog $finish
5 0x8000005c (0x0000006f)
6 -----
7 Total Cycles: 30
8 Committed Instructions: 21
9 CPI: 1.4286
10 -----
11 - Simulation Report: Verilator 5.037 devel
12 - Verilator: $finish at 80ps; walltime 0.002 s; speed 49.299 ns/s
13 - Verilator: cpu 0.002 s on 1 threads; alloced 121 MB
```

Figure. UPPER IMMEDIATE Test Log Karşılaştırması ve Simülasyon Özeti

BIBLIOGRAPHY |

- [1] D. M. Harris and S. L. Harris, *Digital Design and Computer Architecture: RISC-V Edition*. Morgan Kaufmann, 2021.
- [2] J. L. Hennessy and D. A. Patterson, *Computer Architecture: A Quantitative Approach*, 6th. Morgan Kaufmann, 2017.
- [3] D. A. Patterson and J. L. Hennessy, *Computer Organization and Design RISC-V Edition: The Hardware Software Interface*, 2nd. Morgan Kaufmann, 2020.
- [4] Python Software Foundation, **Python programming language**, <https://www.python.org>, Accessed: 2025, 1991.
- [5] Verilator Development Team, **Verilator: Open-source systemverilog simulator**, <https://www.veripool.org/verilator>, Accessed: 2025, 2003.
- [6] RISC-V International, **Spike: Risc-v isa simulator**, <https://github.com/riscv-software-src/riscv-isa-sim>, Accessed: 2025, 2014.
- [7] RISC-V GNU Toolchain Contributors, **Risc-v gnu compiler toolchain**, <https://github.com/riscv-collab/riscv-gnu-toolchain>, Accessed: 2025, 2014.
- [8] T. Bybell, **Gtkwave: Waveform viewer**, <http://gtkwave.sourceforge.net>, Accessed: 2025, 1999.