ChipDesign

阶段性后端实现与后仿报告

TSMC 0.18 µm · Genus / Innovus / Xcelium / Calibre

结论摘要

当前设计已经完成综合、布局布线、时钟树、详细布线、SDF 导出和门级后仿。50 MHz 时序约束下 setup/hold 均无违例，最大延迟 SDF 后仿通过。Innovus 内部 DRC、antenna 和电源网络连通性检查已通过。

但这还不是可提交流片的最终 signoff：Calibre DRC 仍有 2424 个结果，LVS 比对为 INCORRECT；PEX、功耗、IR drop 和 EM 检查尚未完成。同时当前 3.100 mm × 3.100 mm 的 die 超出课程要求的约 2 mm × 2 mm。

50 MHz	PASS	9.611 mm²
目标时钟频率	最大延迟 SDF 后仿	当前 die 面积

阶段状态

项目	结果	状态
综合与布局布线	流程已跑通并生成最终数据库、网表、SDF 与 GDS	完成
静态时序分析	Setup WNS +3.625 ns；Hold WNS +0.023 ns；TNS 0	通过
门级后仿	最大延迟 SDF；32226 cycles 后功能测试通过	通过*
Innovus 物理检查	DRC 0；antenna 0；VDD/VSS 连通性无问题	通过
Calibre DRC	2424 results，以 ESD.25g 为主	未通过
Calibre LVS	端口、实例、连通性和属性存在差异	未通过
PEX / 功耗 / IR / EM	尚无正式报告	未完成

* 后仿日志仍包含少量 SDF 实例/路径未匹配警告以及仿真 0 时刻的 pad bus conflict 信息，功能用例虽通过，但在最终签核前应继续清理。

1. 版图与面积

最终 floorplan 外框为 3100.16 μm × 3100.16 μm；核心区为 2800 μm × 2800 μm。四周是 I/O 与 bond pad 环，左上规整矩形为 8 KiB SRAM 硬宏，其余区域为标准单元、电源网络和多层金属布线。




图 1 最终 Innovus 布局布线视图。彩色线条主要代表不同金属层的互连。

面积关键数据

项目	结果	状态
综合标准单元面积	3.382 mm²	参考值
布局后总实例面积	3.669 mm²（含约 0.388 mm² macro library area）	参考值
几何 SRAM 面积	约 0.401 mm²（554.6 μm × 723.9 μm）	已放置
实例数量	99662 placed instances	统计
核心密度	42.983%（不含 filler）	偏宽松

综合后模块面积归因

模块	面积	占综合逻辑	判断
NPU	2.301 mm²	68.0%	首要面积来源
CPU	0.257 mm²	7.6%	相对较小
其他 SoC 逻辑	0.824 mm²	24.4%	AXI、DMA、调试、启动等

面积根因：布局后全芯片约 59.5% 的面积来自触发器；NPU 内部约 75.3%
为触发器。权重、激活、参数与双缓冲等存储大量综合成寄存器阵列，是 NPU 面积偏大的核心原因。

2. 布局后全芯片面积细分

3.669 mm²	63.99%	59.47%
Post-route report_area	NPU 占布局后实例面积	全芯片触发器面积占比

面积类型构成

类别	面积 (mm²)	占 report_area	数据口径
触发器	2.181959	59.470%	布局后库单元面积
组合逻辑	1.018693	27.765%	布局后库单元面积
SRAM macro library area	0.388256	10.582%	库中 macro area
Buffer	0.060271	1.643%	布局后库单元面积
Inverter	0.019851	0.541%	布局后库单元面积
合计	3.669030	100.000%	99,662 instances

布局后层级归因

层级	实例数	面积 (mm²)	占全芯片	较综合后变化
Fused NPU core	73,215	2.347707	63.987%	+0.046802 mm²
CPU core	11,618	0.262122	7.144%	+0.004803 mm²
其他 SoC 逻辑 + macro	14,829	1.059200	28.869%	+0.235220 mm²
my_soc_top	99,662	3.669030	100.000%	+0.286825 mm²

面积尺度对照

项目	结果	状态
综合标准单元面积	3.382205 mm²	映射后
布局后 report_area	3.669030 mm²；较综合增加 8.480%	布局后
Core 几何面积	7.840000 mm²	含空白
Die 几何面积	9.610992 mm²；课程目标 4.000000 mm²	超限
SRAM 几何面积	0.401444 mm²；library area 0.388256 mm²	两种口径

注：report_area 是实例库面积之和；core 与 die 是版图矩形面积。二者不是同一种面积口径。

3. NPU 内部面积细分

NPU post-route 总面积 2.347707 mm²，共 73,215 个叶子实例；顺序逻辑面积 1.768124 mm²，占 NPU 75.313%。

功能单元	实例数	面积 (mm²)	占 NPU	顺序面积占单元
Weight memory	16,384	0.863188	36.767%	100.000%
Activation memory	8,192	0.431594	18.384%	100.000%
Parameter storage	1,376	0.072494	3.088%	100.000%
Partial-sum buffer	4,096	0.215797	9.192%	100.000%
Pooling/window buffer	1,064	0.056013	2.386%	100.000%
4×8 MAC array	7,409	0.197531	8.414%	46.355%
Requant pipeline	2,896	0.060098	2.560%	14.768%
Logit registers	256	0.010677	0.455%	100.000%
Performance counters	235	0.012159	0.518%	100.000%
Scheduler/control	120	0.005776	0.246%	99.734%
Clock-tree cells	2,059	0.027605	1.176%	0.000%
PnR/optimization overhead	1,901	0.021329	0.908%	0.000%
Flattened combinational/residual	27,227	0.373447	15.907%	0.000%
NPU total	73,215	2.347707	100.000%	75.313%

55.15%
Weight + activation / NPU

69.82%
五类存储合计 / NPU

4.4×
Weight memory / MAC array

4×8 MAC 阵列内部面积

MAC 阵列子项	面积 (mm²)	占 MAC 阵列
组合计算及优化逻辑	0.105920	53.6%
PE accumulator pipeline registers	0.025074	12.7%
Output deskew pipeline	0.023405	11.8%
PE double weight registers	0.021355	10.8%
PE activation/bank forwarding	0.010818	5.5%
Valid/tag pipeline	0.008746	4.4%
Input skew pipeline	0.002213	1.1%
4×8 MAC array total	0.197531	100.0%

面积优化优先级：Weight memory → Activation memory → psum/window buffer → MAC 阵列规模。当前首要矛盾是片内存储被综合为触发器，而不是乘加阵列本身。

4. 时序与门级后仿

静态时序分析（STA）不运行测试向量，而是使用标准单元延迟和实际布线寄生信息检查所有时序路径。WNS 为最差路径的剩余时间裕量；正值表示满足约束。TNS 是所有负裕量之和；为 0 表示没有违例路径。

+3.625 ns	+0.023 ns	0
Setup WNS	Hold WNS	Violating paths

STA 条件与结果

项目	结果	状态
分析阶段	Innovus post-route final audit	完成
分析视图	func_tt_io	单角
时钟周期	20 ns（50 MHz）	满足
Setup	WNS +3.625 ns；TNS 0；约 1.16×10^5 paths	通过
Hold	WNS +0.023 ns；TNS 0；约 1.16×10^5 paths	通过
设计规则	max capacitance / transition / fanout / length 均为 0 违例	通过

门级 SDF 后仿

后仿使用布局布线后的门级网表，并以 SDF MAXIMUM 模式回标延迟。测试程序为 chipdesign_npu_test.hex，仿真器在 32226 个周期后打印 POSTLAYOUT_PASS，说明当前集成 SoC 用例在回标延迟下完成并得到预期结果。

项目	结果	状态
仿真器	Cadence Xcelium 21.09	可用
延迟模式	SDF MAXIMUM	已回标
功能结果	POSTLAYOUT_PASS: integrated SoC OK after 32226 cycles	通过
SDF 警告	部分 antenna diode 实例和 CKXOR 条件路径未找到	需清理
Pad 警告	仿真 0 时刻 clk/tck 出现 bus conflict 信息	需确认

准确性边界：当前 STA 只明确覆盖 func_tt_io 单一视图，并非完整多工艺角、多电压、多温度（MCMM）signoff。后仿 PASS 证明该测试程序通过，不代表所有输入和异步交互都已穷举验证。

5. 物理验证与剩余工作

Innovus 检查主要使用抽象物理模型验证布线数据库；Calibre 则读取导出的 GDS，依据代工厂规则文件进行独立签核。因输入表示和规则覆盖范围不同，Innovus 为 0 违例并不自动等于 Calibre signoff 通过。

物理检查结果

项目	结果	状态
Innovus DRC	No DRC violations were found	通过
Innovus antenna	No Violations Found	通过
VDD/VSS connectivity	最终 postAntennaFix：no problems or warnings	通过
Calibre antenna	57 checks；0 results	通过
Calibre DRC	502 checks；2424 results	未通过
Calibre LVS	Top-level result: INCORRECT	未通过

Calibre DRC 非零项

规则	结果数	说明
ESD.25g	2384	占全部结果约 98.3%，应优先检查 pad/ESD 结构与规则配置
ESD.24g	30	ESD 相关规则
LUP.5.3g_3.3V	3	Lup / well connection 相关
其他规则	7	CO.R.4、M2/M3/M5/M6.R.1、LUP.3、DRM.R.1

LVS 失败摘要

版图端口为 10、源网表端口为 11；变换前器件数量与网络数量不同。Calibre 报告明确列出 different numbers of ports / instances、connectivity errors 和 property errors。变换后大部分器件可以匹配，说明并非完全不可比，但顶层端口、电源/地、I/O pad、SRAM 或 diode 黑盒/网表模型仍需统一。

建议的下一步

1 先定位 ESD.25g / ESD.24g：核对 pad ring、ESD clamp、well/substrate connection 与 rule-deck 选项。	2 统一 LVS 顶层端口、电源网名和 pad/ESD/SRAM/diode 的 source/layout 模型。
3 LVS 通过后运行 PEX，生成 SPEF/DSPF，并重做寄生参数后的 STA、SDF 后仿与功耗。	4 补做 IR drop、EM、MCMM STA；优化 NPU 寄存器存储，并按 2 mm × 2 mm 重新 floorplan。

最终判断：当前版本已经证明后端主流程和门级后仿可以跑通，但面积、Calibre DRC、LVS、PEX 和电源完整性仍是进入最终流片 signoff 前的关键阻塞项。