INT4 无 CPU NPU 本周进展

架构、模型与芯片实现

赵智远　章国懿　何睿隽　程沐阳

北京大学

2026 年 11 月



本周一览

北京大学 PEKING UNIVERSITY

本周围绕 INT4 推理展开探索：完成了从**架构、算子、模型**到 **ASIC 与 FPGA 实现**的完整链路。

模型

7 个真实数据集模型
INT4 精度均 >90%
最低 90.11%

性能

计算周期
−19% ∼ −43%
JTAG 传输快 5.5∼5.8 倍

ASIC

die 1920 µm
（预算 1950 µm）
签核全部通过

FPGA

EGo1 @ 50 MHz
7 个模型上板通过
224 次推理逐字节一致

最终设计 die 1920 µm | 50 MHz | 4×8 INT4 阵列 | 2 × 8 KiB SRAM | 7 种算子 · ABI 4.0 | JTAG 突发

1 系统架构

2 算子与编译器

3 Benchmark 模型


4 性能

5 ASIC 实现

6 FPGA 实现


7 总结

无 CPU SoC 全貌



主机编译 → 上传模型 → 模型校验 → 上传输入 → 启动 → NPU 计算 → 等待 IRQ → 读出结果

NPU 微架构


参数
JTAG 接口
控制器
模型
模型 SRAM
8 KiB
描述符
取指与检查
参数缓存
每通道一字
Q8 · shift
激活数据
模型 SRAM 读出
主机 JTAG
输入 / 结果
权重
激活 SRAM
8 KiB
激活 gather
窄核行填充
4×8 阵列
INT4 × u4
psum
18 bit × 16
+bias
融合池化
双 Requant
单次舍入
写回队列
nibble 合并
源张量
向量 element 引擎
Add · Pool · GAP
INT32 和
写回

ABI 4.0 编程模型

北京大学 PEKING UNIVERSITY

64 B 执行描述符（16 个 uint32）

word	内容
0	opcode（7 种）+ 融合 / 格式 flags
1, 2	源 / 目标激活地址
3, 4	输入 H、W；输入 / 输出通道
5, 6	核或窗口 KH KW、步长；padding
7, 8	权重 / 参数地址
9	clamp min / max（5 bit）
10	最终输出 H、W（硬件校验）
11, 12	Add：第二操作数地址、权重 w_a, w_b
15	格式标识（含阵列列数）

张量格式：INT4、u4（ReLU 后 0..15）、INT32

参数字（每输出通道一个）

```
bias[17:0] | q8 << 18 | shift << 26
```

量化：只舍入一次

$$y = \mathrm{clamp}\left(\left\lfloor \frac{x \cdot q_8 + 2^{s-1}}{2^s} \right\rfloor\right)$$


$$s = 8 + \max(-shift, 0)$$

固定执行顺序

MAC → +bias → [池化] → Requant → [ReLU/clamp] → 写回

2 算子与编译器

红框：本章涉及的模块



7 个算子与融合开关

算子	支持范围	可融合的后处理
Conv	标准 / 深度可分离；1–7 任意矩形核；步长 1/2；原生 1D	Requant、ReLU、MaxPool
FC	展平输入	Requant、ReLU
MaxPool / AvgPool	任意窗口与步长；GAP 为 AvgPool 特例	Requant、ReLU
Add	$w_a a + w_b b$（8 bit 权重），可原地写回任一操作数	Requant、ReLU
ReLU / Requant	独立执行	–

编译器融合开关

```
fuse=True / False                    全开 / 全关
fuse={'requant', 'relu'}             按种类
fuse={'conv': {...}, 'add': {...}}   按头算子
{"op": "Conv", "fuse": false}        单个节点
```

- 深度可分离卷积复用同一个 MAC 阵列：权重装载时展开成块对角
- 融合改变描述符序列和张量分配，因此由编译器决定，硬件不设全局开关

融合消融：融合是模型装得下的前提

模型	全部融合	关 Requant 融合	关 MaxPool 融合	全部关闭
MNIST-L	49.4k / 8.7k	>16 描述符	激活 SRAM 超限	>16 描述符
Fashion-CNN	72.8k / 3.2k	激活 SRAM 超限	激活 SRAM 超限	激活 SRAM 超限
KWS-L	126.4k / 21.0k	>16 描述符	126.4k / 21.0k	>16 描述符
KWS-M	110.1k / 22.5k	>16 描述符	110.1k / 22.5k	>16 描述符
HAR-1D	25.0k / 3.6k	激活 SRAM 超限	30.6k / 7.7k	激活 SRAM 超限
ECG-1D	21.3k / 5.4k	>16 描述符	24.8k / 8.0k	>16 描述符
GTSRB-L	122.8k / 14.3k	>16 描述符	激活 SRAM 超限	>16 描述符

- 表中为“周期 / 写回次数”（4×8 阵列，第一帧）；红字为关闭后超出的硬件限制
- 全部关闭时 **7 个模型全部放不下**：描述符超过 16 条，或中间张量撑爆 8 KiB 激活 SRAM
- 放得下时融合也明显减少写回：HAR-1D 7.7k → 3.6k，ECG-1D 8.0k → 5.4k（关 MaxPool 融合 vs 全部融合）

1 系统架构

2 算子与编译器

3 Benchmark 模型

4 性能

5 ASIC 实现

6 FPGA 实现


7 总结

7 个模型：真实数据集 + INT4 QAT

模型	数据集	结构	浮点%	INT4 %	模型 B	激活峰值 B	描述符	时延 ms
MNIST-L	MNIST	Conv16 · DS32 · Res32 · DS64	99.25	**98.88**	4,592	3,528	10	0.99
Fashion-CNN	Fashion-MNIST	Conv16 · Conv32 · Conv32	91.02	**90.11**	8,008	2,744	5	1.46
KWS-L	Speech Commands v2	Conv48 (7×3, /2) · 3×DS48	93.66	**91.51**	7,224	6,248	9	2.53
KWS-M	Speech Commands v2	Conv40 (7×3, /2) · 4×DS40	93.02	**90.43**	7,072	5,248	11	2.20
HAR-1D	UCI-HAR	Conv32 (1×5) · DS32 · DS64	94.06	**92.74**	4,216	2,624	7	0.50
ECG-1D	MIT-BIH	Conv16 (1×7) · Res16 · DS32 · Res32 · DS32	98.58	**97.01**	3,908	1,600	13	0.43
GTSRB-L	GTSRB	Conv24 · DS48 · Res48 · DS56	95.15	**92.02**	7,688	8,192	10	2.46

- INT4 精度来自与硬件**逐位一致**的整数推理，在完整测试集上统计；模型选择只看验证集
- 每个模型都放进 8 KiB 模型 SRAM、8 KiB 激活 SRAM 和 16 条描述符；时延为 4×8 阵列 @50 MHz
- 结构记号：DS = 深度可分离 + 1×1，Res = 残差块（DS + Add）；所有模型都以 GAP + FC 结尾

INT4 精度与训练方法




QAT 流程

- LSQ 量化感知训练，激活尺度按 MSE 初始化，BN 折叠
- 前向精确模拟硬件 Requant（Q8 乘数、单次舍入、clamp）
- 难任务用宽教师网络蒸馏（Fashion），数据增强（KWS-L、GTSRB）

对硬件友好的改动

- ReLU 后用 **u4（0..15）**：比有符号 INT4 多 1 bit，各模型 +1–2.5 个百分点
- RGB 补成 4 通道，首层可按 4 行 K 组连续取数，结果逐位相同
- 结构按 8 KiB / 16 描述符约束设计

逐位一致的验证链



程序回归（Icarus）


- 32 个 fixture × 融合开/关 × 4×8 / 4×4 / JTAG：130 项
- 16 个非法描述符、20000 个 Requant 向量、INT4/u4 MAC 穷举

为什么必须逐位一致


- 早期 Requant 舍入两次：第一层约 8% 输出差一档，QAT 精度与整数推理差 >10 个百分点
- 改为单次舍入后，训练看到的就是芯片算出的

4 性能

红框：本章涉及的模块




瓶颈在哪：计算周期拆解



- 各类互斥，来自最终 RTL 的性能计数器（4×8 阵列）
- **等激活**：窄卷积核每拍只能取到少量激活
- **等结果槽**：后处理每拍只写一个元素，结果槽排队
- **element**：Add、池化、GAP 曾逐元素读写

下一页的三项优化分别针对这三类等待。

最终性能：每帧计算时间



三项针对瓶颈的设计

1. **向量 element 引擎**：一次读 8 个 nibble，同时更新全部通道
2. **窄核行填充**：单通道、KW≤4 时每个核行补成一个 K 组，一次连续读
3. **双 Requant lane**：相邻两个输出合并成一次写回


三项合计让各模型计算周期减少 19%∼43%（过程见附录）。

JTAG 突发传输



- 模型、输入和输出都走突发 IR，每个字只移 32 bit
- 主机把 64 次扫描合并成一次 OpenOCD RPC
- 线上时间降为逐字协议的 **1/5.5∼1/5.8**
- 主机 RPC 开销（按上一版实板 4 ms/次）：突发 ≤0.50 s，逐字最多 30.0 s


从 JTAG 写入到读出：一次推理的时间




- 物理 JTAG 管脚上的 RTL 仿真，逐阶段计时
- **模型上传占 73%∼89%**
- NPU 计算最多只占 3%
- 模型只需上传一次：连续推理时每帧只剩输入、计算和读出

5 ASIC 实现

红框：本章涉及的模块




面积构成（最终设计，Genus 综合）




- 标准单元 **1.13 mm²**，其中触发器 0.52 mm²
- 两颗 SRAM 宏 0.80 mm²
- 合计 1.93 mm²；die 1920 µm（3.69 mm²，含 PAD 环）
- psum 寄存器约占标准单元 11%

单位 mm²；“组合逻辑”按模块统计，触发器按寄存器统计。


SRAM 摆放：引脚面向逻辑，两颗宏不挤在一角




叠放西南角
die 1860 µm
setup +0.71 / hold +0.042 ns
拥塞 0.45% / 0.25%



一南一北
die 1920 µm
setup +1.19 / hold +0.143 ns
拥塞 0.30% / 0.18%




一西一东
die 1920 µm
setup +0.88 / hold +0.140 ns
拥塞 0.44% / 0.38%



对角（选定）
die 1920 µm
setup +1.09 / hold +0.154 ns
拥塞 0.32% / 0.16%

- 每颗 SRAM 宏的 109 个信号引脚都在一条边上（红线）；摆放时让这条边面向逻辑区
- 叠在西南角：hold 余量最小、拥塞最高；一南一北 / 一西一东：时序好，但引脚边互相对着，中间只有 80 µm 通道
- **选定对角摆放**：两颗宏的引脚边各自面向开阔的逻辑区，线长最短、拥塞最低；die 1920 µm（预算 1950）

最终版图



项目	结果
布局	`diagonal_facing`，利用率 70%
die（含 PAD 环）	1920 µm × 1920 µm（预算 1950）
标准单元	60,713 个
时钟	50 MHz，TT 1.8 V 25 °C
PrimeTime setup / hold	+1.094 ns / +0.154 ns
总线长	3.90 m
物理检查	11 项全部通过

签核结果

北京大学 PEKING UNIVERSITY

检查	结果	说明
Calibre DRC	通过	无阻塞违例；报告项均为 IO 单元内的 ESD/闩锁指导规则
Calibre LVS	通过	网表一致；45 处 IO 电阻属性偏差（最大 3.47%），已接受
PrimeTime STA	通过	SPEF 反标：setup +1.094 ns，hold +0.154 ns
Formality LEC	通过	布线后网表与综合网表等价
Xcelium SDF gate-level	通过	门级 + SDF 跑通 41 条 JTAG 命令（突发 IR，覆盖全部新算子）

TT 单角；SRAM 接口时序由 Innovus 检查（PrimeTime 中宏为黑盒）；未做 IR/EM 与芯片级 ESD 评审。

1 系统架构

2 算子与编译器

3 Benchmark 模型

4 性能

5 ASIC 实现

6 FPGA 实现

7 总结

FPGA 实现：EGo1（XC7A35T）@ 50 MHz

项目	结果
LUT	17,322（83.28%）
触发器	6,249（15.02%）
BRAM / DSP	4 / 20
时钟	50 MHz
setup / hold	0.000 / +0.035 ns
CDC Critical	0


Vivado 2025.2；生产配置关闭 trace；JTAG 经 FT232H，TCK 1 MHz。

上板时发现并修复的两处 RTL 问题

1. **时序**：gather 关键路径上的“是否还有下一个位置”比较改为寄存器预判，50 MHz 由 −0.206 ns 收敛，周期数不变
2. **CDC**：突发协议的错误标志先在 TCK 域寄存再置位，不再直接由异步 mailbox 位驱动

两处修复已并入最终 RTL，ASIC 最终版图基于修复后的代码。

FPGA 上板验证



EGo1 开发板实拍：50 MHz，外接 JTAG 驱动 NPU

- **7 个发布模型、112 帧样本**，每帧冷 / 热各一次，共 224 次推理逐字节与参考一致
- 实板 24 项性能计数器与 RTL 仿真逐项相同
- 另有 63 种模型 / 融合配置、126 帧推理通过；27 项错误注入测试通过
- 8 KiB 突发往返、越界恢复，忙时停 TCK、重复启动、协议复位与 watchdog 恢复均通过
- RTL 回归 132 项 × 4 种配置全部通过

1 系统架构

2 算子与编译器

3 Benchmark 模型

4 性能

5 ASIC 实现

6 FPGA 实现

7 总结

最终设计一览

层次	最终设计
系统	无 CPU SoC：JTAG（逐字 + 突发 IR）→ CDC mailbox → 命令控制器 → NPU；模型、激活各一颗 8 KiB SRAM
NPU	描述符驱动（16 条 × 64 B）；4×8 INT4×u4 阵列；双 Requant lane；向量 element 引擎
数值	INT4 权重、u4/INT4 激活；每通道一个参数字（18 bit bias + Q8 + shift）；Requant 单次舍入
算子	Conv（含深度可分离、1–7 矩形核、1D）、FC、Max/AvgPool、GAP、Add、ReLU、Requant；每类融合可开关
模型	7 个真实数据集模型，INT4 测试精度全部 >90%（最低 90.11%）
芯片	`diagonal_facing`，die 1920 µm，50 MHz；DRC / LVS / STA / LEC / SDF 门级仿真全部通过
FPGA	EGo1 @ 50 MHz；7 个模型 224 次实板推理逐字节一致；两处 RTL 修复已并入最终设计

下一步

北京大学 PEKING UNIVERSITY

芯片

- 多角 STA，以及 IR / EM 分析（当前只有 TT 单角）
- hold 靠提高 Innovus 目标收敛（PrimeTime +0.154 ns），多角下复查
- SRAM 接口时序补充独立检查（PrimeTime 中宏为黑盒）

FPGA

- setup 余量为 0：布线占关键路径 76%，可提前寄存坐标 / mask 计算
- 补做实体按键复位、断电恢复和板上全测试集精度

架构与模型

- MAC 阵列 $4\times8 \rightarrow 8\times8$：估计各模型周期 $-22\%\sim-45\%$，面积代价小（附录）
- 模型受 8 KiB 模型 SRAM 限制，探索更大容量或权重压缩
- 在真实 FT232H / OpenOCD 上实测突发协议的主机开销


谢谢！

欢迎提问



❽ 附录：设计过程

针对性优化：计算周期 −19%∼ −43%



1. **向量 element 引擎**：一次读 8 个 nibble，同时更新全部通道
2. **窄核行填充**：单通道、KW≤4 时每个核行补成一个 K 组，一次连续读
3. **双 Requant lane**：相邻两个输出合并成一次写回

Fashion-CNN 在第二步之后才训练完成；GTSRB-L 第二步数据未单独测量。

SRAM 摆放实验（利用率 70%）

布局	die µm	PT setup	PT hold	线长 m	拥塞溢出 H / V	引脚边	验收
`west_stack`	1920	+0.930	+0.029	3.52	0.28% / 0.20%	朝下，背对逻辑	✓
`south_row_mx`	1860	+0.602	-0.037	3.68	0.42% / 0.22%	朝北，面向逻辑	✓
`west_stack_r90`	1860	+0.709	+0.042	3.75	0.45% / 0.25%	朝东，面向逻辑（两颗挤在西南角）	✓
`west_split_r90`	1860	+0.378	+0.140	3.79	0.44% / 0.47%	朝东，面向逻辑	×
`west_east`	1920	+0.879	+0.140	4.13	0.44% / 0.38%	相互对着，中间只有 80 µm 通道	✓
`south_north`	1920	+1.188	+0.143	3.94	0.30% / 0.18%	相互对着，中间只有 80 µm 通道	✓
`diagonal_facing`	1920	+0.976	+0.056	3.60	0.31% / 0.14%	各自面向开阔的逻辑区	✓

- 前两行 hold 目标 0.02 ns，其余 0.15 ns：PrimeTime 在 SPEF 上读出的 hold 比 Innovus 差约 0.1 ns，提高目标后收敛
- 实验用上板修复前的 RTL；最终版图在修复后的 RTL 上重新跑完整流程与签核

关键设计取舍

结论	选项	依据
采纳	单次舍入 Requant、u4 激活	让 QAT 与整数推理一致；u4 各模型 +1–2.5 个百分点
采纳	每通道一个参数字（18 bit bias + Q8）	精度不变，参数区减半
采纳	共享建立乘法器、增量地址、取指检查	约 20 个乘法器合并为 1 个，标准单元面积 −12.7%
采纳	SRAM 对角摆放、提高 hold 目标	引脚各自面向逻辑区，拥塞最低；PrimeTime hold +0.154 ns
保留选项	TILE 8（psum 减半）	省面积但周期增加；die 不受面积限制，默认 TILE 16
否决	第三颗 SRAM（模型 16 KiB）	只有 8 KiB 宏可用，放进 1950 µm 余量不足 5 µm
否决	模型与激活共用一颗 SRAM	多数模型“模型 + 激活峰值”超过 8 KiB
否决	硬件全局融合开关	融合改变描述符与张量分配，只能由编译器决定

阵列尺寸：后续方向（模型估算）

模型	DW 周期占比	4×4	4×16	8×8
MNIST-L	41%	+33%	-17%	**-37%** ∼ **-27%**
Fashion-CNN	0%	+89%	-45%	**-45%** ∼ **-32%**
KWS-L	43%	+36%	-18%	**-39%** ∼ **-29%**
KWS-M	46%	+30%	-15%	**-38%** ∼ **-34%**
HAR-1D	22%	+56%	-28%	**-39%** ∼ **-28%**
ECG-1D	35%	+27%	-14%	**-31%** ∼ **-22%**
GTSRB-L	29%	+57%	-29%	**-43%** ∼ **-30%**

- 相对当前 4×8 的周期变化，由 4×4 / 4×8 逐层实测外推；区间两端分别假设激活读取跟得上 / 跟不上
- DW 层在 4×4 与 4×8 上周期相同：DW 每拍只算“行数”个通道，加列没有用
- **8×8** 同时加速普通卷积和 DW，psum 与结果槽不变；4×16 只加速普通卷积且 psum 翻倍，die 超预算